JP4437565B2 - 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 - Google Patents
半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 Download PDFInfo
- Publication number
- JP4437565B2 JP4437565B2 JP33561698A JP33561698A JP4437565B2 JP 4437565 B2 JP4437565 B2 JP 4437565B2 JP 33561698 A JP33561698 A JP 33561698A JP 33561698 A JP33561698 A JP 33561698A JP 4437565 B2 JP4437565 B2 JP 4437565B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trimming
- power supply
- reference voltage
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置に係り、詳しくは、複数のメモリとロジック回路とを混載したシステムＬＳＩに関する。
【０００２】
近年、メモリ・ロジック混載型のシステムＬＳＩの需要が高まっている。このようなＬＳＩでは、更なる低消費電力化や高機能化の要求により、１つのデバイスに複数個のメモリが搭載される。そして、このようなシステムＬＳＩの試験時間を短縮することが求められている。
【０００３】
【従来の技術】
図５は、従来のシステムＬＳＩの一例を示す。システムＬＳＩ１は、記憶容量が２ＭＢの２つのメモリマクロ２，３、記憶容量が８ＭＢのメモリマクロ４、２つのロジック回路５，６を備え、各回路２〜６はそれぞれチップ上の所定位置に配置される。各メモリマクロ２〜４は、図６に示すように一般的な構成であって、メモリセルアレイ１０、ロウデコーダ１１、コラムデコーダ１２、入出力回路１３、入力バッファ回路１４、ミキサ１５、及び、電源系回路１６を備える。メモリマクロ２（，３）とメモリマクロ４は、記憶容量が異なるが基本構成は同じであり、それぞれの回路規模が記憶容量に応じて異なるだけである。
【０００４】
前記電源系回路１６には、例えば図７に示すような降圧回路２０が備えられる。降圧回路２０は、トリミング回路２１、基準電位発生回路２２、制御回路２３、及び、電源ドライバ回路２４を備える。制御回路２３にはイネーブル信号ＥＮが入力され、制御回路２３はそのイネーブル信号ＥＮに基づいて電源ドライバ回路２４を活性・非活性に切り替える。電源ドライバ回路２４は、基準電圧発生回路２２からの基準電圧Ｖｒに基づいて、外部電源を降圧した内部電源Ｖinを生成し、その内部電源Ｖinをメモリセルアレイ１０等の動作電源として供給する。
【０００５】
前記トリミング回路２１及び基準電圧発生回路２２は、図８に示すように構成される。詳述すると、トリミング回路２１は、２つのヒューズ回路３１，３２、及び、４つのＡＮＤ回路３３〜３６を備える。
【０００６】
ヒューズ回路３１は、ＮＭＯＳトランジスタＴr1、ヒューズｆ01、及び、２つのインバータ回路３１ａ，３１ｂを備える。ＮＭＯＳトランジスタＴr1は、ソースが低電位側電源ＶSSに接続され、ドレインがヒューズｆ01を介して高電位側電源ＶCCに接続される。ＮＭＯＳトランジスタＴr1のドレインは、インバータ回路３１ａを介して自身のゲートに接続される。そして、ＮＭＯＳトランジスタＴr1のドレインからは、検出信号n01zが出力されるとともに、インバータ回路３１ｂを介して検出信号n01xが出力される。
【０００７】
ヒューズ回路３２は、ＮＭＯＳトランジスタＴr2、ヒューズｆ02、及び、２つのインバータ回路３２ａ，３２ｂで構成され、前記ヒューズ回路３１と同様に接続される。そして、ＮＭＯＳトランジスタＴr2のドレインからは、検出信号n02zが出力されるとともに、インバータ回路３２ｂを介して検出信号n02xが出力される。
【０００８】
前記ＡＮＤ回路３３には、検出信号n01x，n02zが入力され、出力端子から各信号n01x，n02zに基づいた出力電圧Ｖ１を出力する。前記ＡＮＤ回路３４には、検出信号n01z，n02zが入力され、出力端子から各信号n01z，n02zに基づいた出力電圧Ｖ２を出力する。前記ＡＮＤ回路３５には、検出信号n01z，n02xが入力され、出力端子から各信号n01z，n02xに基づいた出力電圧Ｖ３を出力する。前記ＡＮＤ回路３６には、検出信号n01x，n02xが入力され、出力端子から各信号n01x，n02xに基づいた出力電圧Ｖ４を出力する。そして、ＡＮＤ回路３３〜３５の出力端子は次段の基準電圧発生回路２２に接続される。
【０００９】
基準電圧発生回路２２は、抵抗Ｒ、及び、８つのＮＭＯＳトランジスタＴr3〜Ｔr9を備える。電源ＶCC，ＶSS間には、抵抗Ｒ、及び、４つのＮＭＯＳトランジスタＴr3〜Ｔr6が直列に接続される。各ＮＭＯＳトランジスタＴr3〜Ｔr6は、そのゲートがそれぞれ自身のドレインに接続、即ちダイオード接続される。
【００１０】
又、ＮＭＯＳトランジスタＴr3のソースは、ＮＭＯＳトランジスタＴr7を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr7のゲートには、前記出力電圧Ｖ１が入力される。ＮＭＯＳトランジスタＴr4のソースは、ＮＭＯＳトランジスタＴr8を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr8のゲートには、前記出力電圧Ｖ２が入力される。ＮＭＯＳトランジスタＴr5のソースは、ＮＭＯＳトランジスタＴr9を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr9のゲートには、前記出力電圧Ｖ３が入力される。
【００１１】
そして、前記ＮＭＯＳトランジスタＴr3のドレインは出力ノードであって、該ノードから前記電源ドライバ回路２４に基準電圧Ｖｒを出力するとともに、同基準電圧Ｖｒをチップに設けられた測定用パッドＰに出力する。
【００１２】
このようなトリミング回路２１及び基準電圧発生回路２２では、図９に示すように、両ヒューズｆ01，ｆ02がトリミング処理無しの場合、出力電圧Ｖ２のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr8がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された２つのＮＭＯＳトランジスタＴr3，Ｔr4のオン抵抗とで分圧したレベルとなる。
【００１３】
又、ヒューズｆ01のみがトリミング処理がなされた場合、出力電圧Ｖ１のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr7がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された１つのＮＭＯＳトランジスタＴr3のオン抵抗とで分圧したレベルとなる。
【００１４】
又、ヒューズｆ02のみがトリミング処理がなされた場合、出力電圧Ｖ３のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr9がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された３つのＮＭＯＳトランジスタＴr3〜Ｔr5のオン抵抗とで分圧したレベルとなる。
【００１５】
更に、両ヒューズｆ01，ｆ02がトリミング処理がなされた場合、出力電圧Ｖ４のみがＨレベルとなる。即ち、出力電圧Ｖ１〜Ｖ３は全てＬレベルとなる。従って、ＮＭＯＳトランジスタＴr7〜Ｔr9がオフ状態に保持され、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された４つのＮＭＯＳトランジスタＴr3〜Ｔr6のオン抵抗とで分圧したレベルとなる。
【００１６】
そして、システムＬＳＩ１の出荷試験時には、前記測定用パッドＰから出力される基準電圧Ｖｒを図示しない測定装置によって測定し、該基準電圧Ｖｒが所定範囲内であるか否かが判定される。このとき、基準電圧Ｖｒが所定範囲内から外れていると、そのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。基準電圧発生回路２２は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいたレベル、即ち略所定の電圧値となる基準電圧Ｖｒを生成する。このようなトリミング処理は各メモリマクロ２〜４毎に同様に行われる。
【００１７】
【発明が解決しようとする課題】
ところで、このシステムＬＳＩ１をレイアウト設計装置（ＣＡＤ装置）で設計するにあたり、図５に示すように、ライブラリＬｂには、上記のメモリマクロ２〜４を含む種々のメモリマクロ、ロジック回路等のライブラリデータが予め登録されている。ライブラリデータは、レイアウトデータ，ネット情報等の各種情報を含む。
【００１８】
各メモリマクロは単体で動作可能に構成されている。従って、ＣＡＤ装置は、ライブラリＬｂから所望の記憶容量を持つメモリマクロを選択してチップ上に配置するだけで、そのメモリ機能を有するシステムＬＳＩの設計を行うことができる。
【００１９】
そのため、システムＬＳＩ１にメモリマクロを配置した分だけ（上記では、３つのメモリマクロ２〜４を配置した分だけ）、トリミング回路２１が備えられることになる。すると、システムＬＳＩ１の出荷試験時において、基準電圧Ｖｒの測定及びトリミング処理がメモリマクロ毎に同様に行われるので、その試験時間が長くなるという問題がある。このような問題は、システムＬＳＩのコストの上昇を招く。
【００２０】
又、チップには、各メモリマクロ２〜４の降圧回路２０毎に１つの測定用パッドＰが必要である。これは、システムＬＳＩ１の高集積化の妨げとなる。
尚、これらの問題は、前記降圧回路２０に限るものではない。例えば、前記電源系回路１６には、前記降圧回路２０の他に前記メモリセルアレイ１０の基板電位を発生するための基板電位発生回路（図示略）を備えている。基板電位発生回路には、電源ドライバ回路、検知回路、及び、図８と同様なトリミング回路が備えられる。検知回路は、基板電位を検知し、その検知信号を電源ドライバ回路に出力する。電源ドライバ回路は、前記検知信号に基づいた基板電位を生成する。又、前記チップ上には、基板電位を測定するための測定用パッドが設けられている。そして、上記と同様に、測定用パッドから出力される基板電位が測定され、その測定値が所定範囲内から外れていると、該測定値が所定範囲内となるようにトリミング回路内のヒューズをトリミングする。従って、この場合でも、上記と同様の問題が生じる。
【００２１】
本発明は、上記問題点を解決するためになされたものであって、その目的は、試験時間を短縮するとともに、高集積化を図ることができる半導体集積回路装置、半導体集積回路装置の設計方法、及び、その半導体集積回路装置のレイアウトデータを記録した記録媒体を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１，４，７に記載の発明によれば、半導体集積回路装置に備えられる複数のメモリは、少なくともトリミング回路を含む１つの制御マクロと、前記制御マクロとは別に設けられ、該制御マクロと協働してメモリの機能を提供する複数のメモリユニットとから構成される。また、前記複数のメモリユニットの記憶容量は互いに異なり、前記複数のメモリユニットは前記トリミング回路の前記トリミング処理に基づく前記基準となる信号に基づいて自己の記憶容量に応じた動作電圧を発生する電源ドライバ回路を有する。また、前記複数のメモリユニット間で前記トリミング回路を共用する。従って、トリミング処理を１つの制御マクロに対してのみ行えばよく、各メモリ毎に行う必要がないため、半導体集積回路装置の出荷試験時の試験時間を短縮することができる。又、調整回路の出力信号を測定する測定用パッドを制御マクロに対応して設ければよく、しかも、メモリ間で少なくともトリミング回路が共用されるので、測定用パッド及び回路数を削減することができ、半導体集積回路装置の高集積化を図ることができる。
【００２４】
請求項２，５，８に記載の発明によれば、電源ドライバ回路は、基準電圧に基づいて外部電源を昇圧又は降圧した内部電源を生成する回路である。調整回路は、基準電圧を発生し、その基準電圧を電源ドライバ回路に供給する基準電圧発生回路である。トリミング回路は、複数のヒューズを備え、それらヒューズのトリミング処理の有無の組み合わせに基づいて基準電圧を所定範囲内とするヒューズトリミング回路である。
【００２５】
請求項３，６，９に記載の発明によれば、電源ドライバ回路は、検知信号のレベルに基づいてメモリセルアレイの基板電位を生成する回路である。調整回路は、基板電位を検知し、その検知結果を検知信号として電源ドライバ回路に出力する検知回路である。トリミング回路は、複数のヒューズを備え、それらヒューズに対して基板電位を所定範囲内とするように施されるトリミング処理の有無の組み合わせに基づく検知信号を出力するヒューズトリミング回路である。
【００２６】
【発明の実施の形態】
以下、本発明を具体化した本実施の形態を図１及び図２に従って説明する。尚、説明の便宜上、図５〜８と同様の構成については同一の符号を付してその説明を一部省略する。
【００２７】
図１は、本実施の形態のシステムＬＳＩの構成を示す。システムＬＳＩ５１は、記憶容量が２ＭＢの２つのメモリユニット５２，５３、記憶容量が８ＭＢのメモリユニット５４、制御マクロ５５、２つのロジック回路５，６を備え、各回路５２〜５５，５，６はそれぞれチップ上の所定位置に配置されている。
【００２８】
図２に示すように、各メモリユニット５２〜５４は、図６のメモリセルアレイ１０、ロウデコーダ１１、コラムデコーダ１２、入出力回路１３、入力バッファ回路１４、ミキサ１５（何れも図示略）をそれぞれ備えるとともに、降圧回路５２ａ〜５４ａ、基板電位発生回路５２ｂ〜５４ｂをそれぞれ備える。降圧回路５２ａ〜５４ａ、基板電位発生回路５２ｂ〜５４ｂは同様に構成され、制御回路２３と電源ドライバ回路２４をそれぞれ備える。
【００２９】
制御マクロ５５には、複数の降圧回路５２ａ〜５４ａに対して１組のトリミング回路２１及び基準電圧発生回路２２が備えられる。基準電圧発生回路２２は、各降圧回路５２ａ〜５４ａの電源ドライバ回路２４に接続され、それぞれ基準電圧Ｖｒを出力する。又、制御マクロ５５には、複数の基板電位発生回路５２ｂ〜５４ｂに対して１組のトリミング回路２５及び検知回路２６が備えられる。検知回路２６は、各基板電位発生回路５２ｂ〜５４ｂの電源ドライバ回路２４に接続され、それぞれ検知信号ＳＧを出力する。
【００３０】
言い換えれば、この形態のシステムＬＳＩ５１は、各メモリユニット５２〜５４の降圧回路５２ａ〜５４ａでトリミング回路２１及び基準電圧発生回路２２を共用し、基板電位発生回路５２ｂ〜５４ｂでトリミング回路２５及び検知回路２６を共用している。そして、各回路２１，２２，２５，２６は、各メモリユニット５２〜５４とは別の制御マクロ５５内に配置される。これは、トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６は、各メモリユニット５２〜５４の記憶容量の大きさに依存されないため、それら回路２１，２２，２５，２６が共用化される。尚、各電源ドライバ回路２４は、能力が各メモリユニット５２〜５４の記憶容量の大きさに依存するため、それら能力に応じた回路規模の電源ドライバ回路２４が個々のメモリユニット５２〜５４毎に設けられている。
【００３１】
又、基準電圧発生回路２２には、基準電圧Ｖｒを測定するためにシステムＬＳＩ５１のチップ上に設けられた測定用パッドＰに接続される。そして、システムＬＳＩ５１の出荷試験時には、前記測定用パッドＰから出力される基準電圧Ｖｒを図示しない測定装置によって測定し、該基準電圧Ｖｒが所定範囲内であるか否かが判定される。このとき、基準電圧Ｖｒが所定範囲内から外れていると、図８に示すようにそのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。基準電圧発生回路２２は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいたレベル、即ち所定電圧値となる基準電圧Ｖｒを生成し、該基準電圧Ｖｒを各降圧回路５２ａ〜５４ａの電源ドライバ回路２４にそれぞれ供給する。こうして、電源ドライバ回路２４は、基準電圧Ｖｒに基づいて外部電源を降圧した内部電源Ｖinを生成する。
【００３２】
同様に、検知回路２６には、メモリセルアレイ１０の基板電位を測定するために同チップ上に設けられた測定用パッドＰに接続される。そして、システムＬＳＩ５１の出荷試験時には、前記測定用パッドＰから出力される基板電位を図示しない測定装置によって測定し、該基板電位が所定範囲内であるか否かが判定される。このとき、基板電位が所定範囲内から外れていると、そのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。検知回路２６は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいた検知信号ＳＧを各基板電位発生回路５２ｂ〜５４ｂの電源ドライバ回路２４にそれぞれ出力する。こうして、各電源ドライバ回路２４は、所定電圧値の基板電位を生成し、各メモリセルアレイ１０のウェルＷに供給する。
【００３３】
このように、上記したようなトリミング処理は、制御マクロ５５の各トリミング回路２１，２５にのみ行われる。即ち、３つのメモリユニット５２〜５４に所定範囲の基準電圧Ｖｒを供給するために、１つのトリミング回路２１に対するトリミング処理が行われる。また、３つのメモリユニット５２〜５４の基板電位を所定範囲とするために、１つのトリミング回路２５に対するトリミング処理が行われる。これにより、所定スペックの範囲内に含まれる動作特性を持つシステムＬＳＩが完成される。
【００３４】
上記のシステムＬＳＩ５１のレイアウトデータは、図示しないレイアウト設計装置（ＣＡＤ装置）を用いて作成される。ＣＡＤ装置は、図１のライブラリＬｂを記憶装置に予め格納している。ライブラリＬｂは、上記構成の２ＭＢ，８ＭＢのメモリユニット５２〜５４を含む種々の記憶容量のメモリユニットのライブラリデータを格納する領域、上記構成の制御マクロ５５を含む種々の制御マクロのライブラリデータを格納する領域、等を備える。このライブラリＬｂは、コンピュータよりなるＣＡＤ装置にて読みとり可能な記録媒体（記憶装置を含む）に記録され提供される。
【００３５】
ＣＡＤ装置は、システムＬＳＩ５１の仕様データに基づいて、ライブラリＬｂから２Ｍ，８Ｍのメモリユニット５２〜５４及びそのメモリユニット５２〜５４に応じた制御マクロ５５のライブラリデータを読み出す。そして、ＣＡＤ装置は、チップ上に各メモリユニット５２〜５４及び制御マクロ５５等を所定の位置に配置し、仕様データ（ネットリスト）に基づいて接続配線のデータを作成する。このようにして、ライブラリＬｂに格納されたライブラリデータを用いて上記構成のシステムＬＳＩ５１のレイアウトデータが作成される。
【００３６】
上記したように、本実施の形態では、以下に示す作用効果を得ることができる。
（１）この形態のシステムＬＳＩ５１は、各メモリユニット５２〜５４の降圧回路５２ａ〜５４ａで該ユニット５２〜５４の記憶容量の大きさに依存しないトリミング回路２１及び基準電圧発生回路２２を共用し、同様に基板電位発生回路５２ｂ〜５４ｂでトリミング回路２５及び検知回路２６を共用している。そして、各回路２１，２２，２５，２６は、各メモリユニット５２〜５４とは別の制御マクロ５５内に配置される。従って、基準電圧発生回路２２が出力する基準電圧Ｖｒの測定及びトリミング処理と、検知回路２６が出力する検知信号ＳＧのレベルの測定及びトリミング処理を単一の制御マクロ５５に対してのみ行えばよく、各メモリユニット毎に行う必要がないので、システムＬＳＩ５１の出荷試験時の試験時間を短縮することができる。
【００３７】
（２）トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６が共用化されるので、回路数、及び、基準電圧Ｖｒ及び検知信号ＳＧのレベルを測定する測定用パッドＰの数を削減することができる。従って、システムＬＳＩ５１の高集積化を図ることができる。
【００３８】
尚、本発明の実施の形態は以下のように変更してもよい。
○上記実施の形態では、各電源ドライバ回路２４及び制御回路２３を各メモリユニット５２〜５４内に備えたが、図３に示すように、各電源ドライバ回路２４及び制御回路２３を省略したメモリユニット６２〜６４と、その各電源ドライバ回路２４及びその電源ドライバ回路２４で共用化した制御回路２３を備える制御マクロ６５とで構成してもよい。この場合、制御マクロ６５（各電源ドライバ回路２４）と各メモリユニット６２〜６４との間には、各電源ドライバ回路２４が生成する内部電源Ｖinに応じた配線幅の電源配線Ｌ１を設ける必要がある。
【００３９】
又、図４に示すように、制御マクロ６５ａを構成してもよい。この制御マクロ６５ａは、３つの電源ドライバ回路２４を、全メモリユニット６２〜６４に対して内部電源Ｖinを供給することができる供給能力が高い１つの電源ドライバ回路２４ａに置換した構成である。この場合、上記と同様に、制御マクロ６５ａ（電源ドライバ回路２４ａ）と各メモリユニット６２〜６４との間には、電源ドライバ回路２４ａが生成する内部電源に応じた配線幅の電源配線Ｌ２を設ける必要がある。このとき、電源配線Ｌ２を各メモリユニット６２〜６４間でループ状に形成してもよい。
【００４０】
更に、前記電源ドライバ回路２４ａは、全メモリユニット６２〜６４に対して内部電源Ｖinを供給することができる供給能力を持つドライバ回路としたが、電源ドライバ回路を、適宜メモリユニットの組み合わせに応じて複数個設けるようにしてもよい。例えば、メモリユニット６２，６３で１つの電源ドライバ回路を設け、メモリユニット６４で１つの電源ドライバ回路を設けるようにしてもよい。
【００４１】
○上記実施の形態では、トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６を共用化すべく制御マクロ５５内に備えたが、各メモリユニット５２〜５４に共用可能な回路であれば、これらの回路に限定されるものではない。
【００４２】
○上記実施の形態では、基準電圧Ｖｒに基づいて外部電源を降圧した内部電源Ｖinを生成する降圧回路５２ａ〜５４ａに実施したが、基準電圧Ｖｒに基づいて外部電源を昇圧した内部電源を生成する昇圧回路に実施してもよい。
【００４３】
【発明の効果】
以上詳述したように、本発明によれば、試験時間を短縮するとともに、高集積化を図ることができる半導体集積回路装置、半導体集積回路装置の設計方法、及び、その半導体集積回路装置のレイアウトデータを記録した記録媒体を提供することができる。
【図面の簡単な説明】
【図１】 本実施の形態のシステムＬＳＩを説明するための図である。
【図２】 本実施の形態のシステムＬＳＩの概略構成図である。
【図３】 別例のシステムＬＳＩの概略構成図である。
【図４】 別例のシステムＬＳＩの概略構成図である。
【図５】 従来のシステムＬＳＩを説明するための図である。
【図６】 メモリマクロの概略構成図である。
【図７】 降圧回路の概略構成図である。
【図８】 トリミング回路及び基準電圧発生回路の回路図である。
【図９】 トリミング回路を説明するための図である。
【符号の説明】
２１，２５ トリミング回路
２２ 調整回路としての基準電圧発生回路
２４ 電源ドライバ回路
２６ 調整回路としての検知回路
５２〜５４ メモリユニット
５５ 制御マクロ
【発明の属する技術分野】
本発明は半導体集積回路装置に係り、詳しくは、複数のメモリとロジック回路とを混載したシステムＬＳＩに関する。
【０００２】
近年、メモリ・ロジック混載型のシステムＬＳＩの需要が高まっている。このようなＬＳＩでは、更なる低消費電力化や高機能化の要求により、１つのデバイスに複数個のメモリが搭載される。そして、このようなシステムＬＳＩの試験時間を短縮することが求められている。
【０００３】
【従来の技術】
図５は、従来のシステムＬＳＩの一例を示す。システムＬＳＩ１は、記憶容量が２ＭＢの２つのメモリマクロ２，３、記憶容量が８ＭＢのメモリマクロ４、２つのロジック回路５，６を備え、各回路２〜６はそれぞれチップ上の所定位置に配置される。各メモリマクロ２〜４は、図６に示すように一般的な構成であって、メモリセルアレイ１０、ロウデコーダ１１、コラムデコーダ１２、入出力回路１３、入力バッファ回路１４、ミキサ１５、及び、電源系回路１６を備える。メモリマクロ２（，３）とメモリマクロ４は、記憶容量が異なるが基本構成は同じであり、それぞれの回路規模が記憶容量に応じて異なるだけである。
【０００４】
前記電源系回路１６には、例えば図７に示すような降圧回路２０が備えられる。降圧回路２０は、トリミング回路２１、基準電位発生回路２２、制御回路２３、及び、電源ドライバ回路２４を備える。制御回路２３にはイネーブル信号ＥＮが入力され、制御回路２３はそのイネーブル信号ＥＮに基づいて電源ドライバ回路２４を活性・非活性に切り替える。電源ドライバ回路２４は、基準電圧発生回路２２からの基準電圧Ｖｒに基づいて、外部電源を降圧した内部電源Ｖinを生成し、その内部電源Ｖinをメモリセルアレイ１０等の動作電源として供給する。
【０００５】
前記トリミング回路２１及び基準電圧発生回路２２は、図８に示すように構成される。詳述すると、トリミング回路２１は、２つのヒューズ回路３１，３２、及び、４つのＡＮＤ回路３３〜３６を備える。
【０００６】
ヒューズ回路３１は、ＮＭＯＳトランジスタＴr1、ヒューズｆ01、及び、２つのインバータ回路３１ａ，３１ｂを備える。ＮＭＯＳトランジスタＴr1は、ソースが低電位側電源ＶSSに接続され、ドレインがヒューズｆ01を介して高電位側電源ＶCCに接続される。ＮＭＯＳトランジスタＴr1のドレインは、インバータ回路３１ａを介して自身のゲートに接続される。そして、ＮＭＯＳトランジスタＴr1のドレインからは、検出信号n01zが出力されるとともに、インバータ回路３１ｂを介して検出信号n01xが出力される。
【０００７】
ヒューズ回路３２は、ＮＭＯＳトランジスタＴr2、ヒューズｆ02、及び、２つのインバータ回路３２ａ，３２ｂで構成され、前記ヒューズ回路３１と同様に接続される。そして、ＮＭＯＳトランジスタＴr2のドレインからは、検出信号n02zが出力されるとともに、インバータ回路３２ｂを介して検出信号n02xが出力される。
【０００８】
前記ＡＮＤ回路３３には、検出信号n01x，n02zが入力され、出力端子から各信号n01x，n02zに基づいた出力電圧Ｖ１を出力する。前記ＡＮＤ回路３４には、検出信号n01z，n02zが入力され、出力端子から各信号n01z，n02zに基づいた出力電圧Ｖ２を出力する。前記ＡＮＤ回路３５には、検出信号n01z，n02xが入力され、出力端子から各信号n01z，n02xに基づいた出力電圧Ｖ３を出力する。前記ＡＮＤ回路３６には、検出信号n01x，n02xが入力され、出力端子から各信号n01x，n02xに基づいた出力電圧Ｖ４を出力する。そして、ＡＮＤ回路３３〜３５の出力端子は次段の基準電圧発生回路２２に接続される。
【０００９】
基準電圧発生回路２２は、抵抗Ｒ、及び、８つのＮＭＯＳトランジスタＴr3〜Ｔr9を備える。電源ＶCC，ＶSS間には、抵抗Ｒ、及び、４つのＮＭＯＳトランジスタＴr3〜Ｔr6が直列に接続される。各ＮＭＯＳトランジスタＴr3〜Ｔr6は、そのゲートがそれぞれ自身のドレインに接続、即ちダイオード接続される。
【００１０】
又、ＮＭＯＳトランジスタＴr3のソースは、ＮＭＯＳトランジスタＴr7を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr7のゲートには、前記出力電圧Ｖ１が入力される。ＮＭＯＳトランジスタＴr4のソースは、ＮＭＯＳトランジスタＴr8を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr8のゲートには、前記出力電圧Ｖ２が入力される。ＮＭＯＳトランジスタＴr5のソースは、ＮＭＯＳトランジスタＴr9を介して低電位側電源ＶSSに接続される。このＮＭＯＳトランジスタＴr9のゲートには、前記出力電圧Ｖ３が入力される。
【００１１】
そして、前記ＮＭＯＳトランジスタＴr3のドレインは出力ノードであって、該ノードから前記電源ドライバ回路２４に基準電圧Ｖｒを出力するとともに、同基準電圧Ｖｒをチップに設けられた測定用パッドＰに出力する。
【００１２】
このようなトリミング回路２１及び基準電圧発生回路２２では、図９に示すように、両ヒューズｆ01，ｆ02がトリミング処理無しの場合、出力電圧Ｖ２のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr8がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された２つのＮＭＯＳトランジスタＴr3，Ｔr4のオン抵抗とで分圧したレベルとなる。
【００１３】
又、ヒューズｆ01のみがトリミング処理がなされた場合、出力電圧Ｖ１のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr7がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された１つのＮＭＯＳトランジスタＴr3のオン抵抗とで分圧したレベルとなる。
【００１４】
又、ヒューズｆ02のみがトリミング処理がなされた場合、出力電圧Ｖ３のみがＨレベルとなる。従って、ＮＭＯＳトランジスタＴr9がオンされ、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された３つのＮＭＯＳトランジスタＴr3〜Ｔr5のオン抵抗とで分圧したレベルとなる。
【００１５】
更に、両ヒューズｆ01，ｆ02がトリミング処理がなされた場合、出力電圧Ｖ４のみがＨレベルとなる。即ち、出力電圧Ｖ１〜Ｖ３は全てＬレベルとなる。従って、ＮＭＯＳトランジスタＴr7〜Ｔr9がオフ状態に保持され、基準電圧Ｖｒは、電源ＶCC，ＶSS間の電位差を、抵抗Ｒと、ダイオード接続された４つのＮＭＯＳトランジスタＴr3〜Ｔr6のオン抵抗とで分圧したレベルとなる。
【００１６】
そして、システムＬＳＩ１の出荷試験時には、前記測定用パッドＰから出力される基準電圧Ｖｒを図示しない測定装置によって測定し、該基準電圧Ｖｒが所定範囲内であるか否かが判定される。このとき、基準電圧Ｖｒが所定範囲内から外れていると、そのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。基準電圧発生回路２２は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいたレベル、即ち略所定の電圧値となる基準電圧Ｖｒを生成する。このようなトリミング処理は各メモリマクロ２〜４毎に同様に行われる。
【００１７】
【発明が解決しようとする課題】
ところで、このシステムＬＳＩ１をレイアウト設計装置（ＣＡＤ装置）で設計するにあたり、図５に示すように、ライブラリＬｂには、上記のメモリマクロ２〜４を含む種々のメモリマクロ、ロジック回路等のライブラリデータが予め登録されている。ライブラリデータは、レイアウトデータ，ネット情報等の各種情報を含む。
【００１８】
各メモリマクロは単体で動作可能に構成されている。従って、ＣＡＤ装置は、ライブラリＬｂから所望の記憶容量を持つメモリマクロを選択してチップ上に配置するだけで、そのメモリ機能を有するシステムＬＳＩの設計を行うことができる。
【００１９】
そのため、システムＬＳＩ１にメモリマクロを配置した分だけ（上記では、３つのメモリマクロ２〜４を配置した分だけ）、トリミング回路２１が備えられることになる。すると、システムＬＳＩ１の出荷試験時において、基準電圧Ｖｒの測定及びトリミング処理がメモリマクロ毎に同様に行われるので、その試験時間が長くなるという問題がある。このような問題は、システムＬＳＩのコストの上昇を招く。
【００２０】
又、チップには、各メモリマクロ２〜４の降圧回路２０毎に１つの測定用パッドＰが必要である。これは、システムＬＳＩ１の高集積化の妨げとなる。
尚、これらの問題は、前記降圧回路２０に限るものではない。例えば、前記電源系回路１６には、前記降圧回路２０の他に前記メモリセルアレイ１０の基板電位を発生するための基板電位発生回路（図示略）を備えている。基板電位発生回路には、電源ドライバ回路、検知回路、及び、図８と同様なトリミング回路が備えられる。検知回路は、基板電位を検知し、その検知信号を電源ドライバ回路に出力する。電源ドライバ回路は、前記検知信号に基づいた基板電位を生成する。又、前記チップ上には、基板電位を測定するための測定用パッドが設けられている。そして、上記と同様に、測定用パッドから出力される基板電位が測定され、その測定値が所定範囲内から外れていると、該測定値が所定範囲内となるようにトリミング回路内のヒューズをトリミングする。従って、この場合でも、上記と同様の問題が生じる。
【００２１】
本発明は、上記問題点を解決するためになされたものであって、その目的は、試験時間を短縮するとともに、高集積化を図ることができる半導体集積回路装置、半導体集積回路装置の設計方法、及び、その半導体集積回路装置のレイアウトデータを記録した記録媒体を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１，４，７に記載の発明によれば、半導体集積回路装置に備えられる複数のメモリは、少なくともトリミング回路を含む１つの制御マクロと、前記制御マクロとは別に設けられ、該制御マクロと協働してメモリの機能を提供する複数のメモリユニットとから構成される。また、前記複数のメモリユニットの記憶容量は互いに異なり、前記複数のメモリユニットは前記トリミング回路の前記トリミング処理に基づく前記基準となる信号に基づいて自己の記憶容量に応じた動作電圧を発生する電源ドライバ回路を有する。また、前記複数のメモリユニット間で前記トリミング回路を共用する。従って、トリミング処理を１つの制御マクロに対してのみ行えばよく、各メモリ毎に行う必要がないため、半導体集積回路装置の出荷試験時の試験時間を短縮することができる。又、調整回路の出力信号を測定する測定用パッドを制御マクロに対応して設ければよく、しかも、メモリ間で少なくともトリミング回路が共用されるので、測定用パッド及び回路数を削減することができ、半導体集積回路装置の高集積化を図ることができる。
【００２４】
請求項２，５，８に記載の発明によれば、電源ドライバ回路は、基準電圧に基づいて外部電源を昇圧又は降圧した内部電源を生成する回路である。調整回路は、基準電圧を発生し、その基準電圧を電源ドライバ回路に供給する基準電圧発生回路である。トリミング回路は、複数のヒューズを備え、それらヒューズのトリミング処理の有無の組み合わせに基づいて基準電圧を所定範囲内とするヒューズトリミング回路である。
【００２５】
請求項３，６，９に記載の発明によれば、電源ドライバ回路は、検知信号のレベルに基づいてメモリセルアレイの基板電位を生成する回路である。調整回路は、基板電位を検知し、その検知結果を検知信号として電源ドライバ回路に出力する検知回路である。トリミング回路は、複数のヒューズを備え、それらヒューズに対して基板電位を所定範囲内とするように施されるトリミング処理の有無の組み合わせに基づく検知信号を出力するヒューズトリミング回路である。
【００２６】
【発明の実施の形態】
以下、本発明を具体化した本実施の形態を図１及び図２に従って説明する。尚、説明の便宜上、図５〜８と同様の構成については同一の符号を付してその説明を一部省略する。
【００２７】
図１は、本実施の形態のシステムＬＳＩの構成を示す。システムＬＳＩ５１は、記憶容量が２ＭＢの２つのメモリユニット５２，５３、記憶容量が８ＭＢのメモリユニット５４、制御マクロ５５、２つのロジック回路５，６を備え、各回路５２〜５５，５，６はそれぞれチップ上の所定位置に配置されている。
【００２８】
図２に示すように、各メモリユニット５２〜５４は、図６のメモリセルアレイ１０、ロウデコーダ１１、コラムデコーダ１２、入出力回路１３、入力バッファ回路１４、ミキサ１５（何れも図示略）をそれぞれ備えるとともに、降圧回路５２ａ〜５４ａ、基板電位発生回路５２ｂ〜５４ｂをそれぞれ備える。降圧回路５２ａ〜５４ａ、基板電位発生回路５２ｂ〜５４ｂは同様に構成され、制御回路２３と電源ドライバ回路２４をそれぞれ備える。
【００２９】
制御マクロ５５には、複数の降圧回路５２ａ〜５４ａに対して１組のトリミング回路２１及び基準電圧発生回路２２が備えられる。基準電圧発生回路２２は、各降圧回路５２ａ〜５４ａの電源ドライバ回路２４に接続され、それぞれ基準電圧Ｖｒを出力する。又、制御マクロ５５には、複数の基板電位発生回路５２ｂ〜５４ｂに対して１組のトリミング回路２５及び検知回路２６が備えられる。検知回路２６は、各基板電位発生回路５２ｂ〜５４ｂの電源ドライバ回路２４に接続され、それぞれ検知信号ＳＧを出力する。
【００３０】
言い換えれば、この形態のシステムＬＳＩ５１は、各メモリユニット５２〜５４の降圧回路５２ａ〜５４ａでトリミング回路２１及び基準電圧発生回路２２を共用し、基板電位発生回路５２ｂ〜５４ｂでトリミング回路２５及び検知回路２６を共用している。そして、各回路２１，２２，２５，２６は、各メモリユニット５２〜５４とは別の制御マクロ５５内に配置される。これは、トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６は、各メモリユニット５２〜５４の記憶容量の大きさに依存されないため、それら回路２１，２２，２５，２６が共用化される。尚、各電源ドライバ回路２４は、能力が各メモリユニット５２〜５４の記憶容量の大きさに依存するため、それら能力に応じた回路規模の電源ドライバ回路２４が個々のメモリユニット５２〜５４毎に設けられている。
【００３１】
又、基準電圧発生回路２２には、基準電圧Ｖｒを測定するためにシステムＬＳＩ５１のチップ上に設けられた測定用パッドＰに接続される。そして、システムＬＳＩ５１の出荷試験時には、前記測定用パッドＰから出力される基準電圧Ｖｒを図示しない測定装置によって測定し、該基準電圧Ｖｒが所定範囲内であるか否かが判定される。このとき、基準電圧Ｖｒが所定範囲内から外れていると、図８に示すようにそのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。基準電圧発生回路２２は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいたレベル、即ち所定電圧値となる基準電圧Ｖｒを生成し、該基準電圧Ｖｒを各降圧回路５２ａ〜５４ａの電源ドライバ回路２４にそれぞれ供給する。こうして、電源ドライバ回路２４は、基準電圧Ｖｒに基づいて外部電源を降圧した内部電源Ｖinを生成する。
【００３２】
同様に、検知回路２６には、メモリセルアレイ１０の基板電位を測定するために同チップ上に設けられた測定用パッドＰに接続される。そして、システムＬＳＩ５１の出荷試験時には、前記測定用パッドＰから出力される基板電位を図示しない測定装置によって測定し、該基板電位が所定範囲内であるか否かが判定される。このとき、基板電位が所定範囲内から外れていると、そのずれに応じてヒューズｆ01，ｆ02のトリミング処理がなされる。検知回路２６は、各ヒューズｆ01，ｆ02のトリミング処理の有無の組み合わせに基づいた検知信号ＳＧを各基板電位発生回路５２ｂ〜５４ｂの電源ドライバ回路２４にそれぞれ出力する。こうして、各電源ドライバ回路２４は、所定電圧値の基板電位を生成し、各メモリセルアレイ１０のウェルＷに供給する。
【００３３】
このように、上記したようなトリミング処理は、制御マクロ５５の各トリミング回路２１，２５にのみ行われる。即ち、３つのメモリユニット５２〜５４に所定範囲の基準電圧Ｖｒを供給するために、１つのトリミング回路２１に対するトリミング処理が行われる。また、３つのメモリユニット５２〜５４の基板電位を所定範囲とするために、１つのトリミング回路２５に対するトリミング処理が行われる。これにより、所定スペックの範囲内に含まれる動作特性を持つシステムＬＳＩが完成される。
【００３４】
上記のシステムＬＳＩ５１のレイアウトデータは、図示しないレイアウト設計装置（ＣＡＤ装置）を用いて作成される。ＣＡＤ装置は、図１のライブラリＬｂを記憶装置に予め格納している。ライブラリＬｂは、上記構成の２ＭＢ，８ＭＢのメモリユニット５２〜５４を含む種々の記憶容量のメモリユニットのライブラリデータを格納する領域、上記構成の制御マクロ５５を含む種々の制御マクロのライブラリデータを格納する領域、等を備える。このライブラリＬｂは、コンピュータよりなるＣＡＤ装置にて読みとり可能な記録媒体（記憶装置を含む）に記録され提供される。
【００３５】
ＣＡＤ装置は、システムＬＳＩ５１の仕様データに基づいて、ライブラリＬｂから２Ｍ，８Ｍのメモリユニット５２〜５４及びそのメモリユニット５２〜５４に応じた制御マクロ５５のライブラリデータを読み出す。そして、ＣＡＤ装置は、チップ上に各メモリユニット５２〜５４及び制御マクロ５５等を所定の位置に配置し、仕様データ（ネットリスト）に基づいて接続配線のデータを作成する。このようにして、ライブラリＬｂに格納されたライブラリデータを用いて上記構成のシステムＬＳＩ５１のレイアウトデータが作成される。
【００３６】
上記したように、本実施の形態では、以下に示す作用効果を得ることができる。
（１）この形態のシステムＬＳＩ５１は、各メモリユニット５２〜５４の降圧回路５２ａ〜５４ａで該ユニット５２〜５４の記憶容量の大きさに依存しないトリミング回路２１及び基準電圧発生回路２２を共用し、同様に基板電位発生回路５２ｂ〜５４ｂでトリミング回路２５及び検知回路２６を共用している。そして、各回路２１，２２，２５，２６は、各メモリユニット５２〜５４とは別の制御マクロ５５内に配置される。従って、基準電圧発生回路２２が出力する基準電圧Ｖｒの測定及びトリミング処理と、検知回路２６が出力する検知信号ＳＧのレベルの測定及びトリミング処理を単一の制御マクロ５５に対してのみ行えばよく、各メモリユニット毎に行う必要がないので、システムＬＳＩ５１の出荷試験時の試験時間を短縮することができる。
【００３７】
（２）トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６が共用化されるので、回路数、及び、基準電圧Ｖｒ及び検知信号ＳＧのレベルを測定する測定用パッドＰの数を削減することができる。従って、システムＬＳＩ５１の高集積化を図ることができる。
【００３８】
尚、本発明の実施の形態は以下のように変更してもよい。
○上記実施の形態では、各電源ドライバ回路２４及び制御回路２３を各メモリユニット５２〜５４内に備えたが、図３に示すように、各電源ドライバ回路２４及び制御回路２３を省略したメモリユニット６２〜６４と、その各電源ドライバ回路２４及びその電源ドライバ回路２４で共用化した制御回路２３を備える制御マクロ６５とで構成してもよい。この場合、制御マクロ６５（各電源ドライバ回路２４）と各メモリユニット６２〜６４との間には、各電源ドライバ回路２４が生成する内部電源Ｖinに応じた配線幅の電源配線Ｌ１を設ける必要がある。
【００３９】
又、図４に示すように、制御マクロ６５ａを構成してもよい。この制御マクロ６５ａは、３つの電源ドライバ回路２４を、全メモリユニット６２〜６４に対して内部電源Ｖinを供給することができる供給能力が高い１つの電源ドライバ回路２４ａに置換した構成である。この場合、上記と同様に、制御マクロ６５ａ（電源ドライバ回路２４ａ）と各メモリユニット６２〜６４との間には、電源ドライバ回路２４ａが生成する内部電源に応じた配線幅の電源配線Ｌ２を設ける必要がある。このとき、電源配線Ｌ２を各メモリユニット６２〜６４間でループ状に形成してもよい。
【００４０】
更に、前記電源ドライバ回路２４ａは、全メモリユニット６２〜６４に対して内部電源Ｖinを供給することができる供給能力を持つドライバ回路としたが、電源ドライバ回路を、適宜メモリユニットの組み合わせに応じて複数個設けるようにしてもよい。例えば、メモリユニット６２，６３で１つの電源ドライバ回路を設け、メモリユニット６４で１つの電源ドライバ回路を設けるようにしてもよい。
【００４１】
○上記実施の形態では、トリミング回路２１，２５、基準電圧発生回路２２、及び、検知回路２６を共用化すべく制御マクロ５５内に備えたが、各メモリユニット５２〜５４に共用可能な回路であれば、これらの回路に限定されるものではない。
【００４２】
○上記実施の形態では、基準電圧Ｖｒに基づいて外部電源を降圧した内部電源Ｖinを生成する降圧回路５２ａ〜５４ａに実施したが、基準電圧Ｖｒに基づいて外部電源を昇圧した内部電源を生成する昇圧回路に実施してもよい。
【００４３】
【発明の効果】
以上詳述したように、本発明によれば、試験時間を短縮するとともに、高集積化を図ることができる半導体集積回路装置、半導体集積回路装置の設計方法、及び、その半導体集積回路装置のレイアウトデータを記録した記録媒体を提供することができる。
【図面の簡単な説明】
【図１】 本実施の形態のシステムＬＳＩを説明するための図である。
【図２】 本実施の形態のシステムＬＳＩの概略構成図である。
【図３】 別例のシステムＬＳＩの概略構成図である。
【図４】 別例のシステムＬＳＩの概略構成図である。
【図５】 従来のシステムＬＳＩを説明するための図である。
【図６】 メモリマクロの概略構成図である。
【図７】 降圧回路の概略構成図である。
【図８】 トリミング回路及び基準電圧発生回路の回路図である。
【図９】 トリミング回路を説明するための図である。
【符号の説明】
２１，２５ トリミング回路
２２ 調整回路としての基準電圧発生回路
２４ 電源ドライバ回路
２６ 調整回路としての検知回路
５２〜５４ メモリユニット
５５ 制御マクロ
Claims (9)
- 電源ドライバ回路が生成する動作電源を所定範囲とするように施されるトリミング回路のトリミング処理に基づいて前記電源ドライバ回路に基準となる信号を出力する調整回路を有する複数のメモリを備えた半導体集積回路装置であって、
前記トリミング回路を含む１つの制御マクロと、
前記制御マクロとは別に設けられ、該制御マクロと協働して前記メモリの機能を提供する複数のメモリユニットとを有し、
前記複数のメモリユニットの記憶容量は互いに異なり、前記複数のメモリユニットは前記トリミング回路の前記トリミング処理に基づく前記基準となる信号に基づいて自己の記憶容量に応じた動作電圧を発生する電源ドライバ回路を有し、
前記複数のメモリユニット間で前記トリミング回路を共用する半導体集積回路装置。 - 請求項１に記載の半導体集積回路装置において、
前記電源ドライバ回路は、基準電圧に基づいて外部電源を昇圧又は降圧した内部電源を生成する回路であり、
前記調整回路は、前記基準電圧を発生し、その基準電圧を前記電源ドライバ回路に供給する基準電圧発生回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズのトリミング処理の有無の組み合わせに基づいて前記基準電圧を所定範囲内とするヒューズトリミング回路であることを特徴とする半導体集積回路装置。 - 請求項１に記載の半導体集積回路装置において、
前記電源ドライバ回路は、検知信号のレベルに基づいてメモリセルアレイの基板電位を生成する回路であり、
前記調整回路は、前記基板電位を検知し、その検知結果を前記検知信号として前記電源ドライバ回路に出力する検知回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズに対して前記基板電位を所定範囲内とするように施されるトリミング処理の有無の組み合わせに基づく前記検知信号を出力するヒューズトリミング回路であることを特徴とする半導体集積回路装置。 - 電源ドライバ回路が生成する動作電源を所定範囲とするように施されるトリミング回路のトリミング処理に基づいて前記電源ドライバ回路に基準となる信号を出力する調整回路を有する複数のメモリを備えた半導体集積回路装置の設計方法であって、
前記トリミング回路を含む１つの制御マクロのデータと、
前記制御マクロと協働して前記メモリの機能を提供する複数のメモリユニットのデータとに基づいて、前記各メモリユニットと前記制御マクロとをチップ上に別々にレイアウトし、互いを接続して前記複数のメモリを構成し、
前記複数のメモリユニットの記憶容量は互いに異なり、前記複数のメモリユニットは前記トリミング回路の前記トリミング処理に基づく前記基準となる信号に基づいて自己の記憶容量に応じた動作電圧を発生する電源ドライバ回路を有し、前記複数のメモリユニット間で前記トリミング回路を共用することを特徴とする半導体集積回路装置の設計方法。 - 請求項４に記載の半導体集積回路装置の設計方法において、
前記電源ドライバ回路は、基準電圧に基づいて外部電源を昇圧又は降圧した内部電源を生成する回路であり、
前記調整回路は、前記基準電圧を発生し、その基準電圧を前記電源ドライバ回路に供給する基準電圧発生回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズのトリミング処理の有無の組み合わせに基づいて前記基準電圧を所定範囲内とするヒューズトリミング回路であることを特徴とする半導体集積回路装置の設計方法。 - 請求項４に記載の半導体集積回路装置の設計方法において、
前記電源ドライバ回路は、検知信号のレベルに基づいてメモリセルアレイの基板電位を生成する回路であり、
前記調整回路は、前記基板電位を検知し、その検知結果を前記検知信号として前記電源ドライバ回路に出力する検知回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズに対して前記基板電位を所定範囲内とするように施されるトリミング処理の有無の組み合わせに基づく前記検知信号を出力するヒューズトリミング回路であることを特徴とする半導体集積回路装置の設計方法。 - 電源ドライバ回路が生成する動作電源を所定範囲とするように施されるトリミング回路のトリミング処理に基づいて前記電源ドライバ回路に基準となる信号を出力する調整回路を有する複数のメモリを備えた半導体集積回路装置のレイアウトデータを作成するための各種ライブラリデータを記録した記録媒体であって、
前記トリミング回路を含む１つの制御マクロのデータと、
前記制御マクロとは別にレイアウトされ、該制御マクロと協働して前記メモリの機能を提供する複数のメモリユニットのデータとを記録し、
前記複数のメモリユニットの記憶容量は互いに異なり、前記複数のメモリユニットは前記トリミング回路の前記トリミング処理に基づく前記基準となる信号に基づいて自己の記憶容量に応じた動作電圧を発生する電源ドライバ回路を有し、前記複数のメモリユニット間で前記トリミング回路を共用することを特徴とする記録媒体。 - 請求項７に記載の記録媒体において、
前記電源ドライバ回路は、基準電圧に基づいて外部電源を昇圧又は降圧した内部電源を生成する回路であり、
前記調整回路は、前記基準電圧を発生し、その基準電圧を前記電源ドライバ回路に供給する基準電圧発生回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズのトリミング処理の有無の組み合わせに基づいて前記基準電圧を所定範囲内とするヒューズトリミング回路であることを特徴とする記録媒体。 - 請求項７に記載の記録媒体において、
前記電源ドライバ回路は、検知信号のレベルに基づいてメモリセルアレイの基板電位を生成する回路であり、
前記調整回路は、前記基板電位を検知し、その検知結果を前記検知信号として前記電源ドライバ回路に出力する検知回路であり、
前記トリミング回路は、複数のヒューズを備え、それらヒューズに対して前記基板電位を所定範囲内とするように施されるトリミング処理の有無の組み合わせに基づく前記検知信号を出力するヒューズトリミング回路であることを特徴とする記録媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33561698A JP4437565B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 |
| US09/443,886 US6307801B1 (en) | 1998-11-26 | 1999-11-19 | Trimming circuit for system integrated circuit |
| DE19956550A DE19956550B4 (de) | 1998-11-26 | 1999-11-24 | Trimmschaltung für systemintegrierte Schaltung |
| TW088120526A TW429605B (en) | 1998-11-26 | 1999-11-24 | Trimming circuit for system integrated circuit |
| KR1019990052651A KR100694773B1 (ko) | 1998-11-26 | 1999-11-25 | 반도체 집적 회로 장치, 반도체 집적 회로 장치의 설계방법 및 기록 매체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33561698A JP4437565B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164811A JP2000164811A (ja) | 2000-06-16 |
| JP4437565B2 true JP4437565B2 (ja) | 2010-03-24 |
Family
ID=18290585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33561698A Expired - Fee Related JP4437565B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6307801B1 (ja) |
| JP (1) | JP4437565B2 (ja) |
| KR (1) | KR100694773B1 (ja) |
| DE (1) | DE19956550B4 (ja) |
| TW (1) | TW429605B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104935A1 (en) * | 1999-12-01 | 2001-06-06 | STMicroelectronics S.r.l. | An integrated device with trimming elements |
| JP3738280B2 (ja) * | 2000-01-31 | 2006-01-25 | 富士通株式会社 | 内部電源電圧生成回路 |
| JP4723714B2 (ja) * | 2000-10-04 | 2011-07-13 | 株式会社東芝 | 半導体集積回路装置およびその検査方法 |
| ITRM20010105A1 (it) | 2001-02-27 | 2002-08-27 | Micron Technology Inc | Circuito a fusibile per una cella di memoria flash. |
| WO2002069347A2 (en) * | 2001-02-27 | 2002-09-06 | Micron Technology, Inc. | Flash cell fuse circuit |
| JP4278325B2 (ja) | 2001-12-19 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4118623B2 (ja) * | 2002-07-23 | 2008-07-16 | 松下電器産業株式会社 | 不揮発性半導体記憶装置 |
| WO2004013909A1 (ja) * | 2002-08-02 | 2004-02-12 | Hitachi, Ltd. | メモリを内蔵した半導体集積回路 |
| DE10246741B4 (de) * | 2002-10-07 | 2007-04-19 | Infineon Technologies Ag | Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen |
| US7016249B2 (en) * | 2003-06-30 | 2006-03-21 | Intel Corporation | Reference voltage generator |
| JP2005236207A (ja) * | 2004-02-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US20060062198A1 (en) * | 2004-09-17 | 2006-03-23 | Shoei-Lai Chen | Network wireless telephone system for MSN platform and method for applying the same |
| JP4791733B2 (ja) * | 2005-01-14 | 2011-10-12 | 株式会社東芝 | 半導体集積回路装置 |
| JP2007066463A (ja) * | 2005-09-01 | 2007-03-15 | Renesas Technology Corp | 半導体装置 |
| JP2007067340A (ja) * | 2005-09-02 | 2007-03-15 | Nec Electronics Corp | 半導体集積回路装置およびそのテスト方法 |
| JP2007207185A (ja) * | 2006-02-06 | 2007-08-16 | Denso Corp | 半導体集積回路 |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| JP2011146120A (ja) * | 2011-03-18 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
| US8913443B2 (en) * | 2011-09-19 | 2014-12-16 | Conversant Intellectual Property Management Inc. | Voltage regulation for 3D packages and method of manufacturing same |
| JP2015506589A (ja) * | 2012-01-13 | 2015-03-02 | テラ イノヴェイションズ インコーポレイテッド | リニアＦｉｎＦＥＴ構造をもつ回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4295149A (en) * | 1978-12-29 | 1981-10-13 | International Business Machines Corporation | Master image chip organization technique or method |
| JPS60175438A (ja) * | 1984-02-22 | 1985-09-09 | Hitachi Ltd | 半導体集積回路装置 |
| JPH06243678A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム |
| JP3453460B2 (ja) * | 1994-08-29 | 2003-10-06 | 松下電器産業株式会社 | 半導体集積回路 |
| JP3351643B2 (ja) | 1995-01-31 | 2002-12-03 | 株式会社東芝 | 半導体メモリ装置及びその製造方法 |
| TW318933B (en) * | 1996-03-08 | 1997-11-01 | Hitachi Ltd | Semiconductor IC device having a memory and a logic circuit implemented with a single chip |
| JP3093649B2 (ja) * | 1996-09-05 | 2000-10-03 | 九州日本電気株式会社 | 不揮発性半導体メモリ装置 |
| KR100212142B1 (ko) * | 1996-09-12 | 1999-08-02 | 윤종용 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
| JP3556416B2 (ja) * | 1996-11-29 | 2004-08-18 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US5901304A (en) * | 1997-03-13 | 1999-05-04 | International Business Machines Corporation | Emulating quasi-synchronous DRAM with asynchronous DRAM |
-
1998
- 1998-11-26 JP JP33561698A patent/JP4437565B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-19 US US09/443,886 patent/US6307801B1/en not_active Expired - Lifetime
- 1999-11-24 DE DE19956550A patent/DE19956550B4/de not_active Expired - Fee Related
- 1999-11-24 TW TW088120526A patent/TW429605B/zh active
- 1999-11-25 KR KR1019990052651A patent/KR100694773B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19956550B4 (de) | 2013-11-14 |
| TW429605B (en) | 2001-04-11 |
| JP2000164811A (ja) | 2000-06-16 |
| US6307801B1 (en) | 2001-10-23 |
| KR20000035685A (ko) | 2000-06-26 |
| KR100694773B1 (ko) | 2007-03-14 |
| DE19956550A1 (de) | 2000-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437565B2 (ja) | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 | |
| US4833650A (en) | Semiconductor memory device including programmable mode selection circuitry | |
| EP0907183B1 (en) | Semiconductor integrated circuit device | |
| KR0135108B1 (ko) | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 | |
| US7282989B2 (en) | Internal voltage generation circuit of semiconductor device | |
| US20020042746A1 (en) | Programmable voltage divider and method for testing the impedance of a programmable element | |
| US7154786B2 (en) | Semiconductor integrated circuit device | |
| JPH03241598A (ja) | シグネチャー回路 | |
| US6016265A (en) | Fuse-latch circuit having high integration density | |
| US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| JPH0512898A (ja) | 半導体集積回路装置 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| JPS59217290A (ja) | 半導体メモリ | |
| JP3603440B2 (ja) | 半導体記憶装置 | |
| US5287012A (en) | Semiconductor integrated circuit equipped with diagnostic circuit for checking reference voltage signal supplied to internal step-down circuit | |
| US6496433B2 (en) | Semiconductor device and semiconductor device testing method | |
| US6802043B2 (en) | Semiconductor device having a function block provided in a macro and operating independently of the macro and method for designing the same | |
| JPH0855480A (ja) | 半導体メモリ等の電子回路 | |
| JPS62275379A (ja) | 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置 | |
| JPH0534419A (ja) | 半導体装置のテストモード設定・解除回路 | |
| JP2002141468A (ja) | 半導体集積回路装置、半導体集積回路装置におけるｉｄの書き込み方法及びｉｄの読み出し方法 | |
| JPH113600A (ja) | 半導体記憶装置 | |
| JP4338021B2 (ja) | 半導体集積回路装置 | |
| JPS62175999A (ja) | 不揮発性半導体記憶装置 | |
| KR20040027415A (ko) | 반도체 메모리 구성요소, 특히 ｄｒａｍ 구성요소의 설계및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |