DE10246741B4

DE10246741B4 - Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen

Info

Publication number: DE10246741B4
Application number: DE10246741A
Authority: DE
Inventors: Udo Hartmann; Sascha Nerger
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-10-07
Filing date: 2002-10-07
Publication date: 2007-04-19
Anticipated expiration: 2022-10-08
Also published as: DE10246741A1; US7124325B2; US20040066683A1

Abstract

Verfahren zum Abgleich von jeweils steuerbare Stellglieder (12, 17) aufweisenden Schnittstelleneinrichtungen (10) von Halbleitereinrichtungen (1) mittels einer mindestens eine Stromquelle (21) aufweisenden Prüfvorrichtung (2), umfassend die Schritte:
1) Verbinden einer in der Prüfvorrichtung (2) vorgesehenen Stromquelle (21) mit einem mit einer der Schnittstelleneinrichtungen (10) verbundenen Schnittstellenanschluss (32) der Halbleitereinrichtung (1),
2) Steuern eines von der Stromquelle (21) erzeugten Messstroms (I_M) und Setzen des der Schnittstelleneinrichtung (10) zugeordneten Stellglieds (12, 17) auf einen Ausgangswert,
3) Erfassen einer durch den Messstrom (I_M) in der Schnittstelleneinrichtung (10) erzeugten Messspannung (U_M) mittels einer innerhalb der Halbleitereinrichtung (1) vorgesehenen Abgleicheinheit (5),
4) Vergleich der Messspannung (U_M) mit einer Sollspannung (U_S) mittels der Abgleicheinheit (5) und
5) Setzen des Stellglieds (12, 17) in Abhängigkeit einer Differenz zwischen der Messspannung (U_M) und der Sollspannung (U_S) auf einen Abgleichwert, bei dem die Messspannung (U_M) in Übereinstimmung mit der Sollspannung (U_S) ist und...

Description

Die Erfindung betrifft ein Verfahren zum Abgleich von jeweils steuerbare Stellglieder aufweisenden Schnittstelleneinrichtungen von Halbleitereinrichtungen mittels einer mindestens eine Stromquelle aufweisenden Prüfvorrichtung.
In Datenbussystemen werden auf zu einem gemeinsamen Datenbus zusammengefassten Datenleitungen Datensignale zwischen einer Mehrzahl von Halbleitereinrichtungen übertragen. Die Leistungsfähigkeit des Datenbussystems wird u.a. durch eine Datenübertragungsrate charakterisiert, mit der Daten innerhalb des Datenbussystems zwischen den Halbleitereinrichtungen ausgetauscht werden.
Ein Beispiel für ein Datenbussystem mit hoher Datenübertragungsrate ist das DDR(double data rate)II-Speichersystem für Computersysteme wie PCs, Workstations und Server. Auf einer Systemplatine des DDR-Speichersystems sind dabei Einbauplätze (Slots) für Speichermodule in Form von Steckfassungen vorgesehen und abhängig von der gewünschten Größe des Arbeitsspeichers mit einer variablen Zahl von Speichermodulen bestückt. Die Speichermodule liegen in der Regel in Form von DIMMs (dual inline memory modules) vor, deren mechanische und elektrische Schnittstellen zur Systemplatine Industriestandards unterworfen sind. Auf den Speichermodulen sind DDRII-DRAMs (dynamic random access memories) als Halbleiterspeichereinrichtungen angeordnet.
Für DDRII-Speichersysteme ergeben sich als typische Datenübertragungsraten zu und von den DDRII-DRAMs 333 Mbit pro Sekunde und pro Datensignal (Mbit/s/pin).
Mit steigenden Datenübertragungsraten auf dem Datenbus werden zur Wahrung der Integrität der auf den Datenbus übertragenen Datensignale von den auf den Datenbus schreibend oder vom Datenbus lesend zugreifenden Halbleitereinrichtungen engere Toleranzen der Schnittstellenparameter (Interfaceparameter) gefordert.
Ein erster solcher Schnittstellenparameter ist die Impedanz von Ausgangstreibern (OCD, off chip driver), mittels derer eine Halbleitereinrichtung schreibend auf den Datenbus zugreift, bzw. Datensignale auf den Datenbus ausgibt. Die Impedanz eines Ausgangstreibers beeinflusst die Anstiegs- bzw. Abfallzeiten bei einem Wechsel eines Signalpegels des vom Ausgangstreiber getriebenen Datensignals und damit eine Signalverzögerung des Datensignals. Ein maximaler Versatz (skew) der Signalverzögerungen aller Ausgangstreiber einer Halbleitereinrichtung bzw. aller Halbleitereinrichtungen eines Datenbussystems begrenzt eine maximale Datenübertragungsrate. Je geringer dabei der maximale Versatz, desto größere Datenübertragungsraten sind realisierbar.

Aus der DE 690 19 621 T2 ist eine bauteilinterne Abgleicheinrichtung zum Abgleich schneller CMOS-Treiber von integrierten Schaltungen bekannt. Dazu ist in der integrierten Schaltung ein weiterer Referenztreiber vorgesehen, der an eine Referenzübertragungsleitung anzuschließen ist. Die Referenzübertragungsleitung weist die selben Eigenschaften auf wie die an den Treiber angeschlossenen Übertragungsleitungen. Im Gegensatz zu diesen ist die Referenzübertragungsleitung mit einem Widerstand mit dem Wert der charakteristischen Impedanz abgeschlossen. Im Betrieb der integrierten Schaltung wird die Amplitude eines Ausgangssignals des Referenztreibers mit einem internen Referenzwert verglichen und in Abhängigkeit der Differenz der beiden Spannungen ein Pufferkondensator bis zu einer Regelspannung aufgeladen. In Abhängigkeit des Pegels der Regelspannung am Pufferkondensator wird die Gleitspannung jeweils zweier CMOS-Transistoren einer push-pull-Ausgangsstufe der CMOS-Treiber sowie des Referenztreibers variiert.

In der DE 37 83 963 T2 ist eine Ausgangstreiberschaltung einer Prüfvorrichtung beschrieben, deren Impedanz einstellbar ist. Die Treiberschaltung besteht aus mehreren parallel geschaltenen Transistoreinrichtungen, deren Einzelimpedanzen im eingeschalteten Zustand binär aufeinander bezogen sind. In Abhängigkeit eines Registerwerts werden genau diejenigen Transistoreinrichtungen des Ausgangstreibers über eine Codierlogik ausgewählt, die notwendig sind, um die gewünschte Ausgangsimpedanz der Treiberschaltung einzustellen.

Einen weiteren Schnittstellenparameter bilden Terminierungen, die in der Halbleitereinrichtung den Datenbus lokal zur Vermeidung von Reflexionen abschließen (ODT, on die termination). Mit steigender Präzision der Terminierung werden am Ort der Terminierung entstehende Störsignale zunehmend abgeschwächt und eine höhere maximale Datenübertragungsrate im Datenbussystem ermöglicht.

Die Schnittstellenparameter von Halbleitereinrichtungen sind Fertigungsschwankungen unterworfen und variieren sowohl von Halbleitereinrichtung zu Halbleitereinrichtung als auch innerhalb einer Halbleitereinrichtung, etwa von Ausgangstreiber zu Ausgangstreiber. Die Schnittstellenparameter sind weiterhin während eines Betriebs der Halbleitereinrichtung zeitlichen Schwankungen unterworfen. Die zeitlichen Schwankungen resultieren dabei etwa aus einer Temperaturabhängigkeit der Interfaceparameter oder deren Abhängigkeit von einer Betriebsspannung der Halbleitereinrichtung.

Für den Betrieb in Datenbussystemen mit hoher Datenübertragungsrate ist es daher vorgesehen, die Schnittstellenparameter der Halbleitereinrichtung mindestens einmal vor oder während einer Erstinbetriebnahme der Halbleitereinrichtung oder wiederholt während des Betriebs der Halbleitereinrichtung abzugleichen. Der Abgleich erfolgt durch Stellglieder in den jeweiligen Schnittstelleneinrichtungen. Die Stellglieder sind als schaltbare Impedanzen ausgebildet, deren jeweiliger Wert in Abhängigkeit eines Registerwertes eines Abgleichregisters (EMRS, extended mode register set) programmierbar ist.

Für übliche DDRII-Speichersysteme ist ein Abgleich der Schnittstellenparameter von DDRII-DRAMs in einem Zielsystem in der Regel nicht möglich, da die DDRII-DRAMs innerhalb des Datenbussystems nicht einzeln adressierbar sind. Eine selektive Adressierung einzelner DDRII-DRAMs ist aber für einen Abgleich der Schnittstellenparameter eine notwendige Voraussetzung.

Daher ergibt sich für DDRII-DRAMs die Notwendigkeit, den Abgleich im Zuge einer Prüfung der DDRII-DRAMs außerhalb eines Zielsystems an Prüfvorrichtungen vorzunehmen, die in der Re gel für herkömmliche, nicht abgleichbare DRAMs oder DDRI-DRAMs konzipiert sind.

Ein Abgleich eines DDRII-DRAMs, das abzugleichende Schnittstelleneinrichtungen aufweist, erfolgt an einer herkömmlichen Prüfvorrichtung, indem ein Prüfausgang der Prüfvorrichtung mit einem Schnittstellenanschluss der Halbleitereinrichtung verbunden wird. Der Prüfausgang ist innerhalb der Prüfvorrichtung mit einer als Stromquelle betriebenen ersten Gleichstromeinheit (DC unit) und mit einer weiteren als Spannungsmessgerät betriebenen zweiten Gleichstromeinheit verbunden. Die Schnittstelleneinrichtungen weisen als Stellglied jeweils programmierbare Widerstände auf, die zu Beginn des Abgleichs jeweils den niedrigst möglichen Wert aufweisen. Mittels der Stromquelle wird der Schnittstelleneinrichtung ein Messstrom eingeprägt. Eine durch den Messstrom erzeugte Messspannung wird in der Prüfvorrichtung mit einer Sollspannung verglichen. Solange die Messspannung die Sollspannung unterschreitet, wird der Registerwert des Abgleichregisters des Prüflings stufenweise hochgezählt und die sich darauf neu ergebende Messspannung jeweils erneut mit der Sollspannung verglichen. Überschreitet die Messspannung die Sollspannung, so wird der dazu korrespondierende Registerwert erfasst und zur weiteren Verwendung geeignet abgelegt.

An diesem Verfahren ist insbesondere der geringere Durchsatz an Prüflingen nachteilig, der sich aus der begrenzten Zahl von für eine präzise Ausgabe und/oder Messung von Strömen und Spannungen geeigneten Gleichstromeinheiten innerhalb von für herkömmliche DRAMs konzipierten Prüfvorrichtungen ergibt. Da eine Ausstattung der Prüfvorrichtungen mit einer großen Zahl präziser Gleichstromeinheiten, sofern überhaupt möglich, hohe Kosten verursacht und sich aus der Prüfung von herkömmlichen, nicht abgleichbaren DRAMs keine Notwendigkeit zum Vorsehen einer großen Zahl von Gleichstromeinheiten ergibt, ist deren Zahl in der Regel in der Relation zu sonstigen Systemresourcen der Prüfvorrichtung begrenzt.

Ein weiterer Nachteil ist der Zeitbedarf für die Auswertung von Mess- und Abgleichdaten, da die für digital arbeitende Halbleitereinrichtungen konzipierten Prüfvorrichtungen meist nur über begrenzte, weil teure Resourcen zur Bestimmung, Auswertung und Berechnung von analogen Messgrößen verfügen.

An den Prüfvorrichtungen sind ferner Prüfprogramme vorzubereiten, zu implementieren und laufend den Produktlinien anzupassen.

Da üblicherweise die Kontaktierung der abgzugleichenden Halbleitereinrichtungen mit Hilfe von Kontaktnadeln erfolgt, geht weiterhin ein Übergangswiderstand zwischen der Kontaktnadel und einer Kontaktfläche der Halbleitereinrichtung in die Messung der Messspannung mit ein und verfälscht gegebenenfalls signifikant den Abgleich.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zum Abgleich von Schnittstelleneinrichtungen wie Ausgangstreibern und Terminierungen in Halbleitereinrichtungen eines neuen, abgleichbaren Typs zur Verfügung zu stellen, das an für funktionell vergleichbare Halbleitereinrichtungen eines herkömmlichen, nicht abgleichbaren Typs konzipierten Prüfvorrichtungen einen gegenüber einen Durchsatz von Halbleitereinrichtungen herkömmlichen Typs im Wesentlichen gleichen Durchsatz von Halbleitereinrichtungen des abgleichbaren Typs mit hoher Präzision ermöglicht. Ferner umfasst die Aufgabe der Erfindung eine Halbleitereinrichtung, die das erfindungsgemäße Verfahren unterstützt.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst. Eine die Aufgabe lösende Halbleitereinrichtung weist die kennzeichnenden Merkmale des Patentanspruchs 14 auf.

Das erfindungsgemäße Verfahren zum Abgleich von jeweils steuerbare Stellglieder aufweisenden Schnittstelleneinrichtungen von Halbleitereinrichtungen mittels einer mindestens eine Stromquelle aufweisenden Prüfvorrichtung umfasst also die folgende Schritte:

1) Verbinden einer in der Prüfvorrichtung vorgesehenen Stromquelle mit einem mit einer der Schnittstelleneinrichtungen verbundenen Schnittstellenanschluss der Halbleitereinrichtung,
2) Steuern eines von der Stromquelle erzeugten Messstroms und Setzen des der Schnittstelleneinrichtung zugeordneten Stellglieds auf einen Ausgangswert,
3) Erfassen einer durch den Messstrom in der Schnittstelleneinrichtung erzeugten Messspannung mittels einer in der Halbleitereinrichtung vorgesehenen Abgleicheinheit,
4) Vergleich der Messspannung mit einer Sollspannung mittels der Abgleicheinheit und
5) Setzen des Stellglieds in Abhängigkeit einer Differenz zwischen der Messspannung und der Sollspannung auf einen Abgleichwert, bei dem die Messspannung in Übereinstimmung mit der Sollspannung ist und
6) Erfassen des Abgleichwerts des Stellglieds.

Erfindungsgemäß wird dabei die Abgleicheinheit innerhalb der Halbleitereinrichtung vorgesehen. Dadurch erübrigt es sich, pro abzugleichender Halbleitereinrichtung neuen Typs zwei Gleichspannungseinheiten innerhalb der Prüfvorrichtung zur Verfügung zu stellen. Da die Prüfparallelität, also eine An zahl gleichzeitig prüf- und abgleichbarer Halbleitereinrichtungen an einer für Halbleitereinrichtungen eines vergleichbaren herkömmlichen, nicht oder auf andere Weise abgleichbaren Typs konzipierten Prüfvorrichtung, durch die Anzahl der verfügbaren Gleichspannungseinheiten beschränkt wird, wird die Prüfparallelität durch das erfindungsgemäße Verfahren verdoppelt. Eine weitere Erhöhung eines Durchsatzes an der Prüfvorrichtung ergibt sich daraus, dass in der Prüfvorrichtung in wesentlich reduziertem Maße analoge Messdaten auszuwerten und in deren Abhängigkeit Steuerungen auszulösen sind.

Ferner erübrigt es sich durch das erfindungsgemäße Verfahren, der Prüfvorrichtung und der Halbleitereinrichtung angepasste Prüfprogramme vorzubereiten, zu implementieren und laufend den Produktlinien anzupassen. Das Erstellen und die Pflege von Prüfprogrammen bestimmen einen wesentlichen Teil der Prüffeldkosten.

Schließlich lassen sich mit dem erfindungsgemäßen Verfahren Messpunkte für eine Spannungsmessung in besonders vorteilhafter Weise unmittelbar an der Schnittstelleneinrichtung vorsehen. Messfehler begründenden Spannungsabfällen in Zuleitungen und an Kontakteinrichtungen wird somit vorgebeugt.

Erfindungsgemäß wird ferner vorgesehen, den Abgleichwert des Stellglieds nichtflüchtig in der Halbleitereinrichtung abzuspeichern. Damit ist es möglich, die Halbleitereinrichtung in einem Prüffeld vor dem Einsatz in einem Zielsystem abzugleichen.

Üblicherweise sind in abgleichbaren Halbleitereinrichtungen Abgleichregister vorgesehen. Im Falle von DDRII-DRAMs handelt es sich dabei um das EMRS (extended mode register set). Die Stellglieder der Schnittstelleneinrichtungen sind mit dem Ab gleichregister verbunden und lassen sich in Abhängigkeit des im Abgleichregister abgelegten Wertes programmieren. Nach jeder Inbetriebnahme des DDRII-DRAMs wird das Abgleichregister erfindungsgemäß mit dem nichtflüchtig gespeicherten Abgleichwert geladen.

Zum Abgleich wird typischerweise ein Widerstandswert einer Halbleiterstrecke ausgehend von einem niedrigen Ausgangswert stufenweise solange erhöht, bis durch die Abgleicheinheit ein Vorzeichenwechsel einer Differenz zwischen der Messspannung und der Sollspannung registriert wird.

Nach einem weiteren vorteilhaften Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird der Abgleichwert direkt aus der Differenz zwischen der Messspannung und der Sollspannung ermittelt, wodurch die für einen Abgleich benötigte Zeit weiter reduziert wird.

Bevorzugt sieht es das erfindungsgemäße Verfahren vor, die Halbleitereinrichtungen auf Waferebene zu prüfen. Neben den üblichen Vorteilen eines Tests auf Waferebene, etwa dem frühzeitigen Erkennen von fehlerhaften Halbleitereinrichtungen vor weiteren kostenintensiven Fertigungsschritten, etwa dem Einhäusen, ist es dann möglich, mindestens Teile der Abgleicheinheit Platz sparend im Verschnittbereich (Kerf) des Wafers vorzusehen. Die Schnittstellenanschlüsse der Halbleitereinrichtungen werden dann auf einer Oberfläche des Wafers angeordnet und in Form von Kontaktflächen ausgebildet.

Das Verbinden der Prüfvorrichtung mit der Halbleitereinrichtung erfolgt in der Regel mittels in einer Nadelbetteinrichtung vorgesehenen Kontaktnadeln, die auf die den Schnittstellenanschlüssen zugeordneten Kontaktflächen gedrückt werden. Da bei herkömmlichen Verfahren zur Spannungsmessung eine Gleichstromeinheit der Prüfvorrichtung herangezogen wird, erscheinen sich durch das Anpressen der Kontaktnadeln auf die Kontaktflächen der Schnittstellenanschlüsse ergebende Übergangs- oder Kontaktwiderstände in Serie zur eigentlichen Messspannung geschaltet.

Der Kontaktwiderstand pro Übergang Kontaktnadel/Kontaktfläche schwankt in einem Bereich von 0 bis 10 Ohm. Der Widerstand über die Schnittstelleneinrichtung erreicht im abgeglichenen Zustand Werte von 18 Ohm für Ausgangstreibereinrichtungen. Ein Messfehler beträgt also bis zu 55%. Dazu schwankt der Kontaktwiderstand im angegebenen Bereich, so dass sich der Messfehler auch nicht in einfacher Weise herausrechnen lässt. Beim erfindungsgemäßen Verfahren tritt dieses Problem nicht auf, da die Messpunkte in unmittelbarer Nähe der Schnittstelleneinrichtung in der Halbleitereinrichtung selbst vorgesehen werden und die Messung ebenfalls in der Halbleitereinrichtung erfolgt.

Nach einer ersten Ausführungsform des erfindungsgemäßen Verfahrens wird zum Setzen oder Programmieren des Stellglieds im Zuge des Abgleichs das Abgleichregister von der Abgleicheinheit gesetzt, wodurch eine weitere Entlastung der Prüfvorrichtung erzielt wird.

Nach einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird im Zuge des Abgleichs das Abgleichregister durch die Prüfvorrichtung gesetzt, wobei das Messergebnis in einem ersten Schritt zur Prüfvorrichtung übertragen und in einem zweiten Schritt das Abgleichregister in Abhängigkeit des übertragenen Messergebnisses durch die Prüfvorrichtung beschrieben wird.

Neben der Vorgabe eines Ladewertes für das Abgleichregister kann der Abgleichwert dem Stellglied etwa durch Laserfuse- oder E-Fuseeinrichtungen direkt eingeprägt werden. So wird der Abgleichwert des Stellglieds bevorzugt über einen Monitorausgang zur Prüfvorrichtung übertragen und von der Prüfvorrichtung dem Stellglied mittels Laser- oder E-Fuseeinrichtungen nichtflüchtig eingeprägt.

Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird der Abgleichwert des Stellglieds seitens der Abgleicheinheit einem Laderegister des Abgleichregisters nichtflüchtig eingeprägt. Dabei ist das Laderegister im einfachsten Fall eine Gruppe von Laser- oder E-Fuseeinrichtungen.

Sind die Halbleitereinrichtungen DRRMs mit DDRII-Schnittstelle, so eignen sich insbesondere deren Ausgangstreibereinrichtungen und Terminierungen als abgleichbare Schnittstelleneinrichtungen im Sinne der Erfindung. Die Ausgangstreiber sind in der Regel ebenso wie die Terminierungen niederohmig vorzusehen, also im Bereich unter 100 Ohm. Gerade niederohmige Widerstände sind aber mit den in der Halbleiterprozesstechnologie üblichen Mitteln und Prozessen nur ungenau in Halbleitereinrichtungen zu realisieren. Da aber in herkömmlichen Verfahren niederohmige Übergangswiderstände in der Größenordnung der abzugleichenden Größe auftreten, ist bei dieser Anwendung das erfindungsgemäße Verfahren besonders vorteilhaft.

In besonders bevorzugter Weise wird zum Abgleich als Stromquelle ein zum Treiben von digitalen Signalen vorgesehener Ausgangstreiber der Prüfvorrichtung vorgesehen und strombegrenzt betrieben. Der Messstrom ergibt sich dann aus dem Wert der Strombegrenzung. Da dann für den Abgleich, von einer Spannungsversorgung der Halbleitereinrichtungen abgesehen, in der Prüfvorrichtung keine Gleichstromeinheit mehr notwendig ist, fällt die Anzahl der Gleichstromeinheiten als die Prüfparallelität und damit den Prüfdurchsatz begrenzender Faktor. Gegenüber einer Prüfung von Halbleitereinrichtungen eines herkömmlichen Typs ergibt sich auch für Halbleitereinrichtung des neuen, abgleichbaren Typs ein im Wesentlichen gleicher Durchsatz an für die Prüfung von Halbleitereinrichtungen des herkömmlichen Typs konzipierten Prüfvorrichtungen.

Das erfindungsgemäße Verfahren setzt voraus, dass eine Halbleitereinrichtung zur Verfügung gestellt wird, die mindestens eine ein steuerbares Stellglied aufweisende Schnittstelleneinrichtung und ein mit dem Stellglied verbundenes Abgleichregister umfasst. Zusätzlich weist eine erfindungsgemäße Halbleitereinrichtung eine Abgleicheinheit auf, die mit der Schnittstelleneinrichtung und dem Abgleichregister verbunden ist und das Abgleichregister in Abhängigkeit von einer an der Schnittstelleneinrichtung erfassten Messgröße beschreibt.

Bevorzugt weist die erfindungsgemäße Halbleitereinrichtung einen Monitorausgang auf. Über den Monitorausgang wird eine Messgröße, etwa in digitaler Form oder über einen Datenbus der Halbleitereinrichtung und/oder ein von der Abgleicheinheit ermittelter Abgleichwert des Stellglieds an eine Prüfvorrichtung übertragen.

Die Abgleicheinheit weist ferner eine Spannungsreferenz und einen Spannungsteiler zur Erzeugung einer Sollspannung auf. Da das Verhältnis des Spannungsteilers über mit in der Halbleiterprozesstechnologie üblichen Mitteln und Prozessen relativ einfach zu kontrollierende Abmessungen eingestellt wird, erübrigt sich ein zusätzlicher Abgleich für die interne Spannungsreferenzschaltung.

Ferner weist die Abgleicheinheit eine die Sollspannung mit einer in der Schnittstelleneinrichtung erzeugten Messspannung vergleichende Komparatoreinheit und eine zum Beschreiben des Abgleichregisters in Abhängigkeit eines Ausgangssignals der Komparatoreinheit geeignete Logikeinheit auf.

Mittels einer nichtflüchtigen und in Abhängigkeit eines Abgleichwertes programmierbaren Speichereinheit ist der Abgleichvorgang vollständig von der auf der Halbleitereinrichtung angeordneten Abgleicheinheit und ohne weitere Steuerung von Seiten der Prüfvorrichtung steuerbar.

Dabei ist nach einer ersten Ausführungsform der erfindungsgemäßen Halbleitereinrichtung die Speichereinheit zur unmittelbaren Steuerung des Stellglieds geeignet.

Nach einer alternativen Ausführungsform der erfindungsgemäßen Halbleitereinrichtung ist die Speichereinheit zum Laden des Abgleichregisters geeignet. In diesem Fall wird das Abgleichregister bei jeder Inbetriebnahme mit dem in der Speichereinheit abgelegten Wert geladen und steuert darauf auf herkömmliche Weise das zugeordnete Stellglied.

Nachfolgend wird die erfindungsgemäße Halbleitereinrichtung und das erfindungsgemäße Verfahren anhand von Figuren erläutert. Dabei werden für einander entsprechende Komponenten und Bauteile gleiche Bezugszeichen verwendet. Es zeigen:

1 Eine schematische Darstellung einer Anordnung für ein herkömmliches Verfahren zum Abgleich von Schnittstelleneinrichtungen in einer Halbleitereinrichtung,

2 ein Detail aus der 1,

3 eine schematische Darstellung einer Anordnung für das erfindungsgemäße Verfahren zum Abgleich von Schnittstelleneinrichtungen in einer erfindungsgemäßen Halbleitereinrichtung und

4 ein Detail aus der 3.

Die 1 zeigt zur Erläuterung eines herkömmlichen Verfahrens zum Abgleich von Schnittstelleneinrichtungen 10 relevante Komponenten einer abgleichbaren Halbleitereinrichtung 1 sowie einer Prüfvorrichtung 2. Die Halbleitereinrichtung 1 weist Versorgungsanschlüsse 31, 33 sowie Schnittstellenanschlüsse 32 auf, von denen zur Vereinfachung nur die Versorgungsanschlüsse 31 und 33 zur Einspeisung von Potentialen Vddq und Vssq und der Schnittstellenanschluss 32 einer Treibervorrichtung eines DDRII-DRAMs dargestellt sind.
Die Treibervorrichtung umfasst vier Schnittstelleneinrichtungen 10a–10d. Zwei der Schnittstelleneinrichtungen sind Ausgangstreibereinrichtungen 10a, 10b. Die zwei weiteren Schnittstelleneinrichtungen sind Terminierungseinrichtungen 10c, 10d. Die Ausgangstreibereinrichtungen 10a, 10b setzen sich jeweils in vereinfachter Betrachtung vereinfacht aus einem idealen MOS-Transistor 11a, 11b und einem Stellglied 12a, 12b für eine Ausgangsimpedanz der Ausgangstreibereinrichtung 10a, 10b zusammen. Die Terminierungseinrichtungen 10c, 10d umfassen jeweils eine ideale steuerbare Schalteinrichtung 15a, 15b und einen abgleichbaren und als Stellglied ausgebildeten Terminierungswiderstand 17a, 17b. Ferner weist die Halbleitereinrichtung 1 ein oder einen Satz von Abgleichregistern 14 auf, die jeweils über Stellpfade 13a, 13b, 16a, 16b mit den Stellgliedern 12a, 12b, 17a, 17b der jeweils kor respondierenden Schnittstelleneinrichtungen 10a–10d verbunden sind.
Die Prüfvorrichtung 2 weist neben einer Gleichspannungsquelle 22 eine Stromquelle 21 und ein Spannungsmessgerät 23 auf, die jeweils über einen Steuerpfad 25 bzw. über einen Datenpfad 26 mit einer Teststeuereinheit 24 der Prüfvorrichtung 2 verbunden sind.
Zum Abgleich der Schnittstelleneinrichtungen 10a–10d werden die Gleichspannungsquelle 22, die Stromquelle 21 und das Spannungsmessgerät 23 über die Versorgungsanschlüsse 31, 33 und den Schnittstellenanschluss 32 mit der Halbleitereinrichtung 1 verbunden.
Die Stellglieder 12, 17 der Halbleitereinrichtung 1 werden entsprechend einem Anfangswert gesetzt und eine der Schnittstelleneinrichtungen 10a–10d durchgeschaltet. Über die Stromquelle 21 wird am Schnittstellenanschluss 32 ein Messstrom I_M bekannter Stärke eingeprägt. Eine sich zwischen dem Schnittstellenanschluss 32 und einem der Versorgungsanschlüsse 31, 33 ergebende Messspannung U_M wird mittels dem Spannungsmessgerät 23 gemessen und zur Teststeuereinheit 24 übertragen.
Weicht die ermittelte Messspannung U_M zu stark von einem Sollwert U_S ab, so zählt die Teststeuerlogik 24 über einen Steuerpfad 34 den Wert eines korrespondierenden Abgleichregisters 14 stufenweise hoch. Entsprechend dem Wert des Abgleichregisters 14 werden die Stellglieder 12, 17 verändert, indem etwa eine Impedanz stufenweise erhöht wird. Wird für die Messspannung U_M ein zulässiger Wert registriert, so wird der aktuelle, im korrespondierenden Abgleichregister 14 abgelegte Abgleichwert der Stellglieder 12, 17 erfasst. Anhand des Abgleichwerts wird von der Prüfvorrichtung 2 auf bekannte Weise im Weiteren eine nichtflüchtige Speichereinheit 59 in der Halbleitereinrichtung 1 programmiert.
In der 2 ist ein Detail der 1 dargestellt. Die Prüfvorrichtung 2 wird üblicherweise mittels Kontaktnadeln 20, die auf als Kontaktflächen ausgebildete Versorgungs- und Schnittstellenanschlüsse 31–33 der Halbleitereinrichtung 1 gepresst werden, mit der Halbleitereinrichtung 1 verbunden. An den Übergängen zwischen den Kontaktnadeln 20 und den Versorgungs- und Schnittstellenanschlüssen 31–33 wirken Übergangswiderstände 27 von bis zu mehreren Ohm. Bei einer Spannungsmessung mit dem Spannungsmessgerät 23 addiert sich der Spannungsabfall über die Übergangswiderstände zu dem Spannungsabfall über die abzugleichende Impedanz der Schnittstelleneinrichtung 10, so dass die Impedanz mit bis zu einem Fehler von 55% fehlerhaft abgeglichen wird. Demgegenüber erfordern gegenwärtige Spezifikationen für DDRII-DRAMs einen Abgleich auf etwa ± 16%.
In der 3 ist eine Anordnung für das erfindungsgemäße Verfahren zum Abgleich von Schnittstelleneinrichtungen 10 in einer erfindungsgemäßen Halbleitereinrichtung 1 schematisch dargestellt. Die erfindungsgemäße Halbleitereinrichtung 1 weist dabei im Unterschied zu der in der 1 dargestellten herkömmlichen Halbleitereinrichtung 1 eine Abgleicheinheit 5 auf. Die Abgleicheinheit 5 ist mit jeder abzugleichenden Treibereinrichtung der Halbleitereinrichtung 1 schaltbar verbunden. Um die Übersichtlichkeit der Darstellung zu wahren, ist lediglich die Verbindung der Abgleicheinheit 5 zu einer der Treibereinrichtungen gezeigt. Nach einer alternativen Lösung wird jeder abzugleichenden Treibereinrichtung eine Abgleicheinheit 5 zugeordnet.
Die Abgleicheinheit 5 ist innerhalb der Halbleitereinrichtung 1 mit den Schnittstelleneinrichtungen 10a–10d der Treibereinrichtung verbunden. Über Registerpfade 52a, 52b ist ein jeweils korrespondierendes Abgleichregister 14 durch die Abgleicheinheit 5 steuerbar. Fakultativ ist die Abgleicheinheit 5 über einen Monitorausgang 51 mit der Teststeuereinheit 24 der Prüfvorrichtung 2 und die Prüfvorrichtung 2 über den Steuerpfad 34 mit dem korrespondierenden Abgleichregister 14 verbunden.
Der Abgleich einer der Schnittstelleneinrichtungen 10a–10d erfolgt nun, indem in Abhängigkeit der Messspannung U_M der Wert des korrespondierenden Abgleichregisters 14 ausgehend von einem niedrigen Anfangswert über den Registerpfad 52a solange erhöht wird, bis eine tolerierbare Abweichung der Messspannung U_M von einer Sollspannung U_S detektiert wird. Der zu dieser Messspannung U_M erforderliche Registerwert des Abgleichregisters 14 wird von der Abgleicheinheit 5 in einer nichtflüchtigen Speichereinheit 59 abgelegt, etwa über eine Softsettingeinrichtung in Verbindung mit elektronischen Sicherungen (Fuses) oder über EEPROM (electrically erasable programmable read only memory)-Zellen.
Der Abgleich einer der Schnittstelleneinrichtungen 10a–10d ist damit abgeschlossen. Bei jeder folgenden Inbetriebnahme der Halbleitereinrichtung 1 in einem Zielsystem wird der in der nichtflüchtigen Speichereinheit 59 abgelegte Abgleichwert in das jeweils korrespondierende Abgleichregister 14 geladen, das entsprechend die Stellglieder 12, 17 der zugeordneten Schnittstelleneinrichtungen 10a–10d setzt.
Alternativ ist es auch möglich, den Abgleichwert in einem ersten Schritt über den Monitorausgang 51 oder über ein Datenbussystem der Halbleitereinrichtung 1 zur Teststeuerein heit 24 der Prüfvorrichtung 2 zu übertragen. In einem zweiten Schritt wird das Programmieren der nichtflüchtigen Speichereinheit 59, etwa von E-Fuses, über einen Programmierpfad 35 gesteuert. Nach einer weiteren Alternative erfolgt ein Setzen bzw. Löschen von Laser-Fuses per Laserstrahl mittels einer externen Programmiervorrichtung.
In der 4 sind wesentliche Komponenten der Abgleicheinheit 5 dargestellt. Mit einer internen Spannungsreferenzeinheit 54, etwa einer Bandgap-Referenz, und einem nachgeschalteten Spannungsteiler 55a, 55b wird eine Sollspannung U_S erzeugt. Da ein Verhältnis der beiden Widerstandswerte des Spannungsteilers 55a, 55b über die in der Halbleiterprozesstechnologie üblichen Prozesse und Mittel gut kontrollierbaren Abmessungen eingestellt wird, erübrigt sich ein Abgleich des Spannungsteilers 55a, 55b. Als Spannungsreferenzeinheit 54 kann auch eine solche herangezogen werden, die aus anderen Gründen bereits in der Halbleitereinrichtung 1 vorgesehen ist. An der Komparatoreinheit 56 wird die Messspannung U_M mit der Sollspannung U_S verglichen. In Abhängigkeit eines Ausgangssignals der Komparatoreinheit wird entweder ein Registerwert in einer Zählereinheit 58 erhöht und über den Registerpfad 52 in eines der Abgleichregister 14 eingeschrieben oder der augenblickliche und mit dem Wert des jeweils zugeordneten Abgleichregisters 14 korrespondierende Registerwert der Zählereinheit 58 in die nichtflüchtige Speichereinheit 59 geschrieben.
Bei jeder folgenden Inbetriebnahme der Halbleitereinrichtung 1 werden die Abgleichregister 14 jeweils mit den korrespondierenden und in der nichtflüchtigen Speichereinheit 59 abgelegten Abgleichwerten geladen und die Stellglieder 12, 17 gemäß den zugeordneten Abgleichwerten gesetzt.

1: Halbleitereinrichtung
10: Schnittstelleneinrichtung
10a, 10b: Ausgangstreibereinrichtung
10c, 10d: Terminierungseinrichtung
11a, 11b: MOS-Transistor
12a, 12b: Stellglied
13a, 13b: Stellpfad
14: Abgleichregister (EMRS)
15a, 15b: Schalteinrichtung
16a, 16b: Stellpfad
17a, 17b: Terminierungseinrichtung mit Stellglied
2: Prüfvorrichtung
20: Kontaktnadel
21: Stromquelle
22: Versorgungsspannungsquelle
23: Spannungsmessgerät
24: Teststeuereinheit
25: Steuerpfad
26: Datenpfad
27: Übergangswiderstand
31: Versorgungsanschluss
32: Schnittstellenanschluss (DQ)
33: Versorgungsanschluss
34: Steuerpfad
35: Programmierpfad
5: Abgleicheinheit
51: Monitorpfad
52a, 52b: Registerpfad
54: Spannungsreferenzeinheit
55a, 55b: Spannungsteiler
56: Komparatoreinheit
57: Logikeinheit
58: Zählereinheit
59: Programmiereinheit
I_M: Messstrom
U_M: Messspannung
U_S: Sollspannung

Claims

Verfahren zum Abgleich von jeweils steuerbare Stellglieder (12, 17) aufweisenden Schnittstelleneinrichtungen (10) von Halbleitereinrichtungen (1) mittels einer mindestens eine Stromquelle (21) aufweisenden Prüfvorrichtung (2), umfassend die Schritte: 1) Verbinden einer in der Prüfvorrichtung (2) vorgesehenen Stromquelle (21) mit einem mit einer der Schnittstelleneinrichtungen (10) verbundenen Schnittstellenanschluss (32) der Halbleitereinrichtung (1), 2) Steuern eines von der Stromquelle (21) erzeugten Messstroms (I_M) und Setzen des der Schnittstelleneinrichtung (10) zugeordneten Stellglieds (12, 17) auf einen Ausgangswert, 3) Erfassen einer durch den Messstrom (I_M) in der Schnittstelleneinrichtung (10) erzeugten Messspannung (U_M) mittels einer innerhalb der Halbleitereinrichtung (1) vorgesehenen Abgleicheinheit (5), 4) Vergleich der Messspannung (U_M) mit einer Sollspannung (U_S) mittels der Abgleicheinheit (5) und 5) Setzen des Stellglieds (12, 17) in Abhängigkeit einer Differenz zwischen der Messspannung (U_M) und der Sollspannung (U_S) auf einen Abgleichwert, bei dem die Messspannung (U_M) in Übereinstimmung mit der Sollspannung (U_S) ist und 6) Erfassen des Abgleichwerts des Stellglieds (12, 17).
Verfahren nach Anspruch 1, bei dem der Abgleichwert des Stellglieds (12, 17) nichtflüchtig in der Halbleitereinrichtung (1) gespeichert wird.
Verfahren nach Anspruch 2, bei dem bei jeder Inbetriebnahme der Halbleitereinrichtung (1) der nichtflüchtig gespeicherte Abgleichwert in ein die Stell glieder (12, 17) steuerndes Abgleichregister (14) gelesen wird.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Setzen des Stellglieds (12, 17) ausgehend vom Anfangswert stufenweise unidirektional solange erfolgt, bis durch die Abgleicheinheit (5) ein Vorzeichenwechsel einer Differenz zwischen der Messspannung (U_M) und der Sollspannung (U_S) registriert wird.
Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Verbinden der Prüfvorrichtung (2) mit der Halbleitereinrichtung (1) mittels Kontaktnadeln (20) ausgeführt wird, die auf den Schnittstellenanschlüssen (32) zugeordnete Kontaktflächen gedrückt werden.
Verfahren nach einem der Ansprüche 2 bis 5, bei dem zum Setzen des Stellglieds (12, 17) im Zuge des Abgleichs das Abgleichregister (14) von der Abgleicheinheit (5) gesetzt wird.
Verfahren nach einem der Ansprüche 2 bis 5, bei dem ein Ergebnis des Vergleichs zwischen der Messspannung (U_M) und der Sollspannung (U_S) über einen Monitorausgang (51) zur Prüfvorrichtung (2) übertragen wird und zum Setzen des Stellglieds (12, 17) im Zuge des Abgleichs das Abgleichregister (14) von der Prüfvorrichtung (2) beschrieben wird.
Verfahren nach einem der Ansprüche 2 bis 7, bei dem der Abgleichwert des Stellglieds (12, 17) zur Prüfvorrichtung (2) übertragen wird und mittels der Prüfvorrichtung (2) oder einer weiteren Programmiervorrichtung dem Stellglied (12, 17) nichtflüchtig eingeprägt wird.
Verfahren nach einem der Ansprüche 2 bis 7, bei dem der Abgleichwert des Stellglieds (12, 17) seitens der Abgleicheinheit (5) einem Laderegister des Abgleichregisters (14) nichtflüchtig eingeprägt wird.
Verfahren nach einem der Ansprüche 1 bis 9, bei dem als Stromquelle (21) jeweils ein zum Treiben von digitalen Signalen vorgesehener Ausgangstreiber der Prüfvorrichtung (2) vorgesehen und strombegrenzt betrieben wird.
Halbleitereinrichtung (1) zur Verwendung in dem Verfahren nach einem der Ansprüche 1 bis 10 mit – mindestens einer ein steuerbares Stellglied (12, 17) aufweisenden Schnittstelleneinrichtung (10) und – einem mit dem Stellglied (12, 17) verbundenen Abgleichregister (14), gekennzeichnet durch eine mit der Schnittstelleneinrichtung (10) und dem Abgleichregister (14) verbundene und das Abgleichregister (14) in Abhängigkeit von einer an der Schnittstelleneinrichtung (10) erfassten Messgröße beschreibende Abgleicheinheit (5).
Halbleitereinrichtung nach Anspruch 11, gekennzeichnet durch einen zum Übertragen einer Messgröße und/oder eines von der Abgleicheinheit (5) ermittelten Abgleichwerts des Stellglieds (12, 17) an eine Prüfvorrichtung (2) geeigneten Monitorausgang (51).
Halbleitereinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Abgleicheinheit (5) eine Spannungsreferenz (54) und einen Spannungsteiler (55a, 55b) zur Erzeugung einer Sollspannung (U_S) aufweist.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Abgleicheinheit (5) eine die Sollspannung (U_S) mit einer in der Schnittstelleneinrichtung (10) erzeugten Messspannung (U_M) vergleichende Komparatoreinheit (56) und eine zum Beschreiben des Abgleichregisters (14) in Abhängigkeit eines Ausgangssignals der Komparatoreinheit (56) geeignete Logikeinheit (57) aufweist.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Abgleicheinheit (5) eine nichtflüchtige und in Abhängigkeit eines Abgleichwertes programmierbare Speichereinheit (59) aufweist.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Speichereinheit (59) zur unmittelbaren Steuerung des Stellglieds (12, 17) geeignet ist.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Speichereinheit (59) zum Laden des Abgleichregisters (14) geeignet ist.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass die Halbleitereinrichtungen (1) zu einer Mehrzahl in einem Wafer vorgesehen und die Schnittstellenanschlüsse (32) der Halbleitereinrichtungen (1) auf einer Oberfläche des Wa fers angeordnet und in Form von Kontaktflächen ausgebildet sind.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass als Halbleitereinrichtungen (1) DRAMs mit DDRII-Schnittstelle vorgesehen sind.
Halbleitereinrichtung nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, dass als Schnittstelleneinrichtungen (10) Ausgangstreibereinrichtungen (10a, 10b) und/oder Terminierungen (10c, 10d) von Halbleitereinrichtungen (1) vorgesehen sind.