DE10258199A1 - Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung - Google Patents

Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung Download PDF

Info

Publication number
DE10258199A1
DE10258199A1 DE10258199A DE10258199A DE10258199A1 DE 10258199 A1 DE10258199 A1 DE 10258199A1 DE 10258199 A DE10258199 A DE 10258199A DE 10258199 A DE10258199 A DE 10258199A DE 10258199 A1 DE10258199 A1 DE 10258199A1
Authority
DE
Germany
Prior art keywords
circuit
connection pads
components
receiving
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10258199A
Other languages
English (en)
Other versions
DE10258199B4 (de
Inventor
Christian Stocken
Manfred Pröll
Manfred Dobler
Gerald Resch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10258199A priority Critical patent/DE10258199B4/de
Priority to US10/732,402 priority patent/US7251772B2/en
Publication of DE10258199A1 publication Critical patent/DE10258199A1/de
Application granted granted Critical
Publication of DE10258199B4 publication Critical patent/DE10258199B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

Die Erfindung betrifft eine Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen (11 bid 18), die auf einem Trägersubstrat (1) angeordnet sind. Eine Empfangsschaltung (2, 3) zum Empfang eines Steuersignals (ADR, CLK) ist eingangsseitig mit einem der Anschlußpads (5) gekoppelt und ausgangsseitig mit jedem der Schaltungsbauelemente (11 bis 18) verbunden. Eine von einem Testmodussignal (TM1, TM2) gesteuerte Überbrückungsschaltung (20, 30, 201, 202) dient zur elektrischen Überbrückung der Empfangsschaltung (2, 3). In einem Verfahren zum Test wird eine Anzahl von Anschlußpads (5) auf ein erstes Potential (GND) und wenigstens eines der Anschlußpads (5) auf ein demgegenüber unterschiedliches, zweites Potential (VDD) gelegt. Die Überbrückungsschaltung (20, 201, 202) wird aktiviert und mittels einer Testanordnung (6) eine Strommessung (I) an dem wenigstens einen der Anschlußpads (5) durchgeführt. Damit ist eine meßtechnische Untersuchung hinsichtlich Leckströme von Verbindungen zwischen eingangsseitigen Empfangsschaltungen und den Schaltungsbauelementen möglich.

Description

  • Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen, die auf einem Trägersubstrat mit Anschlußpads zum Austausch von Steuersignalen und Datensignalen angeordnet sind. Weiterhin betrifft die vorliegende Erfindung ein Verfahren zum Test einer derartigen Schaltungsanordnung.
  • Zur Anwendung beispielsweise in Computersystemen ist es bekannt, eine Anzahl von Schaltungsbauelementen etwa in Form von Speicherbauelementen wie DRAMs (Dynamic Random Access Memories) auf einem gemeinsamen Trägersubstrat anzuordnen. Derartige Speicheranordnungen sind insbesondere als sogenannte DIMM (Registered bzw. Buffered Dual Inline Memory Module) bekannt. Diese sind typischerweise mit 16 oder 18 Speicherbausteinen bestückt, die bei Ausführung als sogenannte SDRAMs oder DDR DRAMs taktgesteuert sind.
  • Ein typisches Dual Inline Memory Module (DIMM) ist neben den Speicherkomponenten insbesondere mit Registerschaltungen, Pufferschaltungen und Synchronisationsschaltungen wie sogenannten PLL-Schaltungen bestückt. Solche Schaltungen sind allen Speicherbauelementen auf dem Modul gemeinsam zugeordnet und dienen insbesondere zur Verstärkung von Adreßsignalen, Kommandosignalen bzw. Taktsignalen, die in das Modul zur Steuerung des Betriebs der Speicherbauelemente beispielsweise von einem externen Controller eingespeist werden. Registerschaltungen und Pufferschaltungen dienen insbesondere zum Empfang und zur Verstärkung von Adreßsignalen oder Kommandosignalen. Eine PLL-Schaltung (Phase Locked Loop) empfängt ein von extern eingespeistes Taktsignal und erzeugt an ihrem Ausgang ein entsprechendes phasenverschobenes Taktsignal, das zur Steuerung von taktgesteuerten Speicherbauelementen des DIMMs dient.
  • Im Herstellungsprozeß von solchen Modulanordnungen ist es üblich, daß diese während oder nach dem Herstellungsprozeß zur Qualitätskontrolle einem Test unterzogen werden. Hier wird neben der allgemeinen Funktionsfähigkeit des Moduls auch untersucht, ob Leckströme oder Kurzschlußströme an einzelnen Verbindungsleitungen oder Anschlußpins auftreten, beispielsweise verursacht durch Kurzschlüsse zwischen Leitungen bzw. zwischen zwei Anschlußpins. Hierbei besteht jedoch das Problem, daß durch die den Speicherbauelementen vorgeschalteten Registerschaltungen, Pufferschaltungen oder PLL-Schaltungen dies für die Steuersignale führenden Anschlußpins und Verbindungsleitungen nur begrenzt möglich ist. Insbesondere werden mit den genannten Empfangsschaltungen zum Empfang der jeweiligen Steuersignale die Verbindungsleitungen zwischen der jeweiligen Empfangsschaltung und den Speicherbauelementen auf dem Modul und die Eingangsleitungen der Empfangsschaltungen mit den jeweiligen Anschlußpins voneinander entkoppelt. Damit können die elektrischen Verbindungen zwischen den Empfangsschaltungen und den Speicherbauelementen, die die oben genannten Steuersignale führen, bisher in Hinsicht auf Leckströme (sogenannte Leakage-Ströme) und Kurzschlußströme nicht zufriedenstellend untersucht werden.
  • Vor diesem Hintergrund wurde bisher versucht, entsprechende Leakage-Tests zur Detektion von Leckströmen solcher elektrischer Verbindungen bzw. Anschlußpins mit Hilfe von Funktionstests durchzuführen, bei denen die Funktionsfähigkeit der einzelnen Speicherbauelemente getestet wird. Damit können jedoch einzelne Leckströme und Kurzschlüsse solcher elektrischer Verbindungen nur indirekt gemessen werden und auch nur solche Leckströme bzw. Kurzschlüsse detektiert werden, die die Funktionalität des Moduls bzw. der Speicherbauelemente beeinträchtigen. Leakage-Ströme, die die Funktionalität nicht beeinträchtigen, jedoch ein Zuverlässigkeitsproblem (zum Bei spiel Degradation über die Zeit) darstellen, konnten bisher nicht detektiert werden.
    •
  • Die Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die es ermöglicht, eine Modulanordnung von mehreren Schaltungsbauelementen auf einem Trägersubstrat hinsichtlich Leckströme und Kurzschlüsse von elektrischen Verbindungen zwischen einer eingangsseitigen Empfangsschaltung und den Schaltungsbauelementen zu untersuchen.
  • Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein entsprechendes Verfahren zum Test einer derartigen Schaltungsanordnung anzugeben.
  • Diese Aufgabe wird durch eine Schaltungsanordnung gemäß Patentanspruch 1 und durch ein Verfahren zum Test einer derartigen Schaltungsanordnung gemäß Patentanspruch 5 gelöst.
  • Die erfindungsgemäße Schaltungsanordnung umfaßt eine Anzahl von integrierten Schaltungsbauelementen, die auf einem Trägersubstrat mit Anschlußpads zum Austausch von Steuersignalen und Datensignalen angeordnet sind. Weiterhin ist wenigstens eine Empfangsschaltung zum Empfang eines der Steuersignale vorgesehen, die eingangsseitig mit einem der Anschlußpads gekoppelt ist und die ausgangsseitig mit jedem der Schaltungsbauelemente verbunden ist. Weiterhin ist eine von einem Testmodussignal gesteuerte Überbrückungsschaltung vorgesehen, mit der die Empfangsschaltung abhängig vom Zustand des Testmodussignals elektrisch überbrückt wird.
  • Mit der erfindungsgemäßen Schaltungsanordnung ist es vorteilhaft ermöglicht, eine Modulanordnung von mehreren Schaltungsbauelementen auf einem Trägersubstrat hinsichtlich Leckströme von elektrischen Verbindungen zwischen einer eingangsseitigen Empfangsschaltung und den Schaltungsbauelementen zu untersuchen. Mit Hilfe des Testmodulssignals kann ein Testmodus ein gestellt werden, in dem die Empfangsschaltung überbrückt wird und somit deren Eingänge und Ausgänge miteinander kurzgeschlossen werden. Damit wird die elektrische Entkopplung zwischen den Eingängen einer Empfangsschaltung und den elektrischen Verbindungen zwischen der Empfangsschaltung und den Schaltungsbauelementen (das heißt die Entkopplung von den Anschlußpads des Trägersubstrats bis hin zu den Schaltungsbauelementen) aufgehoben. Damit können die Leckströme und Kurzschlußströme der die Steuersignale führenden elektrischen Verbindungen zwischen der Empfangsschaltung und den Schaltungsbauelementen mit einem entsprechenden Test im Zuge der Qualitätsuntersuchung im Herstellungsprozeß meßtechnisch festgestellt werden, bevor das jeweilige Modul an den Kunden ausgeliefert wird.
  • In einem erfindungsgemäßen Verfahren zum Test einer derartigen Schaltungsanordnung werden eine Anzahl von Anschlußpads zum Austausch von Steuersignalen auf ein erstes Potential und wenigstens eines der Anschlußpads zum Austausch von Steuersignalen auf ein demgegenüber unterschiedliches, zweites Potential gelegt. Die Überbrückungsschaltung wird durch das Testmodussignal aktiviert und mittels einer Testanordnung eine Strommessung an dem wenigstens einen der Anschlußpads, das auf das zweite Potential gelegt wird, durchgeführt. Insbesondere werden anhand einer solchen Strommessung hochohmige und/oder niederohmige Widerstände zwischen ausgewählten Anschlußpads zum Austausch von Steuersignalen und elektrischen Leitungen bestimmt, die zwischen der Empfangsschaltung und den Schaltungsbauelementen angeordnet sind.
  • Die vorliegende Erfindung ist besonders vorteilhaft anwendbar bei einer DIMM-Modulanordnung, bei der die Schaltungsbauelemente als integrierte Speicherbauelemente ausgeführt sind. Die Erfindung ist jedoch im Prinzip auf beliebige Modulanordnungen mit mehreren darauf angeordneten integrierten Schaltungsbauelementen anwendbar, bei denen Steuersignale zur Steuerung eines Betriebs der Schaltungsbauelemente von An schlußpads des Moduls über Empfangsschaltungen an die Schaltungsbauelemente weitergeleitet werden.
  • Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
    •
  • Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele der vorliegenden Erfindung darstellen, näher erläutert.
  • Es zeigen:
  • 1 eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung mit mehreren Speicherbauelementen auf einem Trägersubstrat,
  • 2 eine detailliertere Darstellung einer Teilschaltung der Schaltungsanordnung gemäß 1.
  • In 1 ist eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung mit mehreren Speicherbauelementen dargestellt, die auf einem Trägersubstrat angeordnet sind. Hierbei zeigt die 1 eine typische Komponentenanordnung auf einem Dual Inline Memory Module (DIMM). Auf dem Trägersubstrat 1 sind Speicherbauelemente in Form von DRAMs 11 bis 18 angeordnet. Das Trägersubstrat 1 weist ein Anschlußfeld mit Anschlußpads 5 auf, die zum Austausch von Steuersignalen, insbesondere von Adreßsignalen, Kommandosignalen und Taktsignalen, und zum Austausch von Datensignalen dienen.
  • Zwischen die Speicherbauelemente 11 bis 18 und die Anschlußpads 5 sind eine Pufferschaltung 2 und eine Synchronisationsschaltung in Form einer PLL-Schaltung 3 geschaltet. Im vorliegenden Ausführungsbeispiel dient die Pufferschaltung 2 zum Empfang und zur Verstärkung von Adreßsignalen ADR1, ADR2, die am Ausgang der Pufferschaltung 2 über die Leitungen 4 an die Speicherbauelemente 11 bis 18 weitergeleitet werden. Die PLL- Schaltung 3 empfängt eingangsseitig ein externes Taktsignal CLK und erzeugt an ihrem Ausgang ein entsprechendes phasenverschobenes, internes Taktsignal CK, das zur Steuerung der Speicherbauelemente 11 bis 18 des DIMMs dient. Sowohl die Pufferschaltung 2 als auch die PLL-Schaltung 3 sind eingangsseitig mit jeweiligen Anschlußpads 5 gekoppelt und ausgangsseitig mit jedem der Speicherbauelemente 11 bis 18 verbunden. Wie in 1 außerdem angedeutet, werden über weitere Anschlußpads 5 Datensignale DQ zwischen dem Modul und beispielsweise einem externen Controller übertragen.
  • Die Pufferschaltung 2 und die PLL-Schaltung 3 weisen jeweils eine von einem Testmodussignal TM1, TM2 gesteuerte Überbrükkungsschaltung 20 bzw. 30 auf. Diese sind in 1 nur schematisch dargestellt. Sie dienen zur elektrischen Überbrückung der Pufferschaltung 2 und PLL-Schaltung 3, das heißt die jeweiligen Eingänge und Ausgänge der Pufferschaltung 2 und PLL-Schaltung 3 werden durch die Überbrückungsschaltung 20 bzw. 30 kurzgeschlossen. Hierbei werden die Überbrückungsschaltungen 20, 30 durch die Testmodussignale TM1, TM2 aktiviert.
  • Hierzu zeigt 2 eine detailliertere Darstellung einer entsprechenden Teilschaltung einer Schaltungsanordnung gemäß der Ausführungsform nach 1. In 2 ist eine Ausführungsform einer Pufferschaltung 2 gezeigt, an deren Eingängen die Adreßsignale ADR1 und ADR2 eingespeist werden. Diese Adreßsignale ADR1, ADR2 werden über Verstärkerschaltungen 21 und 22 an die Leitungen 4 weitergeleitet. Durch die Verstärkerschaltungen 21 und 22 werden die Leitungen 4 von den mit den Anschlußpads 5 verbundenen Eingängen der Pufferschaltung 2 elektrisch entkoppelt. Damit ist es zunächst nicht möglich, über die Anschlußpads 5 elektrisch direkt auf die Leitungen 4 und auf Lötstellen zwischen der Pufferschaltung 2 und den Speicherbauelementen 11 bis 18 zuzugreifen, um mögliche Problemstellen hinsichtlich Leckströme und Kurzschlußströme aufzudecken.
  • Erfindungsgemäß werden die Verstärkerschaltungen 21 und 22 in einem entsprechenden Testmodus, gesteuert durch das Testmodussignal TM1, durch die Überbrückungsschaltungen 201 und 202 in Form von Kurzschlußtransistoren elektrisch überbrückt. Eine elektrische Überbrückung der Verstärkerschaltungen 21 und 22 ermöglicht den direkten externen Zugriff und damit entsprechende Leckstrom-Messungen bezüglich der bisher elektrisch entkoppelten Leitungen 4.
  • Zur Durchführung eines Leckstrom-Tests einer Modulanordnung gemäß 1 wird an das Trägersubstrat 1 eine Testanordnung 6 in Form eines externen Testgeräts an eine Anzahl von Anschlußpads 5 angeschlossen. Das Testgerät 6 erzeugt hierbei die Spannungen VDD (positive Versorgungsspannung) und GND (Bezugspotential bzw. Masse). Alternativ werden entsprechende Spannungen an das Testgerät 6 von extern angelegt. In einem Verfahren zum Test einer Modulanordnung gemäß 1 wird durch das Testgerät 6 eine Anzahl von Anschlußpads 5, die zum Austausch von Steuersignalen ADR dienen, auf das Potential GND gelegt, und wenigstens eines dieser Anschlußpads auf das demgegenüber unterschiedliche Potential VDD. Das Testgerät 6 erzeugt das Testmodussignal TM1 und aktiviert somit die Überbrückungsschaltung 20 bzw. die Überbrückungsschaltungen 201 und 202 gemäß 2. Anschließend wird eine Strommessung an dem Anschlußpad durchgeführt, das an dem Potential VDD anliegt. Anhand des gemessenen Stroms I werden hochohmige und/oder niederohmige Widerstände R zwischen ausgewählten Anschlußpads 5 und den Leitungen 4 bestimmt. Anschließend wird die beschriebene Messung wiederholt, wobei die entsprechenden Anschlußpads, im Vergleich zur vorherigen Messung, mit dem jeweils anderen Potential VDD bzw. GND verbunden werden.
    • 1
    Trägersubstrat
    2
    Pufferschaltung
    3
    PLL-Schaltung
    4
    Leitungen
    5
    Anschlußpads
    6
    Testanordnung
    11 bis 18
    Speicherbauelement
    20, 30
    Überbrückungsschaltung
    21, 22
    Verstärkerschaltung
    201, 202
    Überbrückungsschaltung
    TM1, TM2
    Testmodussignal
    ADR1, ADR2
    Adreßsignal
    CLK
    externes Taktsignal
    CK
    internes Taktsignal
    VDD, GND
    Spannung/Potential
    I
    Strom
    R
    Widerstand
    DQ
    Datensignale

Claims (6)

  1. Schaltungsanordnung, umfassend: – ein Trägersubstrat (1) mit Anschlußpads (5) zum Austausch von Steuersignalen (ADR, CLK) und Datensignalen (DQ), – eine Anzahl von integrierten Schaltungsbauelementen (11 bis 18), die auf dem Trägersubstrat (1) angeordnet sind, – wenigstens eine Empfangsschaltung (2, 3) zum Empfang eines der Steuersignale (ADR, CLK), die eingangsseitig mit einem der Anschlußpads (5) gekoppelt ist und die ausgangsseitig mit jedem der Schaltungsbauelemente (11 bis 18) verbunden ist, – mit einer von einem Testmodussignal (TM1, TM2) gesteuerten Überbrückungsschaltung (20, 30, 201, 202) zur elektrischen Überbrückung der Empfangsschaltung (2, 3).
  2. Schaltungsanordnung nach Anspruch 1, dadurchgekennzeichnet, daß die Empfangsschaltung als Registerschaltung, Pufferschaltung (2) oder Synchronisationsschaltung (3) ausgeführt ist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurchgekennzeichnet, daß von der Empfangsschaltung Adreßsignale (ADR1, ADR2), Kommandosignale oder Taktsignale (CLK) empfangen werden.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurchgekennzeichnet, daß die Schaltungsanordnung eine Modulanordnung eines DIMMs bildet, wobei die Schaltungsbauelemente (11 bis 18) als Speicherbauelemente ausgeführt sind.
  5. Verfahren zum Test einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche, – bei dem eine Anzahl von Anschlußpads (5) zum Austausch von Steuersignalen (ADR1, ADR2) auf ein erstes Potential (GND) und wenigstens eines der Anschlußpads (5) zum Austausch von Steuersignalen (ADRl, ADR2) auf ein demgegenüber unterschiedliches, zweites Potential (VDD) gelegt wird, – bei dem die Überbrückungsschaltung (20, 201, 202) durch das Testmodussignal (TM1) aktiviert wird, – bei dem mittels einer Testanordnung (6) eine Strommessung (I) an dem wenigstens einen der Anschlußpads (5) durchgeführt wird.
  6. Verfahren nach Anspruch 5, dadurchgekennzeichnet, daß anhand der Strommessung hochohmige und/oder niederohmige Widerstände (R) zwischen ausgewählten Anschlußpads (5) und Leitungen (4), die zwischen der Empfangsschaltung (2, 3) und den Schaltungsbauelementen (11 bis 18) angeordnet sind, bestimmt werden.
DE10258199A 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung Expired - Fee Related DE10258199B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10258199A DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung
US10/732,402 US7251772B2 (en) 2002-12-12 2003-12-11 Circuit arrangement having a number of integrated circuit components on a carrier substrate and method for testing a circuit arrangement of this type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10258199A DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10258199A1 true DE10258199A1 (de) 2004-07-15
DE10258199B4 DE10258199B4 (de) 2005-03-10

Family

ID=32518915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10258199A Expired - Fee Related DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung

Country Status (2)

Country Link
US (1) US7251772B2 (de)
DE (1) DE10258199B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041553A1 (de) * 2004-08-27 2006-04-06 Infineon Technologies Ag Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138302A1 (en) * 2003-12-23 2005-06-23 Intel Corporation (A Delaware Corporation) Method and apparatus for logic analyzer observability of buffered memory module links
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US7685483B1 (en) * 2005-06-20 2010-03-23 Lattice Semiconductor Corporation Design features for testing integrated circuits
CN108932174A (zh) * 2018-07-10 2018-12-04 浪潮电子信息产业股份有限公司 异常关机时的数据存储方法、系统、装置及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131386C2 (de) * 2001-06-28 2003-10-16 Infineon Technologies Ag Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
US6968485B2 (en) * 2001-08-30 2005-11-22 Micron Technology, Inc. Signal measurement apparatus and method
JP2003139822A (ja) * 2001-11-01 2003-05-14 Mitsubishi Electric Corp メモリテスタを用いたテストシステムおよびテスト方法
US6618304B2 (en) * 2001-12-21 2003-09-09 Micron Technology, Inc. Memory module with test mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041553A1 (de) * 2004-08-27 2006-04-06 Infineon Technologies Ag Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen
DE102004041553B4 (de) * 2004-08-27 2006-06-29 Infineon Technologies Ag Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen
US7428673B2 (en) 2004-08-27 2008-09-23 Infineon Technologies Ag Test method for determining the wire configuration for circuit carriers with components arranged thereon

Also Published As

Publication number Publication date
US7251772B2 (en) 2007-07-31
DE10258199B4 (de) 2005-03-10
US20040136249A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
DE60005156T2 (de) Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird
DE10245536B4 (de) Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
DE19960244C1 (de) Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
DE10321913A1 (de) System-in-package-Halbleitervorrichtung
DE10260184A1 (de) Speichermodul mit einer Testeinrichtung
DE19915398A1 (de) Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren
DE10034899C1 (de) System zum Test schneller synchroner Halbleiterschaltungen
DE19639972B4 (de) Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung
DE102006030360A1 (de) Verfahren und Vorrichtung zum selektiven Zugreifen auf und zum Konfigurieren von einzelnen Chips eines Halbleiterwafers
DE10246741B4 (de) Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
DE10034855B4 (de) System zum Test von schnellen integrierten Digitalschaltungen und BOST-Halbleiterschaltungsbaustein als Testschaltkreis
DE102005055836A1 (de) Leistungstestplatte
DE10296525T5 (de) Chipinterne Schaltungen für ein Hochgeschwindigkeitsspeichertesten mit einem langsamen Speichertester
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10297426T5 (de) Halbleiterprüfgerät
DE10214148A1 (de) Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems
DE10347467A1 (de) Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein
DE10258199A1 (de) Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung
DE10121309B4 (de) Testschaltung zum Testen einer zu testenden Schaltung
DE102005005301B4 (de) Integrierter Halbleiterspeicher
DE19706534B4 (de) Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche bestimmt wird, und Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung
DE10248490A1 (de) Halbleiterspeichereinheit
DE10231419B4 (de) Vorrichtung und Verfahren zur Kalibrierung von Signalen
DE10135966A1 (de) Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE10062081A1 (de) Integrierte Halbleiterschaltung und Verfahren zum Testen der integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee