DE10258199B4 - Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung - Google Patents

Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung Download PDF

Info

Publication number
DE10258199B4
DE10258199B4 DE10258199A DE10258199A DE10258199B4 DE 10258199 B4 DE10258199 B4 DE 10258199B4 DE 10258199 A DE10258199 A DE 10258199A DE 10258199 A DE10258199 A DE 10258199A DE 10258199 B4 DE10258199 B4 DE 10258199B4
Authority
DE
Germany
Prior art keywords
circuit arrangement
testing
carrier substrate
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10258199A
Other languages
English (en)
Other versions
DE10258199A1 (de
Inventor
Christian Stocken
Manfred Proell
Manfred Dobler
Gerald Resch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10258199A priority Critical patent/DE10258199B4/de
Priority to US10/732,402 priority patent/US7251772B2/en
Publication of DE10258199A1 publication Critical patent/DE10258199A1/de
Application granted granted Critical
Publication of DE10258199B4 publication Critical patent/DE10258199B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
DE10258199A 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung Expired - Fee Related DE10258199B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10258199A DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung
US10/732,402 US7251772B2 (en) 2002-12-12 2003-12-11 Circuit arrangement having a number of integrated circuit components on a carrier substrate and method for testing a circuit arrangement of this type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10258199A DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10258199A1 DE10258199A1 (de) 2004-07-15
DE10258199B4 true DE10258199B4 (de) 2005-03-10

Family

ID=32518915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10258199A Expired - Fee Related DE10258199B4 (de) 2002-12-12 2002-12-12 Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung

Country Status (2)

Country Link
US (1) US7251772B2 (de)
DE (1) DE10258199B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138302A1 (en) * 2003-12-23 2005-06-23 Intel Corporation (A Delaware Corporation) Method and apparatus for logic analyzer observability of buffered memory module links
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
DE102004041553B4 (de) 2004-08-27 2006-06-29 Infineon Technologies Ag Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen
US7685483B1 (en) * 2005-06-20 2010-03-23 Lattice Semiconductor Corporation Design features for testing integrated circuits
CN108932174A (zh) * 2018-07-10 2018-12-04 浪潮电子信息产业股份有限公司 异常关机时的数据存储方法、系统、装置及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131386C2 (de) * 2001-06-28 2003-10-16 Infineon Technologies Ag Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
US6968485B2 (en) * 2001-08-30 2005-11-22 Micron Technology, Inc. Signal measurement apparatus and method
JP2003139822A (ja) * 2001-11-01 2003-05-14 Mitsubishi Electric Corp メモリテスタを用いたテストシステムおよびテスト方法
US6618304B2 (en) * 2001-12-21 2003-09-09 Micron Technology, Inc. Memory module with test mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers

Also Published As

Publication number Publication date
DE10258199A1 (de) 2004-07-15
US7251772B2 (en) 2007-07-31
US20040136249A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
DE69709699D1 (de) Verfahren zum Verbinden von einem Substrat und einem elektronischen Bauteil
DE10084714T1 (de) Ein Verfahren und eine Einrichtung zum Verbinden mehrerer Bauelemente auf einer Schaltungsplatine
DE60042298D1 (de) Sondenkarte und Verfahren zur Prüfung einer Halbleiterscheibe mit einer Vielzahl von Halbleitervorrichtungen
DE602004019842D1 (de) Testvorrichtung und Verfahren zur gleichzeitigen Durchführung unterschiedlicher Tests von einer Mehrzahl von funkbetriebenen Kommunikationsendgeräten unterschiedlicher Kommunikationssystemtypen
DE60228542D1 (de) Verfahren und Vorrichtung zum Prüfen der Oberfläche von Substraten
DE60142030D1 (de) Verfahren und vorrichtung zum einebnen von einem halbleitersubstrat in einer testkartenanordnung
DE60212470D1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE69809313T2 (de) Verfahren und Vorrichtung zum Prüfen von Leiterplatten
DE19782131T1 (de) Halteeinrichtungen und Verfahren zum Positionieren mehrerer Gegenstände auf einem Substrat
DE60312573D1 (de) Verfahren zur Lokalisierung und zur Setzung von Markierungspunkte eines Halbleiterbauteils auf einem Substrat
DE69804254D1 (de) Verkaselungspackung und verfahren zum verpacken von einem elektronisches schaltungsmodul
DE59813158D1 (de) Verfahren zum Testen einer elektronischen Schaltung
DE69810681D1 (de) Verfahren und Vorrichtung zum Prüfen von Leiterplatten
DE50114463D1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
ATE397255T1 (de) Elektronisches modul mit einem auf einer oberfluche exponiertenelement und verfahren zu seiner herstellung
DE60037719D1 (de) Verfahren zur ortung defekter elemente auf einer integrierten schaltung
DE69922483D1 (de) Verfahren zum Testen einer elektronischen Schaltung eines Fahrzeugs
DE10258199B4 (de) Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung
DE59801360D1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung
DE60206714D1 (de) Vorrichtung und Verfahren zum Testen von PLL-Schaltungen
DE60218797D1 (de) Vorrichtung und Verfahren zum Beschichten von lichtempfindlichem Substrat
DE59712870D1 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
DE3777164D1 (de) Verfahren und anordnung zum pruefen elektronischer schaltungen und integrierter schaltungschips mit einer loesbaren bedeckungsschicht.
DE60218447D1 (de) Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis
DE50100722D1 (de) Verfahren zur kontaktierung einer leiterplatte mit einer auf einem träger angeordneten leiterbahn und vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee