-
Technisches
Gebiet
-
Die
vorliegende Erfindung betrifft ein Halbleiterprüfgerät zum simultanen Prüfen von
mehreren Halbleiterbauelementen.
-
Technischer
Hintergrund
-
Konventionell
bekannt ist ein Halbleiterprüfgerät als Gerät zur Anwendung
verschiedener Prüfungen
auf ein Halbleiterbauelement wie z.B. eine integrierte Logikschaltung
oder einen Halbleiterspeicher vor dem Versand. Zum Beispiel hat
ein allgemeines Halbleitergerät
zum Prüfen
eines Halbleiterspeichers eine Mehrfach-Simultan-Messfunktion und
ist dafür
eingerichtet, eine identische Prüfdatenmuster-Signalform
in die Anschlussstifte mit derselben Anschlussstift-Nummer von mehreren
Halbleiterbauelementen einzugeben, um die Halbleiterbauelemente
zu prüfen.
Durch Aufnahme dieser Mehrfach-Simultan-Messfunktion wird es möglich, eine
Messung für
eine große
Zahl von Halbleiterspeichern mit einem begrenzten Betrag an Ressourcen
simultan durchzuführen,
weshalb eine Gerätegröße nicht
in hohem Maße
vergrößert wird,
und es wird Kostensenkung möglich.
-
Vor
kurzem ist jedoch ein Halbleiterbauelement wie z.B. ein Flash-Speicher
auf dem Markt erschienen, bei dem jedem Bauelement unterschiedliche
ID-Informationen (individuelle Informationen) gegeben werden, um
Identifizierung von Informationen durchzuführen. Wird so ein Halbleiterbauelement
geprüft,
muss man individuelle Informationen (individuelle Muster) für jedes
Halbleiterbauelement eingeben, weshalb mehrere Halbleiterbauelemente
mittels der oben beschriebenen Mehrfach-Simultan-Messfunktion nicht
simultan geprüft
werden können.
Daher besteht das Problem, dass man auch dann, wenn eine Prüfung mittels
des Halbleiterprüfgerätes mit
der Mehrfach-Simultan-Messfunktion
durchgeführt
wird, unabhängige
individuelle Informationen (eine individuelle Muster-Signalform)
erzeugen und die unabhängigen
individuellen Informationen für
jedes von mehreren festgesetzten Halbleiterbauelementen eingeben
muss, und dass die für
die Prüfung
nötige
Zeit lang ist.
-
Außerdem enthält ein Teil
von Halbleiterspeichern (z.B. ein Teil von dynamischen RAMs) eine Hilfszelle
zur Reparatur einer durch eine Prüfung detektierten defekten
Zelle und führt
durch Anlegen einer Signalform mit hoher Spannung einen Reparaturbetrieb
zum Umschalten von dieser defekten Zelle auf die Hilfszelle durch.
Daher besteht das Problem, dass man beim Anlegen dieser Signalform
mit hoher Spannung eine Adresse oder dergleichen, welche eine Reparaturleitung
zum Umschalten der defekten Zelle und der Hilfszelle spezifiziert,
als individuelle Informationen eingeben muss, weshalb ein Reparaturbetrieb
für die
defekte Zelle nicht für
mehrere Halbleiterspeicher simultan auf dieselbe Weise durchgeführt werden
kann, wie im oben beschriebenen Fall, in dem ein Flash-Speicher
oder dergleichen geprüft wird,
und der Reparaturbetrieb braucht Zeit. Außerdem wird so ein Reparaturbetrieb
konventionell mittels eines dedizierten Reparaturgerätes durchgeführt. Da
es Arbeit braucht, um einen Halbleiterspeicher, in dem eine defekte
Zelle detektiert wird, vom Halbleiterprüfgerät zu dem Reparaturgerät zu übertragen,
wird die für
den Reparaturbetrieb nötige
Zeit länger.
-
Offenbarung
der Erfindung
-
Die
vorliegende Erfindung wurde angesichts solcher Punkte gemacht, und
es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfgerät bereitzustellen,
das die Zeit zum Prüfen
und Reparieren vom mehreren Halbleiterbauelementen verringern kann.
-
Das
Halbleiterprüfgerät der vorliegenden
Erfindung enthält
Folgendes: eine erste Signalform-Generatoreinheit, die eine gemeinsame
Muster-Signalform erzeugt, die gemeinsamen Informationen entspricht,
die jedem von mehreren Halbleiterbauelementen gemeinsam sind; mehrere
zweite Signalform-Generatoreinheiten, die individuelle Muster-Signalformen
erzeugen, die mehreren Stücken
von individuellen Informationen entsprechen, die in Verbindung mit
jedem der mehreren Halbleiterbauelemente individuell erstellt werden;
eine Signalform-Umschalteinheit, die selektiv einen Betrieb zur
gemeinsamen Eingabe des von der ersten Signalform-Generatoreinheit
erzeugten gemeinsamen Musters und einen Betrieb zur individuellen
Eingabe der von jeder der mehreren zweiten Signalform-Generatoreinheiten
erzeugten individuellen Muster-Signalformen
in jedes der mehreren Halbleiterbauelemente anwendet. Daher können der
Betrieb zur Erzeugung von mehreren Stücken von individuellen, voneinander
verschiedenen Informationen und der Betrieb zur Eingabe der individuellen
Informationen auf jeden der mehreren Halbleiterbauelemente parallel
angewendet werden. Somit kann die für eine Prüfung nötige Zeit in dem Fall, in dem
Eingabe von unterschiedlichen Stücken von
individuellen Informationen erforderlich ist, verringert werden.
-
Außerdem ist
es erwünscht,
weiterhin Folgendes einzuschließen:
eine Bestehen/Versagen-Beurteilungseinheit, die Bestehen/Versagen-Beurteilung
eines Prüfobjektteils
in den Halbleiterbauelementen auf Basis einer Ausgangssignalform
durchführt,
die in Verbindung mit der gemeinsamen Muster-Signalform oder den
individuellen Muster-Signalformen
wie oben beschrieben von den Halbleiterbauelementen ausgegeben wird;
und einen Versagen-Speicher, der ein Ergebnis der Beurteilung durch die
Bestehen/-Versagen-Beurteilungseinheit
speichert. Folglich wird es möglich,
die Bestehen/Versagen-Beurteilung für jeweilige Teile des Halbleiterbauelementes
durchzuführen,
während
die gemeinsame Muster-Signalform oder die individuelle Muster-Signalformen
mit irgendeinem gegebenen Timing für die Halbleiterbauelemente
umgeschaltet werden.
-
Weiterhin
ist es erwünscht,
dass der oben beschriebene Versagen-Speicher einen ersten Speicherbereich
zum Speichern eines Ergebnisses der Beurteilung durch die Bestehen/Versagen-Beurteilungseinheit
und einen zweiten Speicherbereich zum Speichern von individuellen
Informationen aufweist und mit der oben beschriebenen zweiten Signalform-Generatoreinheit
die in dem zweiten Speicherbereich gespeicherten individuellen Informationen
ausliest, um die individuellen Muster-Signalformen zu erzeugen.
Durch das Speichern der individuellen Informationen im Versagen-Speicher
wird eine Vereinfachung der Verdrahtung möglich, da die Verdrahtung für einen
zum Verbinden des Versagen-Speichers verwendeten Datenbus benutzt
werden kann, um die individuellen Informationen auszulesen.
-
Weiterhin
ist es erwünscht,
dass in dem Fall, in dem weiterhin ein Speicher vorgesehen ist,
der in demselben Gehäuse
wie die zweite Signalform-Generatoreinheit vorgesehen ist und die
individuellen Informationen speichert, die zweite Signalform-Generatoreinheit
die in dem Speicher gespeicherten individuellen Informationen ausliest,
um die individuellen Muster-Signalformen zu erzeugen. In dem Fall,
in dem der im selben Gehäuse
vorgesehene Speicher verwendet wird, wird eine Vereinfachung der
Verdrahtung möglich,
da eine außerhalb
des Gehäuses verlegte
Verdrahtung unnötig
wird. Und da unnötige Verdrahtung
beseitigt wird, tritt weniger wahrscheinlich eine Timing-Lücke oder
dergleichen auf, und das Auslesen der individuellen Informationen
kann mit hoher Geschwindigkeit durchgeführt werden.
-
Es
ist erwünscht,
weiterhin eine Ansteuereinheit einzuschließen, die in einer späteren Stufe
der ersten Signalform-Generatoreinheit oder der zweiten Signalform-Generatoreinheit
vorgesehen ist und in die die gemeinsame Muster-Signalform oder
die individuellen Muster-Signalformen eingegeben werden und die
selektiv einen Ansteuerbetrieb für
einen zur Zeit eines Normalbetriebs der Halbleiterbauelemente einzugebenden
Signalpegel und einen Ansteuerbetrieb für einen großen Strom mit hoher Spannung zum
Kappen einer in den Halbleiterbauelementen vorgesehenen Schmelzsicherung
durchführt.
Folglich wird es möglich,
die in den Halbleiterbauelementen vorgesehene Schmelzsicherung elektrisch
zu kappen. Zum Beispiel wird ein Reparaturbetrieb zum Umschalten
einer Reparaturleitung unter Verwendung dieser Schmelzsicherung
möglich,
um eine defekte Zelle in den Halbleiterbauelementen auf eine normale
Zelle umzuschalten.
-
Kurze Beschreibung
der Zeichnungen
-
1 ist eine Skizze, die einen
Aufbau eines Halbleiterprüfgerätes einer
Ausführungsform
zeigt;
-
2 ist ein Timing-Diagramm,
das ein spezielles Beispiel für
einen Prüfbetrieb
zeigt, in dem wie verlangt ein individueller Schreibbetrieb durchgeführt wird;
-
3 ist ein Diagramm, das
ein Timing zum Ändern
einer individuellen Schreibbetriebsart zeigt; und
-
4 ist ein Timing-Diagramm,
das ein spezielles Beispiel für
einen Reparaturbetrieb zeigt.
-
Beste Art
der Ausführung
der Erfindung
-
Es
folgt eine Beschreibung eines Halbleiterbauelement-Prüfgerätes, auf
das die vorliegende Erfindung angewendet wird, unter Bezugnahme
auf die Zeichnungen.
-
1 ist eine Skizze, die einen
Aufbau eines Halbleiterprüfgerätes dieser
Ausführungsform
zeigt. Das in 1 gezeigte
Halbleiterprüfgerät führt eine Prüfung für mehrere
DUTs (zu prüfende
Bauelemente) 9 parallel durch und führt einen Reparaturbetrieb für die mehreren
DUTs 9 parallel durch. Zu diesem Zweck enthält das Halbleiterprüfgerät dieser
Ausführungsform
einen ALPG (algorithmischen Mustergenerator) 1, einen PDS
(Musterdatenwähler) 2,
einen AFM (Adressen-Versagen-Speicher) 3, einen Treiber-Anschlussstift-Prozessor 4,
einen IO-Anschlussstift-Prozessor 5, Treiber-Kanäle 6 und
IO-Kanäle 7. Man
beachte, dass die DUTs 9 eine große Vielfalt von Halbleiterbauelementen
wie z.B. einen Halbleiterspeicher und eine integrierte Logikschaltung
umfassen. In der folgenden Beschreibung ist jedoch hauptsächlich der
Halbleiterspeicher ein zu prüfendes
Objekt.
-
Der
ALPG 1 erzeugt Muster-Daten (PAT) zur Eingabe in Treiber-Anschlussstifte
und IO-Anschlussstifte der DUTs 9, um eine Prüfung und
einen Reparaturbetrieb durchzuführen.
Der PDS 2 verknüpft
verschiedene Muster-Daten zur Ausgabe aus dem ALPG 1 und
jeweilige Anschlussstifte der DUTs 9, in die diese Daten
eingegeben werden. Der AFM 3 speichert Versagen-Informationen,
die durch eine Prüfung
für die
DUTs 9 erhalten wurden, mittels einer Einheit einer Zelle
der DUTs 9. Insbesondere wird ein Ergebnis der Prüfung des
Bestehens und Versagens eines Speicherzelle entsprechend einer logischen Adresse
X oder Y der DUTs 9 in einem durch die Adresse X oder Y
des AFM 3 spezifizierten Bereich gespeichert.
-
Zur
Erzeugung von in die Treiber-Anschlussstifte der DUTs 9 einzugebenden
Daten enthält
der Treiber-Anschlussstift-Prozessor 4 einen TG-/Haupt-FC-Teil
(Timingerzeugungs-/Hauptformatsteuerungsteil) 40, einen
Speicher 44, einen Wähler
(S) 47 und einen Sub-FC-Teil (Formatsteuerteil) 48.
Der "Treiber-Anschlussstift" ist hier ein Anschlussstift
zur Durchführung
nur von Eingabe einer Muster-Signalform wie z.B. ein Adressen-Anschlussstift
oder verschiedene Steuer-Anschlussstifte.
-
Der
TG-/Haupt-FC-Teil 40 erzeugt tatsächliche Daten (gemeinsame Muster-Signalform),
die in die DUTs 9 eingegeben werden, auf Basis einer Funktion
als ein Timing-Generator,
der verschiedene Timing-Flanken, die in einer Basisperiode eines
Prüfbetriebs
enthalten sind, die Timing-Flanken und Muster-Daten zur Ausgabe
aus dem PDS 2 erzeugt. Diese Daten werden in einen Eingangsanschluss
eines UND-Gliedes 41 eingegeben, das in einer späteren Stufe
enthalten ist. Ein Signal für
eine individuelle Schreibbetriebsart (mode) wird invertiert in den
anderen Eingangsanschluss des UND-Gliedes 41 eingegeben. Die "individuelle Schreibbetriebsart" ist eine Betriebsart
zum parallelen Schreiben von individuellen Informationen in jeden
der mehreren DUTs 9, die Gegenstände simultaner Messung sind.
Die Bezeichnung der individuellen Schreibbetriebsart wird zum Beispiel
durchgeführt,
indem dieses Signal für
eine individuelle Schreibbetriebsart mit dem oben beschriebenen
ALPG 1 auf einen hohen Pegel gesetzt wird. Da dieses Signal
für eine
individuelle Schreibbetriebsart auf hohem Pegel invertiert in den
anderen Eingangsanschluss des UND-Gliedes 41 eingegeben
wird, werden die Ausgangsdaten des TG-/Haupt-FC-Teils 40 durch
das UND-Glied 41 letztlich abgeschnitten, wenn die individuelle
Schreibbetriebsart bezeichnet wird. Man beachte, dass dieses Betriebsartsignal
ein durch den ALPG 1 steuerbares Signal ist. Unter Verwendung
dieses Betriebsartsignals wird es möglich, eine gemeinsame Muster-Signalform
und eine individuelle Schreib-Muster-Signalform auf Echtzeitbasis
umzuschalten.
-
Der
Speicher 44 speichert irgendwelche gegebenen Muster-Daten.
Zum Beispiel wird der Treiber-Anschlussstift-Prozessor 4 durch
eine ASIC (anwendungspezifische integrierte Schaltung) gebildet. Das
Auslesen der Muster-Daten aus diesem Speicher 44 wird durch
die Steuerung des Adressenzeiger-Controllers (CONT) 45 durchgeführt. Der
Wähler 47 wählt vom
Speicher 44 einzugebende Daten oder vom IO-Anschlussstift-Prozessor 5 einzugebende Daten
aus und gibt die Daten in den Sub-FC-Teil 48 ein. Der Inhalt
der aus dem IO-Anschlussstift-Prozessor 5 auszugebenden
und in den Wähler 47 einzugebenden
Daten wird später
beschrieben.
-
Der
Sub-FC-Teil 48 erzeugt tatsächliche Daten (individuelle
Muster-Signalformen), die in der individuellen Schreibbetriebsart
in die jeweiligen DUTs 9 eingegeben werden, auf Basis der
aus dem Wähler 47 einzugebenden
Daten. Die Ausgangsdaten des Sub-FC-Teils 48 werden in das andere
Ende eines UND-Gliedes 141 eingegeben, in dessen eines
Ende das Signal für
eine individuelle Schreibbetriebsart (mode) eingegeben wird, und
werden in ein ODER-Glied 42 in einer späteren Stufe eingegeben, wenn
das Signal für
eine individuelle Schreibbetriebsart auf dem hohen Pegel ist. Man
beachte, dass verglichen mit der Zahl der im TG-/Haupt-FC-Teil 40 festgehaltenen
Stücke
von Signalforminformationen die Zahl der im Sub-FC-Teil 48 festgehaltenen
Stücke von
Signalforminformationen (enthalten sind nur Signalforminformationen,
die für
die Mehrfach-Simultan-Messfunktion nötig sind) klein eingestellt
ist. Folglich kann der Sub-FC-Teil 48 einen
einfachen Signalform-Formatierer verwenden, in dem nur minimale
Signalforminformationen festgehalten werden, die für die individuelle
Schreibbetriebsart erforderlich sind. Außerdem wird vorausgesetzt,
dass in jedem Sub-FC-Teil 48 individuell eine Funktion
eines im TG-/Haupt-FC-Teil 40 enthaltenen Timing-Generators
vorgesehen ist.
-
Das
ODER-Glied 42 gibt Daten, die vom TG-/Haupt-FC-Teil 40 erzeugt
und über
das UND-Glied 41 eingegeben worden sind, oder Daten aus,
die vom Sub-FC-Teil 48 erzeugt und über das UND-Glied 141 eingegeben
worden sind. Die Ausgangsdaten dieses ODER-Gliedes 42 werden
durch einen Flipflop 43 zur Erzeugung eines Datenmusters zum
Anlegen an den Treiber-Kanal 6 in Richtung auf den Treiber-Kanal 6 ausgegeben.
-
Man
beachte, dass im inneren Aufbau des oben beschriebenen Treiber-Anschlussstift-Prozessors 4 der
TG-/Haupt-FC-Teil 40 und das UND-Glied 41 in Bezug
auf die mehreren DUTs 9 gemeinsam vorgesehen sind und der
Sub-FC-Teil 48, der Speicher 44 und dergleichen
anderes als der TG-/Haupt-FC-Teil 40 und das UND-Glied 41 jeweils individuell
in Verbindung mit jedem der mehreren DUTs 9 vorgesehen
sind. Außerdem
ist der Treiber-Anschlussstift-Prozessor 4 für jeden
der mehreren Treiber-Anschlussstifte der jeweiligen DUTs 9 vorgesehen.
-
Um
in die IO-Anschlussstifte der DUTs 9 einzugebende Daten
zu erzeugen und die Bestehen/Versagen-Beurteilung der aus diesen
IO-Anschlussstiften auszugebenden Daten durchzuführen, enthält der IO-Anschlussstift-Prozessor 5 einen TG-/Haupt-FC-Teil 50,
einen Speicher 54, einen Wähler (S) 57, einen
Sub-FC-Teil 58 und einen logischen Vergleichen 59.
Die "IO-Anschlussstifte" sind hier Anschlussstifte
zur Eingabe und Ausgabe einer Muster-Signalform wie z.B. ein Daten-Anschlussstift.
-
Der
logische Vergleichen 59 vergleicht aus den IO-Anschlussstiften
der DUTs 9 auszugebende Daten und vorbestimmte Erwartungswert-Daten
und trifft eine Bestehen-Beurteilung
im Falle von Übereinstimmung
und Versagen-Beurteilung im Falle von Nichtübereinstimmung. Ein Ergebnis
dieser Beurteilung wird im AFM 3 gespeichert. Man beachte,
dass andere Komponenten als der logische Vergleichen 59 die
gleichen wie die im Treiber-Anschlussstift-Prozessor 4 enthaltenen
Komponenten sind. Daher werden detaillierte Beschreibungen der Komponenten weggelassen.
Außerdem
sind als innerer Aufbau des IO-Anschlussstift-Prozessors 5 der TG-/Haupt-FC-Teil 50 und
das UND-Glied 51 in Bezug auf die mehreren DUTs 9 gemeinsam
vorgesehen. Der Sub-FC-Teil 58, der Speicher 54,
der logische Vergleichen 57 und dergleichen anderes als
der TG-/Haupt-FC-Teil 50 und das UND-Glied 51 sind
jeweils individuell in Verbindung mit den mehreren DUTs 9 vorgesehen.
Außerdem
ist der IO-Anschlussstift-Prozessor 5 individuell in Verbindung
mit jedem der mehreren Treiber-Anschlussstifte der jeweiligen DUTs 9 vorgesehen.
-
Der
Treiber-Kanal 6 erzeugt eine tatsächliche Muster-Signalform zur
Eingabe in die Treiber-Anschlussstifte der DUTs 9. Die
vom Treiber-Kanal 6 zu erzeugenden Muster-Signalformen umfassen
zwei Arten von Signalformen, nämlich
eine Signalform mit einem normalen Spannungspegel, die zur Durchführung einer
Prüfung
für die
DUTs 9 benutzt wird (diese Signalform wird nachstehend
als "normale Signalform" bezeichnet) und
eine Signalform mit hoher Spannung und großem Strom, die eine Schmelzsicherung
kappt, um eine Speicherzelle in einem Reparaturbetrieb umzuschalten
(diese Signalform wird nachstehend als "Signalform mit hoher Spannung" bezeichnet). Um
diese zwei Arten von Signalformen zu erzeugen, enthält der Treiber-Kanal 6 einen
Treiber 60, einen Doppelzweig-Treiber 61, HC(Hochstrom)-Treiber 63 und 64 und
Schalter 65 bis 68. Durch Stellen der Schalter 66 und 67 auf
EIN und Stellen der Schalter 65 und 68 auf AUS
wird eine normale Signalform ausgegeben, die erzeugt wird, indem
der Treiber 60 und der Doppelzweig-Treiber 61 kombiniert
werden. Umgekehrt, durch Stellen der Schalter 66 und 67 auf
AUS und Stellen der Schalter 65 und 68 auf EIN
wird eine Signalform mit hoher Spannung ausgegeben, die erzeugt
wird, indem weiterhin die HC-Treiber 63 und 64 mit
der oben beschriebenen Kombination kombiniert werden.
-
Der
IO-Kanal 7 erzeugt eine tatsächliche Muster-Signalform,
die an die IO-Anschlussstifte der DUTs 9 anzulegen ist,
und wandelt eine Signalform, die tatsächlich aus den IO-Anschlussstiften
ausgegeben wird, in Logikdaten um. Zu diesem Zweck enthält der IO-Kanal 7 einen
Treiber (DR) 70 und einen Vergleicher (CP) 71.
Der Treiber 70 erzeugt eine normale Signalform auf Basis
der in den Flipflop 53 im entsprechenden IO-Anschlussstift-Prozessor 5 eingegebenen
Daten. Der Vergleichen 71 vergleicht eine Spannung einer
an den IO-Anschlussstiften (DQs) der DUTs 9 erscheinenden
Signalform und eine vorbestimmte Referenzspannung, um dadurch einen Wert
von Logik daten zu bestimmen.
-
Die
TG-/Haupt-FC-Einheiten 40 und 50, die Sub-FC-Einheiten 48 und 58 bzw.
die UND-Glieder 41, 51, 141 und 151 und
die ODER-Glieder 42 und 52 entsprechen der ersten
Signalform-Generatoreinheit, der zweiten Signalform-Generatoreinheit
bzw. der Signalform-Umschalteinheit. Der logische Vergleichen 59,
der AFM 3 bzw. der Treiber-Kanal 6 entsprechen der Bestehen/Versagen-Beurteilungseinheit,
dem Versagen-Speicher
bzw. der Ansteuereinheit.
-
Das
Halbleiterprüfgerät dieser
Ausführungsform
hat einen Aufbau wie oben beschrieben. Es werden nun ein Prüfbetrieb
und ein Reparaturbetrieb in Bezug auf die DUTs 9 beschrieben.
-
(1) Prüfbetrieb
-
(1-1) Fall, in dem dieselben
Daten in die mehreren DUTs 9 geschrieben werden
-
Aus
dem ALPG 1 ausgegebene Muster-Daten werden durch den DPS
2 dem IO-Anschlussstift-Prozessor 5 oder
dem Treiber-Anschlussstift-Prozessor 4 zugewiesen, der
den IO-Anschlussstiften oder den Treiber-Anschlussstiften entspricht, in
die diese Daten eingegeben werden. Man beachte, dass der Betrieb
zur Erzeugung von in die IO-Anschlussstifte und in die Treiber-Anschlussstifte
einzugebenden Daten grundsätzlich
derselbe ist, weshalb in der folgenden Beschreibung der Betrieb
anhand des Falles des IO-Anschlussstift-Prozessors 5 beschrieben
wird.
-
Im
IO-Anschlussstift-Prozessor 5 erzeugt der TG-/Haupt-FC-Teil 50 auf
Basis der eingegebenen Muster-Daten an das tatsächliche Eingabe-Timing angepasste
Prüfdaten.
Da in diesem Fall ein individuelles Schreibbetriebsart-Signal einen
niedrigen Pegel wahrt, werden Ausgangsdaten des TG-/Haupt-FC-Teils 50,
die in einen Eingang eingegeben worden sind, direkt aus dem UND-Glied 51 ausgegeben.
Ein Ausgangsanschluss dieses UND-Gliedes 51 ist verzweigt
und mit einem Eingangsanschluss des ODER-Gliedes 52 verbunden, das
in Verbindung mit jedem der mehreren DUTs 9 vorgesehen
ist. Daher werden vom TG-/Haupt-FC-Teil 50 ausgegebene
gemeinsame Daten simultan in mehrere ODER-Glieder 52 eingegeben
und in den Flipflop 53 eingegeben.
-
Im
IO-Kanal 7 erzeugt der Treiber 70 auf Basis der
in den Flipflop 53 im IO-Anschlussstift-Prozessor 5 eingegebenen
Daten eine normale Signalform. Diese normale Signalform wird in
entsprechende IO-Anschlussstifte (DQs) eingegeben.
-
Außerdem werden
im Treiber-Kanal 6 die Schalter 66 und 67 in
einen Zustand EIN versetzt, um eine normale Signalform zu erzeugen,
und auf Basis der in den Flipflop 43 im Treiber-Anschlussstift-Prozessor 4 eingegebenen
Daten wird eine normale Signalform erzeugt. Diese normale Signalform
wird in entsprechende Treiber-Anschlussstifte eingegeben.
-
Nachdem
auf diese Weise die von dem IO-Anschlussstift-Prozessor 5 und
dem IO-Kanal 7 erzeugten
normalen Signalformen in die IO-Anschlussstifte eingegeben worden
sind und die von dem Treiber-Anschlussstift-Prozessor 4 und
dem Treiber-Kanal 6 erzeugten normalen Signalformen in die
Treiber-Anschlussstifte eingegeben worden sind, wird eine diesen
normalen Signalformen entsprechende Signalform aus jedem der IO-Anschlussstifte ausgegeben.
In dem diesem IO-Anschlussstift entsprechenden IO-Kanal 7 vergleicht
der Vergleicher 71 eine Spannung der aus diesem IO-Anschlussstift ausgegebenen
Signalform und eine vorbestimmte Referenzspannung, um Logikdaten
zu erzeugen. Weiterhin führt
in dem diesem IO-Anschlussstift entsprechenden IO-Anschlussstift-Prozessor 5 der
logische Vergleichen 59 unter Verwendung der vom Vergleichen 71 in
den IO-Kanal 7 eingegebenen Daten eine Bestehen/Versagen-Beurteilung durch.
Ein Ergebnis dieser Beurteilung wird im AFM 3 oder im Speicher 54 gespeichert.
-
(1-2) Fall, in dem individuelle
Informationen in jeden der mehreren DUTs 9 geschrieben
werden (Nr. 1)
-
Wird
vom ALPG 1 ein mit dem Betrieb des ALPG 1 synchronisiertes
Muster für
eine individuelle Schreibbetriebsart erzeugt und wird ein Signal
auf hohem Pegel für
eine individuelle Schreibbetriebsart ausgegeben, werden in den UND-Gliedern 51 und 41 Ausgangsdaten
der TG-/Haupt-FC-Einheiten 50 und 40 maskiert
und wird unter Verwendung eines im AFM 3 gespeicherten
individuellen Musters statt der Ausgangsdaten ein individueller
Schreibbetrieb gestartet.
-
Im
individuellen Schreibbetrieb unter Verwendung des AFM 3 werden
den jeweiligen IO-Anschlussstiften der jeweiligen DUTs 9 entsprechende Muster-Daten,
die im AFM 3 gespeichert sind, ausgelesen und über den
Wähler 57 in
den Sub-FC-Teil 58 eingegeben. Der Sub-FC-Teil 58 erzeugt
auf Basis der eingegebenen Muster-Daten an das tatsächliche Eingabe-Timing
angepasste Prüfdaten
entsprechend individuellen Informationen für jeden der DUTs 9.
Diese Prüfdaten
werden über
das ODER-Glied 52 in den Flipflop 53 eingegeben.
Im IO-Kanal 7 erzeugt der Treiber 70 auf Basis
der in den Flipflop 53 im IO-Anschlussstift-Prozessor 5 eingegebenen
Daten eine normale Signalform. In der individuellen Schreibbetriebsart
werden für
jeden der DUTs 9 verschiedene Signalformen erzeugt und
in die IO-Anschlussstifte (DQs) der entsprechenden DUTs 9 eingegeben.
-
Andererseits
werden den jeweiligen Treiber-Anschlussstiften der jeweiligen DUTs 9 entsprechende
Muster-Daten, die im AFM 3 gespeichert sind, über das
UND-Glied 56 im IO-Anschlussstift-Prozessor 5 in
den Treiber-Prozessor 4 eingegeben und weiterhin über den
Wähler 47 in
den Sub-FC-Teil 48 eingegeben. Der Sub-FC-Teil 48 erzeugt
auf Basis der eingegebenen Muster-Daten an das tatsächliche
Eingabe-Timing angepasste Prüfdaten
entsprechend individuellen Informationen jedes der DUTs 9.
Diese Prüfdaten
werden über
das ODER-Glied 42 in den Flipflop 43 eingegeben.
Im Treiber-Kanal 6 werden die Schalter 66 und 67 in
einen Zustand EIN versetzt, um eine normale Signalform zu erzeugen,
und auf Basis der in den Flipflop 43 im Treiber-Anschlussstift-Prozessor 4 eingegebenen
Daten wird eine normale Signalform erzeugt. In der individuellen
Schreibbetriebsart werden für
jeden der DUTs 9 verschiedene Signalformen erzeugt und in
die Treiber-Anschlussstifte der entsprechenden DUTs 9 eingegeben.
-
Werden
für jeden
der DUTs 9 andere individuelle Signalformen in die IO-Anschlussstifte
oder die Treiber-Anschlussstifte eingegeben und wird eine entsprechende
Signalform aus dem IO-Anschlussstift der entsprechenden jeweiligen
DUTs 9 ausgegeben, vergleicht der Vergleicher 71 des
IO-Kanals 7 eine Spannung der aus diesem IO-Anschlussstift ausgegebenen
Signalform und eine vorbestimmte Referenzspannung und erzeugt Logikdaten.
Weiterhin führt
in dem diesem IO-Anschlussstift entsprechenden IO-Treiber-Prozessor 5 der
logische Vergleichen 59 unter Verwendung der vom Vergleichen 71 in
den IO-Kanal 7 eingegebenen Daten eine Bestehen/Versagen-Beurteilung
durch. Ein Ergebnis dieser Beurteilung wird im AFM 3 oder
im Speicher 54 gespeichert.
-
(1-3) Fall, in dem individuelle
Informationen in jeden der mehreren DUTs 9 geschrieben
werden (Nr. 2)
-
Wird
die individuelle Schreibbetriebsart bezeichnet und werden ein Signal
für eine
individuelle Schreibbetriebsart (mode) und ein vorbestimmtes Schaltsignal
(sel) ausgegeben, werden in den UND-Gliedern 51 und 41 Ausgangsdaten
der TG-/Haupt-FC-Einheiten 50 und 40 maskiert
und wird unter Verwendung von in den Speichern 54 und 44 gespeicherten
individuellen Mustern statt der Ausgangsdaten individueller Schreibbetrieb
gestartet.
-
In
der individuellen Schreibbetriebsart unter Verwendung des Speichers 54 werden
den jeweiligen IO-Anschlussstiften der jeweiligen DUTs 9 entsprechende
Muster-Daten, die im Speicher 54 gespeichert sind, ausgelesen
und über
den Wähler 57 in
den Sub-FC-Teil 58 eingegeben.
Der Sub-FC-Teil 58 erzeugt auf Basis der eingegebenen Muster-Daten an das tatsächliche
Eingabe-Timing angepasste Prüfdaten
entsprechend individuellen Informationen für jeden der DUTs 9.
Danach wird auf Basis der über das
ODER-Glied 52 in den Flipflop 53 eingegebenen Daten
eine normale Signaiform erzeugt. Im IO-Kanal 7 erzeugt
der Treiber 70 auf Basis der in den Flipflop 53 im
IO-Anschlussstift-Prozessor 5 eingegeben
Daten eine normale Signalform. In der individuellen Schreibbetriebsart
werden für
jeden der DUTs 9 verschiedene normale Signalformen erzeugt
und in die IO-Anschlussstifte (DQs) der entsprechenden DUTs 9 eingegeben.
-
Andererseits
werden in der individuellen Schreibbetriebsart unter Verwendung
des Speichers 44 den jeweiligen IO-Anschlussstiften der
jeweiligen DUTs 9 entsprechende Muster-Daten, die im Speicher 44 gespeichert
sind, über
den Wähler 47 ausgelesen
und in den Sub-FC-Teil 48 eingegeben. Der Sub-FC-Teil 48 erzeugt
auf Basis der eingegebenen Muster-Daten an das tatsächliche
Eingabe-Timing angepasste Prüfdaten,
die individuellen Informationen für jeden der DUTs 9 entsprechen.
Diese Prüfdaten
werden über
das ODER-Glied 42 in den Flipflop 43 eingegeben.
Im Treiber-Kanal 6 werden die Schalter 66 und 67 in
einen Zustand EIN versetzt, um eine normale Signalform zu erzeugen,
und auf Basis der in den Flipflop 43 im Treiber-Anschlussstift-Prozessor 4 eingegebenen
Daten wird eine normale Signalform erzeugt. In der individuellen
Schreibbetriebsart werden für
jeden der DUTs 9 verschiedene Signalformen erzeugt und
in die Treiber-Anschlussstifte der entsprechenden DUTs 9 eingegeben.
-
2 ist ein Timing-Diagramm,
das ein spezielles Beispiel für
einen Prüfbetrieb
zeigt, in dem wie verlangt ein individueller Schreibbetrieb durchgeführt wird.
Als Beispiel ist ein Timing in dem Fall gezeigt, in dem Flash-Speicher
geprüft
werden.
-
Wie
in 2 gezeigt, werden
in dem Fall, in dem Flash-Speicher geprüft werden, erste, gemeinsame
Daten (program) entsprechend einem "Befehl" in eine bestimmte Adresse eingegeben.
Dieser Eingabebetrieb wird durchgeführt, indem mit dem Treiber-Anschlussstift-Prozessor 4 auf
Basis der im ALPG 1 gespeicherten Daten gemeinsame Daten
erzeugt werden.
-
Als
Nächstes
ist es notwendig, Daten, die als individuelle Informationen dienen,
in eine bestimmte Adresse 0 einzugeben. Als diese Daten
werden für jeden
der Flash-Speicher andere Inhalte gesetzt. Zum Beispiel werden Daten "a", Daten "b" und
Daten "n" in Verbindung mit
einem DUT #a, einem DUT #b bzw. einem DUT #n gesetzt. Insbesondere
wird ein Eingabebetrieb für
eine bestimmte Adresse 0 durchgeführt, indem auf Basis der im
ALPG 1 gespeicherten Muster-Daten mit dem TG-/Haupt-FC-Teil 40 im Treiber-Anschlussstift-Prozessor 4 gemeinsame
Daten erzeugt werden. Außerdem
wird ein Betrieb zur Eingabe von individuellen Informationen wie
z.B. den Daten "a" durchgeführt, indem
auf Basis der im AFM 3 oder im Speicher 54 gespeicherten
individuellen Informationen mit dem Sub-FC-Teil 58 im IO-Anschlussstift-Prozessor 5 individuelle
Informationen erzeugt werden.
-
Werden
der gemeinsame Befehl und die individuellen Daten auf diese Weise
eingegeben, wird nach Ausführung
einer Programmierung in jedem der DUTs (DUTs #1 bis #n) ein Ergebnis
der Programmierung in Form einer Abfrage aus bestimmten IO-Anschlussstiften
der jeweiligen DUTs 9 ausgegeben. Dieses Ergebnis der Programmierung
wird in den Vergleichen 71 im IO-Kanal 7 eingegeben,
und im logischen Vergleichen 59 im IO-Anschlussstift-Prozessor 5 wird
eine Bestehen/Versagen-Beurteilung durchgeführt.
-
3 ist ein Diagramm, das
ein Timing zum Ändern
der individuellen Schreibbetriebsart zeigt. In 3 zeigen ein "PG-Muster" und ein "FM-Muster" Muster-Daten, die unter Verwendung
des ALPG 1 erzeugt werden, bzw. Muster-Daten an, die als
individuelle Informationen dienen, die aus dem AFM 3 ausgelesen
werden. Außerdem
ist "AFM-Adresse" eine Adresse, die
zum Auslesen von Muster-Daten spezifiziert ist, die als individuelle
Informationen dienen, die in einem bestimmten Bereich des AFM 3 gespeichert
sind und zum Beispiel durch einen Prüfer-Prozessor bezeichnet werden.
In dem durch die AFM-Adresse bezeichneten bestimmten Bereich des AFM 3 sind "AFM-Speicherdaten" gespeichert. Eine "RATE" ist eine Basisperiode
zur Durchführung
eines Prüfbetriebs.
-
Wie
in 3 gezeigt, kann durch
Umschalten eines Signals für
eine individuelle Schreibbetriebsart von einem tiefen Pegel auf
einen hohen Pegel während
einer Prüfung
ein Prüfbetrieb
von einem Prüfbetrieb
unter Verwendung des ALPG 1 mit irgendeinem gegebenen Timing
auf einen Prüfbetrieb der
individuellen Schreibbetriebsart unter Verwendung des AFM 3 (oder
der Speicher 44 und 54) geändert werden. Und indem danach
das Signal für
eine individuelle Schreibbetriebsart von dem hohen Pegel auf den
tiefen Pegel zurückgebracht
wird, kann der Prüfbetrieb
zu dem Prüfbetrieb
unter Verwendung des ALPG zurückgebracht
werden. Insbesondere in dem Fall, in dem Inhalte und Umschalt-Timing
des Signals für
eine individuelle Schreibbetriebsart durch die vom ALPG 1 erzeugten
Muster-Daten bezeichnet werden, kann eine Schreibbetriebsart in
einem erforderlichen Timing in einer Folge von Prüfungstätigkeiten
auf die individuelle Schreibbetriebsart umgeschaltet und umgekehrt
auf eine ursprüngliche
normale Betriebsart zurückgebracht
werden, und eine komplizierte Steuerung des Umschalt-Timing wird unnötig.
-
(2) Reparaturbetrieb
-
Im
Reparaturbetrieb ist es notwendig, eine Signalform mit hoher Spannung
in bestimmte Treiber-Anschlussstifte einzugeben und Daten, die einen Reparaturteil
anzeigen, als individuelle Informationen in bestimmte IO-Anschlussstifte
einzugeben. Mit anderen Worten, ein Betrieb zur Eingabe von individuellen
Informationen in die bestimmten IO-Anschlussstifte ist derselbe
wie der Betrieb der individuellen Schreibbetriebsart im oben beschriebenen
Prüfbetrieb.
Außerdem
ist ein Betrieb zur (Eingabe der Signalform mit hoher Spannung in
die bestimmten Treiber-Anschlussstifte derselbe wie der Betrieb
der individuellen Schreibbetriebsart im oben beschriebenen Prüfbetrieb,
außer
dass eine Spannung und ein Strom der Signalform mit hoher Spannung
von einer Spannung und einem Strom der normalen Signalform verschieden
sind.
-
Daher
sind die Einstellungen der jeweiligen Teile des IO-Anschlussstift-Prozessors 5 und
des Treiber-Anschlussstift-Prozessors 4 im Zeitpunkt des Reparaturbetriebs
grundsätzlich
dieselben wie die Einstellungen im Zeitpunkt der individuellen Schreibbetriebsart
im oben beschriebenen Prüfbetrieb.
Individuelle Daten, die einen Reparaturbetrieb der jeweiligen DUTs 9 anzeigen,
werden vom IO-Anschlussstift-Prozessor 5 erzeugt und aus
dem IO-Kanal 7 in die IP-Anschlussstifte der jeweiligen
DUTs 9 eingegeben. Außerdem
ist es notwendig, eine Signalform mit hoher Spannung in einen bestimmten
Treiber-Anschlussstift in Bezug auf das zu reparierende DUT 9 einzugeben.
Individuelle Informationen, die anzeigen, ob das DUT 9 zu
reparieren ist oder nicht, werden von dem diesem Treiber-Anschlussstift
entsprechenden Treiber-Anschlussstift-Prozessor 4 erzeugt und
in den Treiber-Kanal 6 eingegeben. Im Treiber-Kanal 6 werden
die Schalter 65 und 68 in einen Zustand EIN versetzt,
um eine Signalform mit hoher Spannung zu erzeugen, und auf Basis
der vom Treiber-Anschlussstift-Prozessor 4 ausgegebenen
Daten wird eine Signalform mit hoher Spannung erzeugt. Diese Signalform
mit hoher Spannung wird in einen bestimmten Treiber-Anschlussstift
eingegeben, für den
der Reparaturbetrieb durchgeführt
wird.
-
4 ist ein Timing-Diagramm,
das ein spezielles Beispiel für
den Reparaturbetrieb zeigt. In 4 zeigen "DQ1 bis DQ9" und "DR1" mehrere IO-Anschlussstifte,
die erforderlich sind, um eine Reparaturleitung im Reparaturbetrieb
zu spezifizieren, bzw. einen Treiber-Anschlussstift an, in den eine
Signalform mit hoher Spannung einzugeben ist. Außerdem zeigt ein "HG-Zyklus" ein Timing zum tatsächlichen
Eingeben der Signalform mit hoher Spannung in den Treiber-Anschlussstift
an.
-
Wie
in 4 gezeigt, werden
in dem Fall, in dem die DUTs 9, die eine defekte Zelle
enthalten, repariert werden, zuerst individuelle normale Signalformen
in die jeweiligen bestimmten IO-Anschlussstifte (DQ1 bis DQ9) der
mehreren DUTs 9 eingegeben. Dieser Betrieb zur Eingabe
der normalen Signalformen wird auf Basis der im AFM 3 oder
im Speicher 54 gespeicherten individuellen Informationen
durchgeführt.
Als Nächste,
in einem HC-Zyklus, werden Signalformen mit hoher Spannung in jeweilige
bestimmte Treiber-Anschlussstifte (DR1) der mehreren DUTs 9 eingegeben.
-
Auf
diese Weise kann bei dem Halbleiterprüfgerät dieser Ausführungsform
ein Betrieb zur Erzeugung und Eingabe von mehreren Stücken von
individuellen, voneinander verschiedenen Informationen in Bezug
auf jeden der mehreren DUTs 9 parallel durchgeführt werden.
Somit kann die für
eine Prüfung
nötige
Zeit in dem Fall, in dem Eingabe von unterschiedlichen Stücken von
individuellen Informationen erforderlich ist, verringert werden.
-
Und
indem weniger in den Sub-FC-Einheiten 48 und 58 wählbare Typen
von Signalformen als in den TG/Haupt-FC-Einheiten 40 und 50 wählbare Typen
von Signalformen eingestellt werden, kann eine Größenzunahme
des Gerätes
auf ein Minimum gebracht werden.
-
Und
indem individuelle Informationen im AFM 3 gespeichert werden,
können
Verdrahtungen für
Hochgeschwindigkeits-Datensignale und dergleichen, die zum Verbinden
des AFM 3 und des IO-Anschlussstift-Prozessors 5 benutzt
werden, zum Auslesen der individuellen Informationen benutzt werden.
Daher wird eine wesentliche Vereinfachung der Verdrahtung möglich.
-
Weiterhin,
da die Speicher 54 und 44 zum Speichern von individuellen
Informationen im IO-Anschlussstift-Prozessor 5 und im Treiber-Anschlussstift-Prozessor 4 vorgesehen
sind, wird eine außerhalb
des Gehäuses
verlegte Verdrahtung unnötig, und
es wird eine Vereinfachung der Verdrahtung möglich. Und da unnötige Verdrahtung
beseitigt wird, tritt weniger wahrscheinlich eine Timing-Verzögerung auf,
und das Auslesen der individuellen Informationen kann mit hoher
Geschwindigkeit durchgeführt werden.
-
Überdies
können
eine normale Signalform und eine Signalform mit hoher Spannung,
die in die DUTs 9 einzugeben sind, umgeschaltet werden,
indem der Treiber-Kanal 6 vorgesehen wird, und es wird
möglich,
eine in den DUTs 9 vorgesehene Schmelzsicherung elektrisch
zu kappen. Daher können
Zeit und Mühe
zur Durchführung
eines Reparaturbetriebs zur Übertragung
an ein getrenntes Reparaturgerät
verringert werden, und es wird eine Verringerung der Zeit des gesamten
Reparaturbetriebs möglich.
-
Man
beachte, dass die vorliegende Erfindung nicht auf die oben beschriebenen
Ausführungsformen
beschränkt
ist, und innerhalb des Schutzbereichs des Wesentlichen der vorliegenden
Erfindung sind verschiedenartige Modifizierungen und Realisierungen
möglich.
Zum Beispiel wurde die Beschreibung in der oben beschriebenen Ausführungsform zwar
unter der Voraussetzung gegeben, dass die DUTs 9 hauptsächlich Halbleiterspeicher
sind, die vorliegende Erfindung kann aber auch auf integrierte Logikschaltungen
angewendet werden, wenn mehrere integrierte Logikschaltungen simultan
geprüft
werden.
-
Außerdem sind
in den oben beschriebenen Ausführungsform
getrennt von den TG/Haupt-FC-Einheiten 40 und 50 die
Sub-FC-Einheiten 48 und 58 vorgesehen, bei denen
ein Teil der Funktionen der TG/Haupt-FC-Einheiten 40 und 50 weggelassen
ist. In dem Fall, in dem eine Größenzunahme
des Gerätes
erlaubt ist, können
jedoch statt der Sub-FC-Einheiten 48 und 58 TG/Haupt-FC-Einheiten 40 und 50 in
der gleichen Anzahl wie die Sub-FC-Einheiten 48 und 58 vorgesehen
werden. In diesem Fall werden die in 1 enthaltenen TG/Haupt-FC-Einheiten 40 und 50 sowie
UND-Glieder 41 und 51 entfernt, und den Wählern 47 und 57 werden
dritte Anschlüsse
hinzugefügt,
um Muster-Daten, die vom ALPG 1 eingegeben werden, über die
Wähler 47 und 57 in
die jeweiligen neu vorgesehenen TG/Haupt-FC-Einheiten 47 und 57 einzugeben.
-
Industrielle
Anwendbarkeit
-
Wie
oben beschrieben, können
gemäß der vorliegenden
Erfindung ein Betrieb zur Erzeugung von mehreren Stücken von
individuellen, voneinander verschiedenen Informationen und ein Betrieb
zur Eingabe der individuellen Informationen in jeden von mehreren
Halbleiterbauelementen parallel durchgeführt werden, weshalb die für eine Prüfung erforderliche
Zeit in dem Fall, in dem unterschiedliche Arten von individuellen
Informationen eingegeben werden müssen, verringert werden kann.
-
Zusammenfassung
-
Ein
Halbleiterprüfgerät, das die
zum Prüfen und
Reparieren von mehreren Halbleiterbauelementen nötige Zeit verringern kann.
Das Halbleiterprüfgerät führt eine
Prüfung
für mehrere
DUTs parallel durch und führt
eine Reparatur für
die mehreren DUTs parallel durch. Dazu enthält das Gerät einen ALPG, einen PDS, einen
AFM, einen Treiber-Anschlussstift-Prozessor, einen IO-Anschlussstift-Prozessor,
einen Treiber-Kanal
und einen IO-Kanal. Der IO-Anschlussstift-Prozessor enthält mehrere Sub-FC-Einheiten. Wird eine
Prüfung
für mehrere DUTs
simultan durchgeführt,
wird eine individuelle Muster-Signalform erzeugt, die individuellen
Informationen entspricht.