JPH1172538A - Ｉｃ試験装置、ｉｃ試験装置における測定方法及び記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の課題は、並列して測定する複数の被
測定デバイスの各経路毎にストローブ信号を発生するた
めのタイミングデータを補正して、各経路毎に正確な測
定が可能なＩＣ試験装置、ＩＣ試験装置における測定方
法及び記憶媒体を提供することである。 【解決手段】 データ発生回路７は、タイミングデータ
の最小値Ｔ１min を加算回路９に対して出力し、補正デ
ータ回路８は、コントローラ３から入力される被測定デ
バイスの番号データＤn に応じて、該当する番号の被測
定デバイスに対応する前記Ｔ１min に対する遅延時間Ｔ
DLn を加算回路９に対して出力し、加算回路９は、前記
Ｔ１min と前記補正データＴDLn とを加算してタイミン
グデータの補正を行い、クロック発生器１０は、加算回
路９から入力される補正されたタイミングデータに基づ
いてストローブ信号を発生してレジスタ回路６に対して
出力し、該ストローブ信号発生時に判定回路５からレジ
スタ回路６に入力される電圧レベルデータをレジスタ回
路６内にラッチするよう制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路を
試験するＩＣ試験装置に係り、詳細には、判定回路を共
通とし、複数の被測定デバイスを並列的に測定するＩＣ
試験装置、ＩＣ試験装置における測定方法、及び記憶媒
体に関する。

【０００２】

【従来の技術】近年、様々な電子機器に用いられる回路
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。ＩＣ、ＬＳＩ（Large Scale Integrated
circuit）等は、抵抗や、コンデンサ、トランジスタ等
の各素子の働きを、印刷、蒸着等の方法により形成した
回路によって実現するが、大量生産されるそれぞれの製
品間には多少の特性のばらつきが生じる。このようなＩ
ＣやＬＳＩの特性が、規格を満たしているか否かを試験
する装置がＩＣ試験装置である。

【０００３】ＩＣ試験装置を用いてＩＣ等の半導体集積
回路を試験する際には、複数の被測定デバイス（ＤＵ
Ｔ：Device Under Test ）に対して、同じデバイスプロ
グラムによって、並列的に試験を行うことが有効であ
る。

【０００４】以下、図２を参照して、複数の被測定デバ
イスの並列的な試験が可能な従来のＩＣ試験装置１１に
ついて説明する。

【０００５】図２は、従来のＩＣ試験装置１１の回路構
成を示すブロック図であり、被測定デバイス〜がＩ
Ｃ試験用測定ボード３０に実装されている場合について
例示している。

【０００６】図２において、ＩＣ試験装置１１は、パタ
ーン発生器１２、コントローラ１３、クロック発生器１
４、判定回路１５、レジスタ回路１６、データ発生回路
１７、及びクロック発生器２０によって構成されてお
り、ＩＣ試験用測定ボード３０に実装された複数の被測
定デバイス〜の試験を行う。

【０００７】まず、コントローラ１３は、前記複数の被
測定デバイス〜の内の、試験を行う被測定デバイス
を指示するコントロール信号をクロック発生器１４に対
して出力して、試験を行う任意の被測定デバイスに対し
てクロック発生器１４からイネーブル信号を出力させる
ように制御し、クロック発生器１４は、前記コントロー
ラ１３から入力されるコントロール信号に応じて、前記
複数の被測定デバイスの内の試験を行う任意の被測定デ
バイスのみに対して、該被測定デバイスをイネーブル状
態にするためのイネーブル信号を発生する。

【０００８】次いで、パターン発生器１２は、各被測定
デバイスを試験するために必要なパターン信号を成形
し、該パターン信号を前記複数の被測定デバイス〜
の各々に対して出力するとともに、データ発生回路１７
は、クロック発生器２０が発生するクロック信号（スト
ローブ信号（良否を判定する際の時間位置を規定する信
号））のタイミングデータＴ１をクロック発生器２０に
対して出力する。

【０００９】そして、判定回路１５は、前記複数の被測
定デバイスの出力端子をショートした信号の電圧レベル
を判定し、レジスタ回路１６に転送する。実際には、前
記コントローラ１３に制御されるクロック発生器１４に
よって前記複数の被測定デバイスの内任意のひとつの被
測定デバイスが選択されて、該選択された被測定デバイ
スのみがイネーブル状態であるので、判定回路１５は、
前記選択された被測定デバイスの出力端子から出力され
る信号の電圧レベルを判定し、電圧レベルデータとして
レジスタ回路１６に転送する。

【００１０】また、クロック発生器２０は、前記データ
発生回路１７から入力されるタイミングデータに基づい
て、ストローブ信号を発生してレジスタ回路１６に対し
て出力し、該ストローブ信号発生時に判定回路１５から
レジスタ回路１６に入力される電圧レベルデータをレジ
スタ回路１６内にラッチするよう制御し、レジスタ回路
１６は、クロック発生器２０から入力されるストローブ
信号のタイミングで、判定回路１５から入力される電圧
レベルデータを内部にラッチして保持する。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
たようなＩＣ試験装置１１において、Ｔ１は、パターン
発生器１２から出力された前記パターン信号が、前記複
数の被測定デバイスのそれぞれを介して判定回路１５に
入力され、更にレジスタ回路１６に到達するまでの時間
を前記複数の被測定デバイスに対応するそれぞれの経路
毎に求めた値Ｔ１n （n は、被測定デバイスの番号〜
のいずれか）の平均値である。

【００１２】このＴ１は当然各経路毎に誤差を含んでお
り、前記クロック発生器２０は、前記複数の被測定デバ
イスの各経路毎に誤差を含んだタイミングデータに基づ
いてストローブ信号を発生するため、該ストローブ信号
のタイミングで、判定回路１５から入力される電圧レベ
ルデータを内部にラッチして保持するレジスタ回路１６
の電圧レベルデータは、各被測定デバイス間の測定誤差
を生じることが常であった。

【００１３】そこで、本発明の課題は、並列して測定す
る複数の被測定デバイスの各経路毎にストローブ信号を
発生するためのタイミングデータを補正して、各経路毎
に正確な測定が可能なＩＣ試験装置、ＩＣ試験装置にお
ける測定方法、及び記憶媒体を提供することである。

【００１４】

【課題を解決するための手段】請求項１記載の発明は、
被測定デバイスを試験するための試験信号を生成して複
数の被測定デバイスの各々に対して出力する試験信号生
成手段と、前記複数の被測定デバイスの内の任意の被測
定デバイスを選択して被測定状態に制御する選択手段
と、前記選択手段によって選択された被測定デバイス
が、前記試験信号生成手段から入力された前記試験信号
によって所定の動作を行って出力する測定信号を、記憶
手段が記憶可能な測定データに変換する変換手段と、こ
の変換手段から入力される測定データを記憶する記憶手
段と、前記変換手段から前記記憶手段に測定データが入
力されるタイミングを示すタイミングデータを格納し、
該タイミングデータに基づいて、前記記憶手段が前記選
択手段によって選択された被測定デバイスの試験結果を
表す最適な測定データを記憶するタイミングを指示する
指示手段と、を備え、前記複数の被測定デバイスを並列
に試験するＩＣ試験装置において、前記タイミングデー
タを前記複数の被測定デバイス毎に補正するための補正
データを格納する補正データ格納手段を更に備え、前記
選択手段は、前記補正データ格納手段に格納された前記
複数の被測定デバイス毎の補正データの中から前記選択
された被測定デバイスに対応する補正データを選択し
て、前記指示手段に対して出力し、前記指示手段は、前
記選択手段から入力された補正データに基づいて前記タ
イミングデータを補正して前記記憶手段の記憶タイミン
グを指示することを特徴としている。

【００１５】請求項１記載の発明のＩＣ試験装置によれ
ば、試験信号生成手段は、被測定デバイスを試験するた
めの試験信号を生成して複数の被測定デバイスの各々に
対して出力し、選択手段は、前記複数の被測定デバイス
の内の任意の被測定デバイスを選択して被測定状態に制
御し、変換手段は、前記選択手段によって選択された被
測定デバイスが、前記試験信号生成手段から入力された
前記試験信号によって所定の動作を行って出力する測定
信号を、記憶手段が記憶可能な測定データに変換し、記
憶手段は、前記変換手段から入力される測定データを記
憶し、指示手段は、前記変換手段から前記記憶手段に測
定データが入力されるタイミングを示すタイミングデー
タを格納し、該タイミングデータに基づいて、前記記憶
手段が前記選択手段によって選択された被測定デバイス
の試験結果を表す最適な測定データを記憶するタイミン
グを指示し、前記複数の被測定デバイスを並列に試験す
るＩＣ試験装置において、補正データ格納手段は、前記
タイミングデータを前記複数の被測定デバイス毎に補正
するための補正データを格納し、前記選択手段は、前記
補正データ格納手段に格納された前記複数の被測定デバ
イス毎の補正データの中から前記選択された被測定デバ
イスに対応する補正データを選択して、前記指示手段に
対して出力し、前記指示手段は、前記選択手段から入力
された補正データに基づいて前記タイミングデータを補
正して前記記憶手段の記憶タイミングを指示する。

【００１６】また、請求項３記載の発明は、被測定デバ
イスを試験するための試験信号を生成して複数の被測定
デバイスの各々に対して出力し、前記複数の被測定デバ
イスの内の任意の被測定デバイスを選択して被測定状態
に制御し、前記選択された被測定デバイスが、前記試験
信号によって所定の動作を行って出力する測定信号を、
記憶手段が記憶可能な測定データに変換し、前記記憶手
段に測定データが入力されるタイミングを示すタイミン
グデータに基づいて、前記記憶手段が前記選択された被
測定デバイスの試験結果を表す最適な測定データを記憶
するタイミングを指示し、前記複数の被測定デバイスを
並列に試験するＩＣ試験装置における測定方法におい
て、前記タイミングデータを前記複数の被測定デバイス
毎に補正するための補正データを補正データ格納手段に
格納し、前記複数の被測定デバイス毎の補正データの中
から前記選択された被測定デバイスに対応する補正デー
タを選択して、該補正データに基づいて前記タイミング
データを補正して前記記憶手段の記憶タイミングを指示
することを特徴としている。

【００１７】請求項３記載の発明のＩＣ試験装置におけ
る測定方法によれば、被測定デバイスを試験するための
試験信号を生成して複数の被測定デバイスの各々に対し
て出力し、前記複数の被測定デバイスの内の任意の被測
定デバイスを選択して被測定状態に制御し、前記選択さ
れた被測定デバイスが、前記試験信号によって所定の動
作を行って出力する測定信号を、記憶手段が記憶可能な
測定データに変換し、前記記憶手段に測定データが入力
されるタイミングを示すタイミングデータに基づいて、
前記記憶手段が前記選択された被測定デバイスの試験結
果を表す最適な測定データを記憶するタイミングを指示
し、前記複数の被測定デバイスを並列に試験するＩＣ試
験装置における測定方法において、前記タイミングデー
タを前記複数の被測定デバイス毎に補正するための補正
データを補正データ格納手段に格納し、前記複数の被測
定デバイス毎の補正データの中から前記選択された被測
定デバイスに対応する補正データを選択して、該補正デ
ータに基づいて前記タイミングデータを補正して前記記
憶手段の記憶タイミングを指示する。

【００１８】したがって、請求項１及び請求項３記載の
発明によれば、前記複数の被測定デバイスの各経路毎に
補正データによって補正されたタイミングデータに基づ
いて測定データを記憶手段に記憶できるため、各被測定
デバイス毎にタイミングデータに誤差があることによる
測定誤差を生じることなく正確な試験を行うことができ
る。

【００１９】請求項５記載の発明は、コンピュータが実
行可能なプログラムを格納した記憶媒体であって、被測
定デバイスを試験するための試験信号を生成して複数の
被測定デバイスの各々に対して出力するためのコンピュ
ータが実行可能なプログラムコードと、前記複数の被測
定デバイスの内の任意の被測定デバイスを選択して被測
定状態に制御するとともに、補正データ格納手段に格納
された前記複数の被測定デバイス毎の補正データの中か
ら前記選択された被測定デバイスに対応する補正データ
を選択するためのコンピュータが実行可能なプログラム
コードと、前記選択された被測定デバイスが、前記試験
信号によって所定の動作を行って出力する測定信号を、
記憶手段が記憶可能な測定データに変換するコンピュー
タが実行可能なプログラムコードと、前記記憶手段に測
定データが入力されるタイミングを示すタイミングデー
タを、前記選択された補正データに基づいて補正して、
前記記憶手段が前記選択された被測定デバイスの試験結
果を表す最適な測定データを記憶するタイミングを指示
するためのコンピュータが実行可能なプログラムコード
と、を含むプログラムを格納したことを特徴としてい
る。

【００２０】請求項５記載の発明の記憶媒体によれば、
格納された各プログラムを実行するコンピュータに対し
て、被測定デバイスを試験するための試験信号を生成し
て複数の被測定デバイスの各々に対して出力させ、前記
複数の被測定デバイスの内の任意の被測定デバイスを選
択して被測定状態に制御するとともに、補正データ格納
手段に格納された前記複数の被測定デバイス毎の補正デ
ータの中から前記選択された被測定デバイスに対応する
補正データを選択させ、前記選択された被測定デバイス
が、前記試験信号によって所定の動作を行って出力する
測定信号を、記憶手段が記憶可能な測定データに変換さ
せ、前記記憶手段に測定データが入力されるタイミング
を示すタイミングデータを、前記選択された補正データ
に基づいて補正して、前記記憶手段が前記選択された被
測定デバイスの試験結果を表す最適な測定データを記憶
するタイミングを指示させる。

【００２１】したがって、前記複数の被測定デバイスの
各経路毎に補正データによって補正されたタイミングデ
ータに基づいて測定データを記憶手段に記憶するように
コンピュータを制御できるため、各被測定デバイス毎に
タイミングデータに誤差があることによる測定誤差を生
じることなく正確な試験をコンピュータによって行うこ
とができる。

【００２２】請求項２記載の発明は、請求項１記載のＩ
Ｃ試験装置において、前記補正データは、前記タイミン
グデータとの差分を示すデータであり、前記指示手段
は、前記タイミングデータと前記補正データを加算して
前記タイミングデータの補正を行う加算器を備えること
を特徴としている。

【００２３】請求項２記載の発明のＩＣ試験装置によれ
ば、請求項１記載のＩＣ試験装置において、前記補正デ
ータは、前記タイミングデータとの差分を示すデータで
あり、前記指示手段は、前記タイミングデータと前記補
正データを加算して前記タイミングデータの補正を行う
加算器を備える。

【００２４】また、請求項４記載の発明は、請求項３記
載のＩＣ試験装置における測定方法において、前記補正
データは、前記タイミングデータとの差分を示すデータ
であり、前記タイミングデータと前記補正データを加算
して前記タイミングデータの補正を行うことを特徴とし
ている。

【００２５】請求項４記載の発明のＩＣ試験装置におけ
る測定方法によれば、請求項３記載のＩＣ試験装置にお
ける測定方法において、前記補正データは、前記タイミ
ングデータとの差分を示すデータであり、前記タイミン
グデータと前記補正データを加算して前記タイミングデ
ータの補正を行う。

【００２６】したがって、請求項２及び請求項４記載の
発明によれば、請求項１及び請求項３記載の発明の効果
に加えて、前記タイミングデータと前記補正データを加
算することによって前記タイミングデータの補正を行う
ため、各被測定デバイス毎にタイミングデータに誤差が
あることによる測定誤差を生じることなく正確な試験を
行うことが、簡単な演算によって可能となる。

【００２７】

【発明の実施の形態】以下、図１を参照して本発明に係
るＩＣ試験装置１の実施の形態を詳細に説明する。まず
構成を説明する。図１は、本実施の形態のＩＣ試験装置
１の回路構成を示すブロック図であり、図２の従来のＩ
Ｃ試験装置１１を示した図と同様に、被測定デバイス
〜がＩＣ試験用測定ボード３０に実装されている場合
について例示している。

【００２８】図１において、ＩＣ試験装置１は、パター
ン発生器２、コントローラ３、クロック発生器４、判定
回路５、レジスタ回路６、データ発生回路７、補正デー
タ回路８、加算回路９、及びクロック発生器１０によっ
て構成されており、ＩＣ試験用測定ボード３０に実装さ
れた複数の被測定デバイス〜の試験を行う。

【００２９】パターン発生器２は、各種波形発生のタイ
ミングを指定するタイミングエッジを生成し、更に該生
成されたタイミングエッジと波形データを合成して、各
被測定デバイスを試験するために必要なパターン信号を
成形し、該パターン信号を前記複数の被測定デバイス
〜の各々に対して出力する。

【００３０】コントローラ３は、前記複数の被測定デバ
イス〜の内の、試験を行う被測定デバイスを指示す
るコントロール信号をクロック発生器４に対して出力し
て、試験を行う任意の被測定デバイスに対してクロック
発生器４からイネーブル信号を出力させるように制御す
る。また、コントローラ３は、試験を行っている被測定
デバイスの番号データＤn （n は、被測定デバイスの番
号〜のいずれか）を補正データ回路８に対して出力
して、該試験を行っている被測定デバイスの補正データ
を補正データ回路８から加算回路９に転送するように制
御する。

【００３１】クロック発生器４は、前記コントローラ３
から入力されるコントロール信号に応じて、前記複数の
被測定デバイスの内の試験を行う任意の被測定デバイス
のみに対して、該被測定デバイスをイネーブル状態にす
るためのイネーブル信号を発生する。

【００３２】判定回路５は、前記複数の被測定デバイス
の出力端子をショートした信号の電圧レベルを判定し、
レジスタ回路６に転送する。実際には、前記コントロー
ラ３に制御されるクロック発生器４によって前記複数の
被測定デバイスの内任意のひとつの被測定デバイスが選
択されて、該選択された被測定デバイスのみがイネーブ
ル状態であるので、判定回路５は、前記選択された被測
定デバイスの出力端子から出力される信号の電圧レベル
を判定し、電圧レベルデータとしてレジスタ回路６に転
送する。

【００３３】レジスタ回路６は、クロック発生器１０か
ら入力されるストローブ信号のタイミングで、判定回路
５から入力される電圧レベルデータを内部にラッチして
保持する。

【００３４】データ発生回路７は、クロック発生器１０
が発生するクロック信号のタイミングデータの最小値Ｔ
１min を加算回路９に対して出力する。Ｔ１min は、パ
ターン発生器２から出力された前記パターン信号が、前
記複数の被測定デバイスのそれぞれを介して判定回路５
に入力され、更にレジスタ回路６に到達するまでの時間
を前記複数の被測定デバイスに対応するそれぞれの経路
毎に求めた値Ｔ１n （n は、被測定デバイスの番号〜
のいずれか）の内の最小値である。このＴ１min は、
補正データ回路８に格納される補正データによって補正
される。

【００３５】補正データ回路８は、前記Ｔ１min に対す
る前記Ｔ１n の遅延時間ＴDLn （nは、被測定デバイス
の番号〜のいずれか）を前記複数の被測定デバイス
のそれぞれの経路毎に対応づけて補正データとして格納
しており、前記コントローラ３から入力される試験を行
っている被測定デバイスの番号データＤn に応じて、該
当する番号の被測定デバイスに対応する補正データＴDL
n を加算回路９に対して出力する。

【００３６】加算回路９は、前記データ発生回路７から
入力されるタイミングデータの最小値Ｔ１min と、前記
補正データ回路８から入力される補正データＴDLn とを
加算してタイミングデータの補正を行い、その結果をク
ロック発生器１０に対して出力する。

【００３７】クロック発生器１０は、前記加算回路９か
ら入力される補正されたタイミングデータに基づいて、
ストローブ信号を発生してレジスタ回路６に対して出力
し、該ストローブ信号発生時に判定回路５からレジスタ
回路６に入力される電圧レベルデータをレジスタ回路６
内にラッチするよう制御する。このクロック発生器１０
は、前記複数の被測定デバイスの各経路毎に補正したタ
イミングデータに基づいてストローブ信号を発生するこ
とができるため、各被測定デバイス間の測定誤差を生じ
ることなく試験を行うことができる。

【００３８】次に、動作を説明する。以下、一例とし
て、被測定デバイスに対する試験を行う場合について
説明する。

【００３９】まず、前記複数の被測定デバイスに対する
試験を行う際には、当該被測定デバイスに応じたタイミ
ングデータの最小値Ｔ１min がデータ発生回路７に格納
され、また、前記複数の被測定デバイスの各経路毎の補
正データＴDLn （n は、被測定デバイスの番号〜の
いずれか）が補正データ回路８にそれぞれ格納される。

【００４０】ＩＣ試験装置１による試験が開始される
と、コントローラ３は、前記複数の被測定デバイス〜
の内の、試験を行う被測定デバイスが被測定デバイス
であることを指示するコントロール信号をクロック発
生器４に対して出力して、被測定デバイスに対してク
ロック発生器４からイネーブル信号を出力させるように
制御し、クロック発生器４は、前記コントローラ３から
入力されるコントロール信号に応じて、被測定デバイス
のみに対して、該被測定デバイスをイネーブル状態
にするためのイネーブル信号を発生する。

【００４１】また、コントローラ３は、試験を行ってい
る被測定デバイスの番号データＤ1 を補正データ回路
８に対して出力して、被測定デバイスの補正データを
補正データ回路８から加算回路９に転送するように制御
し、補正データ回路８は、前記コントローラ３から入力
される番号データＤ1 に応じて、前記Ｔ１min に対する
前記Ｔ１1 の遅延時間ＴDL1 を補正データとして加算回
路９に対して出力する。

【００４２】また、データ発生回路７は、クロック発生
器１０が発生するクロック信号のタイミングデータの最
小値Ｔ１min を加算回路９に対して出力し、加算回路９
は、前記データ発生回路７から入力されるタイミングデ
ータの最小値Ｔ１min と、前記補正データ回路８から入
力される補正データＴDLn とを加算してタイミングデー
タの補正を行い、その結果をクロック発生器１０に対し
て出力する。

【００４３】次いで、パターン発生器２は、各被測定デ
バイスを試験するために必要なパターン信号を成形し、
該パターン信号を前記複数の被測定デバイス〜の各
々に対して出力するが、前記クロック発生器４からイネ
ーブル信号が入力されているのは、被測定デバイスの
みであるので、前記パターン信号は、被測定デバイス
内部の回路を介して、判定回路５に対して出力される。

【００４４】判定回路５は、被測定デバイスの出力端
子から出力される信号の電圧レベルを判定し、電圧レベ
ルデータとしてレジスタ回路６に転送する。

【００４５】そして、クロック発生器１０は、前記加算
回路９から入力される補正されたタイミングデータに基
づいて、ストローブ信号を発生してレジスタ回路６に対
して出力し、該ストローブ信号発生時に判定回路５から
レジスタ回路６に入力される電圧レベルデータをレジス
タ回路６内にラッチするよう制御し、レジスタ回路６
は、クロック発生器１０から入力されるストローブ信号
のタイミングで、判定回路５から入力される電圧レベル
データを内部にラッチして保持する。

【００４６】このクロック発生器１０は、被測定デバイ
スの経路に適するように補正したタイミングデータに
基づいてストローブ信号を発生することができるため、
測定誤差を生じることなく試験を行うことができる。

【００４７】以上説明したように、本実施の形態のＩＣ
試験装置１によれば、データ発生回路７は、クロック発
生器１０が発生するクロック信号のタイミングデータの
最小値Ｔ１min を加算回路９に対して出力し、補正デー
タ回路８は、前記Ｔ１min に対する前記Ｔ１n の遅延時
間ＴDLn を前記複数の被測定デバイスのそれぞれの経路
毎に対応づけて補正データとして格納しており、前記コ
ントローラ３から入力される試験を行っている被測定デ
バイスの番号データＤn に応じて、該当する番号の被測
定デバイスに対応する前記遅延時間ＴDLn を加算回路９
に対して出力する。

【００４８】そして、加算回路９は、前記データ発生回
路７から入力されるタイミングデータの最小値Ｔ１min
と、前記補正データ回路８から入力される補正データＴ
DLnとを加算してタイミングデータの補正を行い、その
結果をクロック発生器１０に対して出力し、クロック発
生器１０は、前記加算回路９から入力される補正された
タイミングデータに基づいて、ストローブ信号を発生し
てレジスタ回路６に対して出力し、該ストローブ信号発
生時に判定回路５からレジスタ回路６に入力される電圧
レベルデータをレジスタ回路６内にラッチするよう制御
する構成とした。

【００４９】したがって、前記クロック発生器１０は、
前記複数の被測定デバイスの各経路毎に補正したタイミ
ングデータに基づいてストローブ信号を発生することが
できるため、ＩＣ試験装置１は、各被測定デバイス毎の
経路間の測定誤差を生じることなく正確な試験を行うこ
とができる。

【００５０】

【発明の効果】請求項１及び請求項３記載の発明によれ
ば、前記複数の被測定デバイスの各経路毎に補正データ
によって補正されたタイミングデータに基づいて測定デ
ータを記憶手段に記憶できるため、各被測定デバイス毎
にタイミングデータに誤差があることによる測定誤差を
生じることなく正確な試験を行うことができる。

【００５１】請求項２及び請求項４記載の発明によれ
ば、請求項１及び請求項３記載の発明の効果に加えて、
前記タイミングデータと前記補正データを加算すること
によって、前記タイミングデータの補正を行うため、各
被測定デバイス毎にタイミングデータに誤差があること
による測定誤差を生じることなく正確な試験を行うこと
が、簡単な演算によって可能となる。

【００５２】請求項５記載の発明によれば、前記複数の
被測定デバイスの各経路毎に補正データによって補正さ
れたタイミングデータに基づいて測定データを記憶手段
に記憶するようにコンピュータを制御できるため、各被
測定デバイス毎にタイミングデータに誤差があることに
よる測定誤差を生じることなく正確な試験をコンピュー
タによって行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のＩＣ試験装置１の回路
構成を示すブロック図。

【図２】従来のＩＣ試験装置１１の回路構成を示すブロ
ック図。

【符号の説明】

１ ＩＣ試験装置 ２ パターン発生器 ３ コントローラ ４ クロック発生器 ５ 判定回路 ６ レジスタ回路 ７ データ発生回路 ８ 補正データ回路 ９ 加算回路 １０ クロック発生器 １１ ＩＣ試験装置 １２ パターン発生器 １３ クロック発生器 １４ クロック発生器 １５ 判定回路 １６ レジスタ回路 １７ データ発生回路 ２０ コントローラ

Claims (5)

【特許請求の範囲】
1. 【請求項１】被測定デバイスを試験するための試験信号
   を生成して複数の被測定デバイスの各々に対して出力す
   る試験信号生成手段と、 前記複数の被測定デバイスの内の任意の被測定デバイス
   を選択して被測定状態に制御する選択手段と、 前記選択手段によって選択された被測定デバイスが、前
   記試験信号生成手段から入力された前記試験信号によっ
   て所定の動作を行って出力する測定信号を、記憶手段が
   記憶可能な測定データに変換する変換手段と、 この変換手段から入力される測定データを記憶する記憶
   手段と、 前記変換手段から前記記憶手段に測定データが入力され
   るタイミングを示すタイミングデータを格納し、該タイ
   ミングデータに基づいて、前記記憶手段が前記選択手段
   によって選択された被測定デバイスの試験結果を表す最
   適な測定データを記憶するタイミングを指示する指示手
   段と、 を備え、前記複数の被測定デバイスを並列に試験するＩ
   Ｃ試験装置において、 前記タイミングデータを前記複数の被測定デバイス毎に
   補正するための補正データを格納する補正データ格納手
   段を更に備え、 前記選択手段は、前記補正データ格納手段に格納された
   前記複数の被測定デバイス毎の補正データの中から前記
   選択された被測定デバイスに対応する補正データを選択
   して、前記指示手段に対して出力し、 前記指示手段は、前記選択手段から入力された補正デー
   タに基づいて前記タイミングデータを補正して前記記憶
   手段の記憶タイミングを指示することを特徴とするＩＣ
   試験装置。
2. 【請求項２】前記補正データは、前記タイミングデータ
   との差分を示すデータであり、 前記指示手段は、前記タイミングデータと前記補正デー
   タを加算して前記タイミングデータの補正を行う加算器
   を備えることを特徴とする請求項１記載のＩＣ試験装
   置。
3. 【請求項３】被測定デバイスを試験するための試験信号
   を生成して複数の被測定デバイスの各々に対して出力
   し、前記複数の被測定デバイスの内の任意の被測定デバ
   イスを選択して被測定状態に制御し、前記選択された被
   測定デバイスが、前記試験信号によって所定の動作を行
   って出力する測定信号を、記憶手段が記憶可能な測定デ
   ータに変換し、前記記憶手段に測定データが入力される
   タイミングを示すタイミングデータに基づいて、前記記
   憶手段が前記選択された被測定デバイスの試験結果を表
   す最適な測定データを記憶するタイミングを指示し、前
   記複数の被測定デバイスを並列に試験するＩＣ試験装置
   における測定方法において、 前記タイミングデータを前記複数の被測定デバイス毎に
   補正するための補正データを補正データ格納手段に格納
   し、前記複数の被測定デバイス毎の補正データの中から
   前記選択された被測定デバイスに対応する補正データを
   選択して、該補正データに基づいて前記タイミングデー
   タを補正して前記記憶手段の記憶タイミングを指示する
   ことを特徴とするＩＣ試験装置における測定方法。
4. 【請求項４】前記補正データは、前記タイミングデータ
   との差分を示すデータであり、前記タイミングデータと
   前記補正データを加算して前記タイミングデータの補正
   を行うことを特徴とする請求項３記載のＩＣ試験装置に
   おける測定方法。
5. 【請求項５】コンピュータが実行可能なプログラムを格
   納した記憶媒体であって、 被測定デバイスを試験するための試験信号を生成して複
   数の被測定デバイスの各々に対して出力するためのコン
   ピュータが実行可能なプログラムコードと、 前記複数の被測定デバイスの内の任意の被測定デバイス
   を選択して被測定状態に制御するとともに、補正データ
   格納手段に格納された前記複数の被測定デバイス毎の補
   正データの中から前記選択された被測定デバイスに対応
   する補正データを選択するためのコンピュータが実行可
   能なプログラムコードと、 前記選択された被測定デバイスが、前記試験信号によっ
   て所定の動作を行って出力する測定信号を、記憶手段が
   記憶可能な測定データに変換するコンピュータが実行可
   能なプログラムコードと、 前記記憶手段に測定データが入力されるタイミングを示
   すタイミングデータを、前記選択された補正データに基
   づいて補正して、前記記憶手段が前記選択された被測定
   デバイスの試験結果を表す最適な測定データを記憶する
   タイミングを指示するためのコンピュータが実行可能な
   プログラムコードと、 を含むプログラムを格納したことを特徴とする記憶媒
   体。