JPH09184871A - 半導体テストシステムの自動校正装置 - Google Patents
半導体テストシステムの自動校正装置Info
- Publication number
- JPH09184871A JPH09184871A JP7353609A JP35360995A JPH09184871A JP H09184871 A JPH09184871 A JP H09184871A JP 7353609 A JP7353609 A JP 7353609A JP 35360995 A JP35360995 A JP 35360995A JP H09184871 A JPH09184871 A JP H09184871A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral circuit
- correction data
- module
- relay
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 半導体テストシステムにおいて、ＤＵＴ３３
の周辺回路２１による入出力信号の誤差の補正や動作確
認を行うのに適した自動校正装置を提供する。 【解決手段】 デバイスプログラムとリンクした、テー
ブル形式のツールにより、試験条件の設定に対応した周
辺回路２１の変更状態をキャリブレーションデータとし
て取り込んで、ＡＣモジュール６０の信号設定データを
補正し、周辺回路２１を含めた誤差の補正や周辺回路２
１での動作確認を自動で行う。
の周辺回路２１による入出力信号の誤差の補正や動作確
認を行うのに適した自動校正装置を提供する。 【解決手段】 デバイスプログラムとリンクした、テー
ブル形式のツールにより、試験条件の設定に対応した周
辺回路２１の変更状態をキャリブレーションデータとし
て取り込んで、ＡＣモジュール６０の信号設定データを
補正し、周辺回路２１を含めた誤差の補正や周辺回路２
１での動作確認を自動で行う。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログとデジタ
ル混在のＩＣを試験する半導体テストシステムにおい
て、被試験ＩＣの周辺回路を含めたアナログ入出力信号
のキャリブレーションを行うのに適した半導体テストシ
ステムの自動校正装置に関する。
ル混在のＩＣを試験する半導体テストシステムにおい
て、被試験ＩＣの周辺回路を含めたアナログ入出力信号
のキャリブレーションを行うのに適した半導体テストシ
ステムの自動校正装置に関する。
【０００２】
【従来の技術】従来のキャリブレーションの方法につい
て図６を参照して説明する。アナログとデジタル混在の
ＩＣを試験する半導体テストシステムにおいて、アナロ
グ入出力ピンをもつＩＣを試験するためには、被試験Ｉ
Ｃ（以下ＤＵＴと記す）の品種に応じて、そのＤＵＴ３
３と半導体テストシステムとのインタフェースとなるパ
フォーマンスボード２０上に、フィルタ、アッテネータ
やバッファアンプなどの周辺回路２１が必要となる。
て図６を参照して説明する。アナログとデジタル混在の
ＩＣを試験する半導体テストシステムにおいて、アナロ
グ入出力ピンをもつＩＣを試験するためには、被試験Ｉ
Ｃ（以下ＤＵＴと記す）の品種に応じて、そのＤＵＴ３
３と半導体テストシステムとのインタフェースとなるパ
フォーマンスボード２０上に、フィルタ、アッテネータ
やバッファアンプなどの周辺回路２１が必要となる。
【０００３】そして、ＤＵＴ３３を試験する前に、あら
かじめ周辺回路２１で生じる誤差を、マニュアル測定し
ておき、信号源の信号設定データを補正する必要があ
る。そのため、試験を行っている途中で周辺回路２１の
状態を変更する場合、周辺回路２１の変更状態に応じた
信号源の信号設定データの補正を、そのつど間違い無く
行う必要がある。
かじめ周辺回路２１で生じる誤差を、マニュアル測定し
ておき、信号源の信号設定データを補正する必要があ
る。そのため、試験を行っている途中で周辺回路２１の
状態を変更する場合、周辺回路２１の変更状態に応じた
信号源の信号設定データの補正を、そのつど間違い無く
行う必要がある。
【０００４】図６に示すように従来の半導体テストシス
テムにおける校正装置は、交流の試験信号を発生または
測定する複数のＡＣモジュール６０と、周辺回路２１と
被測定デバイスのＤＵＴ３３とを搭載するパフォーマン
スボード２０と、キャリブレーションモジュール４０
と、パフォーマンスボード２０上のリレーを制御するリ
レー制御レジスタ５０と、設定データと測定データを比
較・演算して補正データを求める演算部７０とで構成さ
れ、リレー４１と、リレー４２と、リレー４３と、リレ
ー４４とはプログラムで制御される。尚、パフォーマン
スボード２０上の回路とシステム本体の信号ラインとは
接触端子２２を介して接続される。
テムにおける校正装置は、交流の試験信号を発生または
測定する複数のＡＣモジュール６０と、周辺回路２１と
被測定デバイスのＤＵＴ３３とを搭載するパフォーマン
スボード２０と、キャリブレーションモジュール４０
と、パフォーマンスボード２０上のリレーを制御するリ
レー制御レジスタ５０と、設定データと測定データを比
較・演算して補正データを求める演算部７０とで構成さ
れ、リレー４１と、リレー４２と、リレー４３と、リレ
ー４４とはプログラムで制御される。尚、パフォーマン
スボード２０上の回路とシステム本体の信号ラインとは
接触端子２２を介して接続される。
【０００５】次ぎに、ＡＣモジュール６０をキャリブレ
ーションする方法を説明する。まず、ＡＣモジュール６
０から出力される試験信号は、リレー４１とリレー４３
をＯＦＦ、リレー４２とリレー４４をＯＮとして、パフ
ォーマンスボード２０上には出さずに、直接Ｃａｌライ
ン４００を通してキャリブレーションモジュール４０へ
供給し、そこで試験信号のＡＣ振幅やＤＣオフセットそ
の他を測定する。
ーションする方法を説明する。まず、ＡＣモジュール６
０から出力される試験信号は、リレー４１とリレー４３
をＯＦＦ、リレー４２とリレー４４をＯＮとして、パフ
ォーマンスボード２０上には出さずに、直接Ｃａｌライ
ン４００を通してキャリブレーションモジュール４０へ
供給し、そこで試験信号のＡＣ振幅やＤＣオフセットそ
の他を測定する。
【０００６】そして、ＡＣモジュール６０に設定した試
験信号の振幅データと、キャリブレーションモジュール
４０での測定データとから、演算部７０において、オフ
セットとゲインの誤差補正データを算出し、その誤差補
正データからＡＣモジュール６０の設定値をデバイスプ
ログラム上で変更することによりキャリブレーションを
おこなう。
験信号の振幅データと、キャリブレーションモジュール
４０での測定データとから、演算部７０において、オフ
セットとゲインの誤差補正データを算出し、その誤差補
正データからＡＣモジュール６０の設定値をデバイスプ
ログラム上で変更することによりキャリブレーションを
おこなう。
【０００７】一方、ＤＵＴ３３の試験を行うときは、リ
レー４１とリレー４３をＯＮ、リレー４２とリレー４４
をＯＦＦとして、ＡＣモジュール６０から出力される試
験信号は、周辺回路２１を通してＤＵＴ３３に与えて試
験を行っている。
レー４１とリレー４３をＯＮ、リレー４２とリレー４４
をＯＦＦとして、ＡＣモジュール６０から出力される試
験信号は、周辺回路２１を通してＤＵＴ３３に与えて試
験を行っている。
【０００８】
【発明が解決しようとする課題】上記説明のように、従
来においては、周辺回路２１を含めたキャリブレーショ
ンは自動で行っていない。したがって、周辺回路２１を
含めたキャリブレーションを行う場合は、あらかじめ周
辺回路２１で生じる誤差をマニュアル測定しておき、デ
バイスプログラムの設定内容を変更してＡＣモジュール
６０への信号設定データを補正する必要がある。しか
し、ＤＵＴ３３の試験を行っている途中で周辺回路２１
の状態を変更する場合、周辺回路２１の変更状態に応じ
た補正をデバイスプログラムで行わねばならず、補正デ
ータの管理や補正の実行が大きな負担となる実用上の不
便があった。
来においては、周辺回路２１を含めたキャリブレーショ
ンは自動で行っていない。したがって、周辺回路２１を
含めたキャリブレーションを行う場合は、あらかじめ周
辺回路２１で生じる誤差をマニュアル測定しておき、デ
バイスプログラムの設定内容を変更してＡＣモジュール
６０への信号設定データを補正する必要がある。しか
し、ＤＵＴ３３の試験を行っている途中で周辺回路２１
の状態を変更する場合、周辺回路２１の変更状態に応じ
た補正をデバイスプログラムで行わねばならず、補正デ
ータの管理や補正の実行が大きな負担となる実用上の不
便があった。
【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、周辺回路２１の変更状態を含め
てデバイスの試験中に自動でキャリブレーションがおこ
なえる半導体テストシステムの自動校正装置を提供する
ことにある。
のであり、その目的は、周辺回路２１の変更状態を含め
てデバイスの試験中に自動でキャリブレーションがおこ
なえる半導体テストシステムの自動校正装置を提供する
ことにある。
【００１０】
【課題を解決する為の手段】上記目的を解決するため
に、本発明では、周辺回路を有するデバイスの半導体試
験装置において、キャリブレーションの内容設定ができ
る条件設定手段を設け、周辺回路２１と被測定デバイス
のＤＵＴ３３との間に、切り換え手段を設け、該切り換
え手段により前記周辺回路２１の出力を受けて測定する
測定手段を設ける。
に、本発明では、周辺回路を有するデバイスの半導体試
験装置において、キャリブレーションの内容設定ができ
る条件設定手段を設け、周辺回路２１と被測定デバイス
のＤＵＴ３３との間に、切り換え手段を設け、該切り換
え手段により前記周辺回路２１の出力を受けて測定する
測定手段を設ける。
【００１１】ＡＣモジュール６０の出力が前記周辺回路
（２１）を介して得られる期待値のデータと前記測定手
段との測定データとを受けて、誤差補正データを演算す
る演算部７０を設け、該演算部７０で演算した誤差補正
データを、リレー制御レジスタ５０に対応するアドレス
に格納する補正データメモリ８０を設け、前記リレー制
御レジスタ５０からのデータ出力により前記補正データ
メモリ８０に格納された誤差補正データを選択して、前
記ＡＣモジュール６０の設定データを補正することによ
り、周辺回路２１の状態の変化を含めたキャリブレーシ
ョンがおこなえることを特徴とした半導体テストシステ
ムの自動校正装置を提供する。
（２１）を介して得られる期待値のデータと前記測定手
段との測定データとを受けて、誤差補正データを演算す
る演算部７０を設け、該演算部７０で演算した誤差補正
データを、リレー制御レジスタ５０に対応するアドレス
に格納する補正データメモリ８０を設け、前記リレー制
御レジスタ５０からのデータ出力により前記補正データ
メモリ８０に格納された誤差補正データを選択して、前
記ＡＣモジュール６０の設定データを補正することによ
り、周辺回路２１の状態の変化を含めたキャリブレーシ
ョンがおこなえることを特徴とした半導体テストシステ
ムの自動校正装置を提供する。
【００１２】また、上記目的を解決するために、本発明
では、被試験デバイスの周辺回路を有する半導体試験装
置において、キャリブレーションの実行時にＤＵＴ３３
の周辺回路２１の動作確認の診断を併せて行うことがで
きることを特徴とした半導体テストシステムの自動校正
装置を提供する。
では、被試験デバイスの周辺回路を有する半導体試験装
置において、キャリブレーションの実行時にＤＵＴ３３
の周辺回路２１の動作確認の診断を併せて行うことがで
きることを特徴とした半導体テストシステムの自動校正
装置を提供する。
【００１３】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１４】
【実施例】本発明の実施例について、図１〜図５を参照
して説明する。本発明の構成は、図１に示すように、交
流の試験信号を発生または測定するＡＣモジュール６０
と、被測定デバイスのＤＵＴ３３と周辺回路２１とを搭
載するパフォーマンスボード２０と、キャリブレーショ
ンモジュール４０と、リレー制御レジスタ５０と、期待
値データと測定データを比較・演算して補正データを求
める演算部７０と、リレー４１と、リレー４２と、リレ
ー４３と、リレー４４との従来構成に、リレー２と、リ
レー３と、補正データメモリ８０と、図３に示すＣＡＬ
ツールにより作成され、デバイスプログラムから呼び出
されるテーブル形式のキャリブレーション条件・手順を
追加した構成になっている。
して説明する。本発明の構成は、図１に示すように、交
流の試験信号を発生または測定するＡＣモジュール６０
と、被測定デバイスのＤＵＴ３３と周辺回路２１とを搭
載するパフォーマンスボード２０と、キャリブレーショ
ンモジュール４０と、リレー制御レジスタ５０と、期待
値データと測定データを比較・演算して補正データを求
める演算部７０と、リレー４１と、リレー４２と、リレ
ー４３と、リレー４４との従来構成に、リレー２と、リ
レー３と、補正データメモリ８０と、図３に示すＣＡＬ
ツールにより作成され、デバイスプログラムから呼び出
されるテーブル形式のキャリブレーション条件・手順を
追加した構成になっている。
【００１５】そして、パフォーマンスボード２０上のリ
レー２と、リレー３と、周辺回路２１のリレー２８とリ
レー２９との設定は、リレー制御レジスタ５０からコン
トロールされる。また、リレー４１と、リレー４２と、
リレー４３と、リレー４４とはＡＣモジュール６０が設
定されると、リレー４１、４３がオンに、リレー４２、
４４がオフに設定される。
レー２と、リレー３と、周辺回路２１のリレー２８とリ
レー２９との設定は、リレー制御レジスタ５０からコン
トロールされる。また、リレー４１と、リレー４２と、
リレー４３と、リレー４４とはＡＣモジュール６０が設
定されると、リレー４１、４３がオンに、リレー４２、
４４がオフに設定される。
【００１６】本発明では、周辺回路２１と被測定デバイ
スのＤＵＴ３３との間にリレー２とリレー３を設け、キ
ャリブレーションモジュール４０を割り込ませることに
より、周辺回路２１の誤差を含めてＡＣモジュール６０
の試験信号を測定する。
スのＤＵＴ３３との間にリレー２とリレー３を設け、キ
ャリブレーションモジュール４０を割り込ませることに
より、周辺回路２１の誤差を含めてＡＣモジュール６０
の試験信号を測定する。
【００１７】また、周辺回路２１のリレーの設定状態に
対応する誤差補正データは、リレー制御レジスタ５０の
内容によって選択できる。そして、リレー制御レジスタ
５０を書き換えたときには、そのレジスタに対応した補
正データメモリ８０のデータが選択されて、直ちにその
状態に応じた誤差補正データとしてＡＣモジュール６０
に反映して設定される。
対応する誤差補正データは、リレー制御レジスタ５０の
内容によって選択できる。そして、リレー制御レジスタ
５０を書き換えたときには、そのレジスタに対応した補
正データメモリ８０のデータが選択されて、直ちにその
状態に応じた誤差補正データとしてＡＣモジュール６０
に反映して設定される。
【００１８】さらに本発明による自動校正装置では、図
３と図４に示すように、被試験デバイスのＤＵＴ３３の
デバイスプログラムと、それから呼び出されて動作する
キャリブレーション（以下、Ｃａｌと記す）の内容を指
定するための条件・手順設定手段であるテーブル形式の
Ｃａｌツールがある。
３と図４に示すように、被試験デバイスのＤＵＴ３３の
デバイスプログラムと、それから呼び出されて動作する
キャリブレーション（以下、Ｃａｌと記す）の内容を指
定するための条件・手順設定手段であるテーブル形式の
Ｃａｌツールがある。
【００１９】ＣＡＬツールのテーブルでパフォーマンス
ボード上のリレーのコントロールビットによるリレーの
指定方法は５通りあり、０のときはリレーはオフで、１
のときはリレーはオンで、キャリブレーションを行うと
きのみＡはオンとなり、Ｎはオフとなり、そして試験を
行うときＡはオフで、Ｎはオンとなるように動作する。
尚、Ｘ指定の場合は無視される。
ボード上のリレーのコントロールビットによるリレーの
指定方法は５通りあり、０のときはリレーはオフで、１
のときはリレーはオンで、キャリブレーションを行うと
きのみＡはオンとなり、Ｎはオフとなり、そして試験を
行うときＡはオフで、Ｎはオンとなるように動作する。
尚、Ｘ指定の場合は無視される。
【００２０】以下、図２に示すアッテネータを含む周辺
回路２１の接続状態と、図３に示すＣａｌを行うテーブ
ル形式のＣＡＬツールの具体例において、デバイスの試
験をしているときにＣａｌをおこなう方法を図５のフロ
ーチャートを参照して説明する。
回路２１の接続状態と、図３に示すＣａｌを行うテーブ
ル形式のＣＡＬツールの具体例において、デバイスの試
験をしているときにＣａｌをおこなう方法を図５のフロ
ーチャートを参照して説明する。
【００２１】通常、図３に示す、キャリブレーション条
件・手順を決めるＣＡＬテーブルは、あらかじめＣＡＬ
ツールによってＩＣを試験するデバイスプログラム毎に
作成しておく。
件・手順を決めるＣＡＬテーブルは、あらかじめＣＡＬ
ツールによってＩＣを試験するデバイスプログラム毎に
作成しておく。
【００２２】そして、図５に示すようにデバイス試験の
ときに、試験するＩＣのデバイスプログラムＰＲＯＸＸ
ＸＸをスタートさせると、そのデバイスプログラムに対
応したＣＡＬが呼び出される。まず、ＣＡＬの実行間隔
のチェックをおこなう（ステップ５００）。例えば、図
３のテーブルでは、Ｃａｌの実行間隔は２４時間ごとで
あり、また半導体テストシステム内の温度が基準温度か
ら２度Ｃ以上変化したときにもＣａｌを実行する。ここ
で、ＣＡＬの実行間隔でなければデバイス試験をおこな
う（ステップ５８０）。
ときに、試験するＩＣのデバイスプログラムＰＲＯＸＸ
ＸＸをスタートさせると、そのデバイスプログラムに対
応したＣＡＬが呼び出される。まず、ＣＡＬの実行間隔
のチェックをおこなう（ステップ５００）。例えば、図
３のテーブルでは、Ｃａｌの実行間隔は２４時間ごとで
あり、また半導体テストシステム内の温度が基準温度か
ら２度Ｃ以上変化したときにもＣａｌを実行する。ここ
で、ＣＡＬの実行間隔でなければデバイス試験をおこな
う（ステップ５８０）。
【００２３】そして、ＣＡＬの実行間隔であれば、ＣＡ
Ｌテーブルの最初のステップが読み込まれる（ステップ
５１０）。そして、パフォーマンスボード上のリレーの
コントロールビットがＣＡＬなので１とＡのみオン、即
ちリレー２８、とリレー２がオンとなり、リレー２９
と、リレー３はオフとなる（ステップ５２０）。
Ｌテーブルの最初のステップが読み込まれる（ステップ
５１０）。そして、パフォーマンスボード上のリレーの
コントロールビットがＣＡＬなので１とＡのみオン、即
ちリレー２８、とリレー２がオンとなり、リレー２９
と、リレー３はオフとなる（ステップ５２０）。
【００２４】また、ＡＣモジュール６０である任意波形
発生器のＡＷＧ１の試験信号が１ｋＨｚ、２Ｖｒｍｓに
設定されて出力され、さらに、ＡＷＧ１の設定によりリ
レー４１、４３はオン、リレー４２、４４はオフに設定
される（ステップ５３０）。
発生器のＡＷＧ１の試験信号が１ｋＨｚ、２Ｖｒｍｓに
設定されて出力され、さらに、ＡＷＧ１の設定によりリ
レー４１、４３はオン、リレー４２、４４はオフに設定
される（ステップ５３０）。
【００２５】そして次に、ＡＷＧ１から出力された試験
信号が周辺回路２１を経由してキャリブレーションモジ
ュール４０で測定する（ステップ５４０）。尚、測定内
容によっては他のＡＣモジュール６０を使用して測定す
る場合もある。
信号が周辺回路２１を経由してキャリブレーションモジ
ュール４０で測定する（ステップ５４０）。尚、測定内
容によっては他のＡＣモジュール６０を使用して測定す
る場合もある。
【００２６】さらに、キャリブレーションモジュール４
０で測定した測定データが診断リミット内かどうかの判
断をする（ステップ５５０）。ここで、測定データが診
断リミット内でない場合は、警告表示をすることもでき
る（ステップ５５１）。
０で測定した測定データが診断リミット内かどうかの判
断をする（ステップ５５０）。ここで、測定データが診
断リミット内でない場合は、警告表示をすることもでき
る（ステップ５５１）。
【００２７】そして、測定データが診断リミット内であ
れば、測定結果のデータ（例えば、１．０１Ｖrms ）と
測定期待値データ（１．０Ｖrms ）とから、誤差補正デ
ータ（１／１．０１）を演算部７０で算出し、周辺回路
２１のリレーのコントロールビットに対応した補正デー
タメモリ８０のアドレスに格納しておく（ステップ５６
０）。
れば、測定結果のデータ（例えば、１．０１Ｖrms ）と
測定期待値データ（１．０Ｖrms ）とから、誤差補正デ
ータ（１／１．０１）を演算部７０で算出し、周辺回路
２１のリレーのコントロールビットに対応した補正デー
タメモリ８０のアドレスに格納しておく（ステップ５６
０）。
【００２８】つぎに、ＣＡＬテーブルのステップがすべ
て終了したかどうかを判断する（ステップ５７０）。ま
だ、ステップがすべて終了していなければ、次のステッ
プを読み込む（ステップ５７１）。つぎに、ステップ５
２０へもどる。
て終了したかどうかを判断する（ステップ５７０）。ま
だ、ステップがすべて終了していなければ、次のステッ
プを読み込む（ステップ５７１）。つぎに、ステップ５
２０へもどる。
【００２９】そして、ＣＡＬテーブルのステップがすべ
て終了していれば、ＤＵＴ３３の試験をおこなうが、こ
のばあい、リレー制御レジスタ５０のコントロールビッ
トが０と１に対応するビットのみ見て、デバイスプログ
ラムの設定と一致したときは、リレー制御レジスタ５０
に対応したアドレスの補正データメモリ８０のデータが
選択され、誤差補正データ（１／１．０１）としてＡＣ
モジュール６０にあたえられて出力電圧が補正出力（２
Ｖrms ×１／１．０１）され、周辺回路２１を通してＤ
ＵＴ３３の試験を行っている（ステップ５８０）。
て終了していれば、ＤＵＴ３３の試験をおこなうが、こ
のばあい、リレー制御レジスタ５０のコントロールビッ
トが０と１に対応するビットのみ見て、デバイスプログ
ラムの設定と一致したときは、リレー制御レジスタ５０
に対応したアドレスの補正データメモリ８０のデータが
選択され、誤差補正データ（１／１．０１）としてＡＣ
モジュール６０にあたえられて出力電圧が補正出力（２
Ｖrms ×１／１．０１）され、周辺回路２１を通してＤ
ＵＴ３３の試験を行っている（ステップ５８０）。
【００３０】尚、具体例では説明し易くするためにＡＣ
モジュール６０を一つの場合で説明したが、通常は信号
を発生・測定する多数のＡＣモジュール６０が有り、リ
レーの数も多く使用しているが同様にして実施できる。
モジュール６０を一つの場合で説明したが、通常は信号
を発生・測定する多数のＡＣモジュール６０が有り、リ
レーの数も多く使用しているが同様にして実施できる。
【００３１】これによりＤＵＴ３３の試験中において
も、デバイスプログラム自体を書換えたりしなくても、
自動的に周辺回路２１の誤差補正が可能となり、デバイ
スプログラム上で誤差補正データを管理する必要もな
い。
も、デバイスプログラム自体を書換えたりしなくても、
自動的に周辺回路２１の誤差補正が可能となり、デバイ
スプログラム上で誤差補正データを管理する必要もな
い。
【００３２】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。
ているので、下記に記載されるような効果を奏する。
【００３３】キャリブレーションの実行には特別のセッ
トアップが不要であるから、生産ラインでＤＵＴ３３を
流し続けて試験している場合でも、指定されたキャリブ
レーションの実行間隔で自動的に周辺回路２１の誤差補
正データの更新を行うことが出来る。従って、試験シス
テムの温度ドリフトなどの経時的変化も補正ができるの
でＤＵＴの試験精度が向上し、試験コストの低減ができ
る効果がある。
トアップが不要であるから、生産ラインでＤＵＴ３３を
流し続けて試験している場合でも、指定されたキャリブ
レーションの実行間隔で自動的に周辺回路２１の誤差補
正データの更新を行うことが出来る。従って、試験シス
テムの温度ドリフトなどの経時的変化も補正ができるの
でＤＵＴの試験精度が向上し、試験コストの低減ができ
る効果がある。
【００３４】
【図１】本発明のブロック図である。
【図２】周辺回路の具体例である。
【図３】本発明のＣＡＬツールのテーブルである。
【図４】デバイスプログラムとＣＡＬツールの関係図で
ある。
ある。
【図５】本発明によるキャリブレーション実行のフロー
チャートである。
チャートである。
【図６】従来のブロック図である。
２、３、２８、２９、４１、４２、４３、４４ リレー ２１ 周辺回路 ２２ 接触端子 ３３ ＤＵＴ ４０ キャリブレーションモジュール ５０ リレー制御レジスタ ６０ ＡＣモジュール ７０ 演算部 ８０ 補正データメモリ
Claims (2)
- 【請求項１】 周辺回路を有するデバイスの半導体試験
装置において、 キャリブレーションの内容設定ができる条件設定手段を
設け、 周辺回路（２１）と被測定デバイスのＤＵＴ（３３）と
の間に、切り換え手段を設け、 該切り換え手段により前記周辺回路（２１）の出力を受
けて測定する測定手段を設け、 ＡＣモジュール（６０）の出力が前記周辺回路（２１）
を介して得られる期待値のデータと前記測定手段との測
定データとを受けて、誤差補正データを演算する演算部
（７０）を設け、 該演算部（７０）で演算した誤差補正データを、リレー
制御レジスタ（５０）に対応するアドレスに格納する補
正データメモリ（８０）を設け、 前記リレー制御レジスタ（５０）からのデータ出力によ
り前記補正データメモリ（８０）に格納された誤差補正
データを選択して、前記ＡＣモジュール（６０）の設定
データを補正することにより、 周辺回路（２１）の状態の変化を含めたキャリブレーシ
ョンがおこなえることを特徴とした半導体テストシステ
ムの自動校正装置。 - 【請求項２】 キャリブレーションの実行時にＤＵＴ
（３３）の周辺回路（２１）の動作確認の診断を併せて
行うことができることを特徴とした請求項１に記載の半
導体テストシステムの自動校正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35360995A JP3628789B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体テストシステムの自動校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35360995A JP3628789B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体テストシステムの自動校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09184871A true JPH09184871A (ja) | 1997-07-15 |
| JP3628789B2 JP3628789B2 (ja) | 2005-03-16 |
Family
ID=18432006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35360995A Expired - Fee Related JP3628789B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体テストシステムの自動校正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628789B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086071A1 (ja) * | 2003-03-27 | 2004-10-07 | Advantest Corporation | 試験装置 |
| JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
| JP2010117338A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 信号処理装置、試験システム、歪検出装置、信号補償装置、解析信号生成装置、プログラム、記憶媒体、歪検出方法、信号補償方法、および、解析信号生成方法 |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| CN105005013A (zh) * | 2015-08-13 | 2015-10-28 | 成都三方电气有限公司 | 一种大电流测试设备的校准装置 |
-
1995
- 1995-12-28 JP JP35360995A patent/JP3628789B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086071A1 (ja) * | 2003-03-27 | 2004-10-07 | Advantest Corporation | 試験装置 |
| US7185255B2 (en) | 2003-03-27 | 2007-02-27 | Advantest Corporation | Test apparatus |
| KR100717480B1 (ko) * | 2003-03-27 | 2007-05-14 | 주식회사 아도반테스토 | 시험 장치 |
| JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
| JP2010117338A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 信号処理装置、試験システム、歪検出装置、信号補償装置、解析信号生成装置、プログラム、記憶媒体、歪検出方法、信号補償方法、および、解析信号生成方法 |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| CN105005013A (zh) * | 2015-08-13 | 2015-10-28 | 成都三方电气有限公司 | 一种大电流测试设备的校准装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3628789B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US4337517A (en) | Method of automatically calibrating a microprocessor controlled digital multimeter | |
| JP3628789B2 (ja) | 半導体テストシステムの自動校正装置 | |
| JP2001074795A (ja) | 通信回線の抵抗測定装置、通信回線の抵抗測定方法、及び記憶媒体 | |
| KR960019094A (ko) | 다기능 측정기 | |
| JPH05133997A (ja) | Ｉｃ試験装置の較正方法 | |
| US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
| JPH1172538A (ja) | Ｉｃ試験装置、ｉｃ試験装置における測定方法及び記憶媒体 | |
| JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
| JPH09119853A (ja) | センサーの出力値の補正方法および装置 | |
| JPH1183923A (ja) | 電子機器検査装置 | |
| JPH085708A (ja) | 電気回路診断方法およびその方法に使用する電気回路診断装置 | |
| JP2004163194A (ja) | Ｉｃテスタ及び試験モジュール | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JPH1078464A (ja) | 電子機器の故障予測方法及び装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JP4062006B2 (ja) | フィルタ回路の検査装置 | |
| JPH10227837A (ja) | 半導体テスト装置の試験電圧校正装置及び方法 | |
| JP2001124817A (ja) | バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法 | |
| SU382092A1 (ru) | 8сесоюзная i | |
| JPH0783963A (ja) | 直流試験装置の校正方法 | |
| JP2000039468A (ja) | 半導体試験装置及び半導体試験装置の自己診断方法 | |
| JPH10104323A (ja) | Ｉｃ試験装置及び該装置におけるパターン測定方法 | |
| JPH09292456A (ja) | 通信航法装置の試験システム及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |