KR100717480B1 - 시험 장치 - Google Patents

시험 장치 Download PDF

Info

Publication number
KR100717480B1
KR100717480B1 KR1020057017746A KR20057017746A KR100717480B1 KR 100717480 B1 KR100717480 B1 KR 100717480B1 KR 1020057017746 A KR1020057017746 A KR 1020057017746A KR 20057017746 A KR20057017746 A KR 20057017746A KR 100717480 B1 KR100717480 B1 KR 100717480B1
Authority
KR
South Korea
Prior art keywords
identification information
module
test
predetermined
test module
Prior art date
Application number
KR1020057017746A
Other languages
English (en)
Other versions
KR20050109600A (ko
Inventor
아츠노리 시부야
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050109600A publication Critical patent/KR20050109600A/ko
Application granted granted Critical
Publication of KR100717480B1 publication Critical patent/KR100717480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전자 디바이스의 시험을 수행하는 시험 장치에 있어서, 전자 디바이스와 시험 신호를 주고 받는 테스트 모듈과, 테스트 모듈을 탈착 가능하게 보유하는 복수의 TH 슬롯을 포함하는 테스트 헤드와, 테스트 모듈의 진단을 수행하는 진단 모듈과, 복수의 TH 슬롯과 각각 전기적으로 접속된, 진단 모듈을 탈착 가능하게 보유하는 복수의 PB 슬롯을 포함하는 퍼포먼스 보드를 포함한다. 소정의 PB 슬롯에 보유된 소정의 진단 모듈은, 소정의 PB 슬롯에 전기적으로 접속된 소정의 TH 슬롯에 보유된 소정의 테스트 모듈을 진단한다.
시험, 장치, 전자 디바이스

Description

시험 장치{TEST APPARATUS}
본 발명은, 시험 장치에 관한 것이다. 특히, 본 발명은, 개방형 아키텍쳐 방식을 채용한 시험 장치에 관한 것이다. 또한, 본 발명은, 다음의 일본 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 관하여는, 다음의 일본 특허 출원에 기재된 내용을 참조에 의하여 출원에 편입시키고, 본 출원의 일부로 한다.
일본 특허 출원 제2003-87049호 출원일 2003년 3월 27일
종래의 시험 장치에서는, 측정용 퍼포먼스 보드가 테스트 헤드에 부착되어, 측정용 퍼포먼스 보드상에 전자 디바이스를 탑재시켜 전자 디바이스의 시험을 수행하고 있다. 또한, 테스트 헤드내에 설치된 테스트 모듈을 진단하는 경우에는 진단 회로가 형성된 진단용 퍼포먼스 보드가 테스트 헤드에 부착되어 테스트 모듈의 진단을 수행한다.
이러한 시험 장치에 있어서, 복수의 종류의 테스트 모듈은 그 종류에 따라 미리 정해진 테스트 헤드의 슬롯에 보유된다. 또한, 진단용 퍼포먼스 보드에는 복 수의 종류의 테스트 모듈이 각각 보유된 슬롯의 위치에 맞추어, 복수의 종류의 테스트 모듈을 각각 진단하는 진단 회로가 형성되어 있다. 나아가, 테스트 모듈이 보유된 테스트 헤드에 진단용 퍼포먼스 보드를 부착하면, 복수의 테스트 모듈과 복수의 진단 회로가 그 종류마다 적절히 접속되도록 되어 있다. 현 시점에서 선행 기술 문헌의 존재를 인식하고 있지 않기 때문에, 선행 기술 문헌에 관한 기재를 생략한다.
최근, 시험 장치의 시스템 구성의 자유도를 향상시키기 위하여, 개방향 아키텍쳐 방식을 채용한 시험 장치가 개발되고 있다. 개방형 아키텍쳐 방식을 채용한 시험 장치에는, 테스트 헤드에 있어서의 복수의 테스트 모듈의 위치를 자유로이 선택할 수 있다. 그 때문에, 진단 회로가 소정의 위치에 미리 만들어져 있는 진단용 퍼포먼스 보드를 사용하여 테스트 모듈의 진단을 수행하는 경우에, 테스트 모듈과 진단 회로를 적절히 대응시켜 접속하여 진단할 수 없다는 문제가 생긴다.
여기서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체예를 규정한다.
이러한 목적을 달성하기 위하여, 본 발명의 제1 형태에 의하면, 전자 디바이스의 시험을 수행하는 시험 장치에 있어서, 전자 디바이스와 시험 신호를 주고 받는 테스트 모듈과, 테스트 모듈을 탈착 가능하게 보유하는 복수의 TH 슬롯을 포함하는 테스트 헤드와, 테스트 모듈의 진단을 수행하는 진단 모듈과,
복수의 TH 슬롯과 각각 전기적으로 접속된, 진단 모듈을 탈착 가능하게 보유하는 복수의 PB 슬롯을 포함하는 접속 수단을 포함하되, 소정의 퍼포먼스 보드 슬롯과 소정의 테스트 헤드 슬롯이 서로 전기적으로 접속하고, 진단 모듈이 소정의 퍼포먼스 보드 슬롯에 보유되어, 소정의 테스트 헤드 슬롯에 보유된 테스트 모듈과 소정의 퍼포먼스 보드 슬롯에 보유된 진단 모듈이 전기 신호를 주고 받음으로써, 진단 모듈이 상기 테스트 모듈을 진단한다.
접속 수단은, 테스트 헤드에 탈착 가능하게 보유된 퍼포먼스 보드이어도 좋다.
복수의 TH 슬롯은, 소정의 테스트 모듈을 어느 TH 슬롯에도 접속 가능하도록 하는, 동일한 형상의 코넥터를 포함하며, 복수의 PB 슬롯은, 소정의 진단 모듈을 어느 PB 슬롯에도 접속 가능하도록 하는, 동일한 형상의 코넥터를 포함하며, 복수의 TH 슬롯과 복수의 PB 슬롯은, 각각 전기적인 접속의 패턴이 동일하여도 좋다.
접속 수단은, 테스트 모듈의 식별 정보를, 당해 테스트 모듈을 진단하는 진단 모듈의 식별 정보와 대응시켜 격납하는 메모리와, 소정의 테스트 모듈로부터 당해 테스트 메모리의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부와, 소정의 진단 모듈로부터 당해 진단 모듈의 식별 정보를 취득하는 진단 모듈 식별 정보 취득부와, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 진단 모듈 식별 정보 취득부가 취득한 식별 정보를 상기 메모리가 대응시켜 격납하고 있는가 아닌가를 비교하는 식별 정보 비교부를 포함하되, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 진단 모듈 식별 정보 취득부가 취득한 식별 정보를 메모리가 대응시켜 격납하고 있는 경우에, 소정의 테스트 모듈과 소정의 진단 모듈의 전기적 접속을 유지하며, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 진단 모듈 식별 정보 취득부가 취득한 식별 정보를 메모리가 대응시켜 격납하고 있지 않은 경우에, 소정의 테스트 모듈과 소정의 진단 모듈의 전기적 접속을 단절하여도 좋다.
소정의 진단 모듈은, 소정의 진단 모듈이 진단하여야 할 테스트 모듈의 식별 정보를 격납하는 메모리와, 소정의 테스트 모듈로부터 당해 테스트 모듈의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부와, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보를 비교하는 식별 정보 비교부를 포함하되, 접속 수단, 소정의 테스트 모듈 또는 소정의 진단 모듈은, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보가 일치하는 경우에, 소정의 테스트 모듈과 소정의 진단 모듈의 전기적 접속을 유지하며, 테스트 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보가 일치하지 않는 경우에, 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 단절하여도 좋다.
소정의 테스트 모듈은, 소정의 테스트 모듈의 진단에 사용되어야 할 진단 모듈의 식별 정보를 격납하는 메모리와, 소정의 진단 모듈로부터 당해 진단 모듈의 식별 정보를 취득하는 진단 모듈 식별 정보 취득부와, 진단 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보를 비교하는 식별 정보 비교부를 포함하되, 접속 수단, 소정의 테스트 모듈, 또는 소정의 진단 모듈은, 진단 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보가 일치하는 경우에, 소정의 테스트 모듈과 소정의 진단 모듈의 전기적 접속을 유지하며, 진단 모듈 식별 정보 취득부가 취득한 식별 정보와 메모리가 격납하는 식별 정보가 일치하지 않는 경우에, 소정의 테스트 모듈과 소정의 진단 모듈의 전기적 접속을 단절하여도 좋다.
진단 모듈은, 두 개의 PB 슬롯에 보유됨으로써, 신호를 출력하는 신호 출력용의 테스트 모듈과, 신호를 입력하는 신호 입력용의 테스트 모듈에 전기적으로 접속되며, 신호 출력용의 테스트 모듈 및 신호 입력용의 테스트 모듈을 진단하여도 좋다.
진단 모듈은, 복수의 PB 슬롯에 보유됨으로써, 동일한 종류의 복수의 테스트 모듈과 전기적으로 접속되며, 복수의 테스트 모듈을 진단하여도 좋다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브콤비네이션도 또한 발명이 될 수 있다.
도 1은, 시험 장치 100의 사시도이다.
도 2는, 시험 장치 100의 단면도이다.
도 3은, 퍼포먼스 보드 108의 기능 구성의 일예를 도시한 도면이다.
도 4는, 테스트 모듈 106의 기능 구성의 일예를 도시한 도면이다.
도 5는, 진단 모듈 112의 기능 구성의 일예를 도시한 도면이다.
도 6은, 테스트 모듈 106과 진단 모듈 112의 접속 형태의 다른 예를 도시한 도면이다.
이하, 본 발명의 실시 형태를 통하여 본 발명을 설명하는 바, 이하의 실시 형태는 청구의 범위에 관련된 발명을 한정하는 것이 아니며, 또한 실시 형태중에서 설명되어 있는 특징의 조합의 전체가 발명의 해결 수단으로 필수적인 것으로는 한정되지 않는다.
도 1 및 도 2는 본 발명의 일 실시 형태에 관한 시험 장치 100의 구성의 일예를 도시한다. 도 1은 시험 장치 100의 사시도이며, 도 2는, 시험 장치 100의 단면도이다. 시험 장치 100은, 테스트 헤드 102, TH 슬롯(테스트 헤드 슬롯) 104, 테스트 모듈 106, 퍼포먼스 보드 108, PB 슬롯(퍼포먼스 보드 슬롯) 110, 및 진단 모듈 112를 포함한다. 또한, 퍼포먼스 보드 108은, 본 발명의 접속 수단의 일예이다.
테스트 헤드 102는, 전자 디바이스와 시험 신호를 주고 받는 테스트 모듈 106을 탈착 가능하게 보유하는 복수의 TH 슬롯 104를 포함한다. 복수의 TH 슬롯 104는, 소정의 테스트 모듈 106을 어느 TH 슬롯 104에도 접속 가능하게 하도록 동일한 형상의 코넥터를 포함한다.
퍼포먼스 보드 108은, 테스트 헤드 102에 탈착 가능하게 보유되며, 테스트 모듈 106의 시험을 수행하는 진단 모듈 112를 탈착 가능하게 보유하는 복수의 PB 슬롯 110을 포함한다. 복수의 PB 슬롯 110은, 소정의 진단 모듈 112를 어느 PB 슬롯 110에도 접속 가능하도록 하기 위한 동일한 형상의 코넥터를 포함한다.
복수의 TH 슬롯 104와 복수의 PB 슬롯 110은, 각각 전기적인 접속 패턴이 동일하다. 따라서, 소정의 PB 슬롯 110에 보유된 소정의 진단 모듈 112는, 당해 소정의 PB 슬롯 110과 전기적으로 접속된 소정의 TH 슬롯 104에 보유된 소정의 테스트 모듈 106과 전기적으로 접속된다. 그리고, 소정의 진단 모듈 112는, 퍼포먼스 보드 108에 설치된 배선을 거쳐 소정의 테스트 모듈 106과 전기 신호를 주고 받으며, 당해 소정의 테스트 모듈 106을 진단한다.
이상과 같이, 진단 모듈 112를 퍼포먼스 보드 108에 대하여 탈착 가능하게 함으로써, 진단 대상이 되는 테스트 모듈 106의 위치에 대응하는 위치에 진단 모듈을 보유시킬 수 있다. 그 때문에, 개방형 아키텍쳐 방식을 채용한 시험 장치 100에 있어서, 테스트 모듈 106이 교환/교체된 경우에는, 교환/교체된 테스트 모듈 106에 대응하는 진단 모듈 112를 교환/교체함으로써, 테스트 모듈 106과 진단 모듈 112를 적절히 접속하여 테스트 모듈을 진단할 수 있다.
도 3은, 본 실시 형태에 관한 퍼포먼스 보드 108의 기능 구성의 일예를 도시한다. 퍼포먼스 보드 108은, 테스트 모듈 106의 식별 정보를, 당해 테스트 모듈 106을 진단하는 진단 모듈 112의 식별 정보와 대응시켜 격납하는 메모리 200과, 테스트 모듈 106으로부터 테스트 모듈 106의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부 202와, 진단 모듈 112로부터 진단 모듈 112의 식별 정보를 취득하는 진단 모듈 식별 정보 취득부 204와, 테스트 모듈 식별 정보 취득부 202가 취득한 식별 정보와 진단 모듈 식별 정보 취득부 204가 취득한 식별 정보를 메모리 200이 대응시켜 격납하고 있는가 아닌가를 비교하는 식별 정보 비교부 206을 포함한다. 테스트 모듈 106의 식별 정보는, 테스트 모듈 106의 종류를 지시하는 정보이며, 진단 모듈 112의 식별 정보는, 진단 모듈 112의 종류를 지시하는 정보이다.
퍼포먼스 보드 108은, 대응하는 TH 슬롯 104 및 PB 슬롯 110에 보유된 테스트 모듈 106 및 진단 모듈 112로부터 각각의 식별 정보를 취득한다. 즉, 테스트 헤드 102에 퍼포먼스 보드 108이 부착됨으로써, 전기적으로 접속된 테스트 모듈 106 및 진단 모듈 112로부터 식별 정보를 취득한다.
퍼포먼스 보드 108은, 테스트 모듈 식별 정보 취득부 202가 취득한 식별 정보와 진단 모듈 식별 정보 취득부 204가 취득한 식별 정보를 메모리 200이 대응시켜 격납하고 있는 경우에, 테스트 모듈 106와 진단 모듈 112와의 전기적 접속을 유지한다. 예를 들어, 테스트 헤드 102에 퍼포먼스 보드 108이 창작되고, 테스트 모듈 106과 진단 모듈 112가 퍼포먼스 보드 108을 거쳐 전기적으로 접속된 상태에서, 테스트 헤드 102와 퍼포먼스 보드 108을 잠근다. 그리고, 테스트 모듈 106 및 진단 모듈 112로부터 식별 정보를 취득하여 비교하고, 비교가 성립된 경우에는, 테스트 헤드 102와 퍼포먼스 보드 108의 잠금을 유지한다. 이에 의하여, 테스트 모듈 106과 진단 모듈 112의 전기적 접속이 유지된다.
퍼포먼스 보드 108은, 테스트 모듈 식별 정보 취득부 202가 취득한 식별 정보와 진단 모듈 식별 정보 취득부 204가 취득한 식별 정보를 메모리 200이 대응시 켜 격납하고 있지 않은 경우에, 테스트 모듈 106과 진단 모듈 112의 전기적 접속을 단절한다. 예를 들어, 테스트 헤드 102에 퍼포먼스 보드 108이 장착되고, 테스트 모듈 106과 진단 모듈 112가 퍼포먼스 보드 108을 거쳐 전기적으로 접속된 상태에서, 테스트 헤드 102와 퍼포먼스 보드 108을 잠근다. 이어서, 테스트 모듈 106 및 진단 모듈 112로부터 식별 정보를 취득하여 비교하고, 비교가 성립하지 않은 경우에는, 테스트 모듈 106과 퍼포먼스 보드 108의 잠금을 해제한다. 이에 의하여, 테스트 모듈 106과 진단 모듈 112와의 전기적 접속이 단절된다.
이상과 같이, 퍼포먼스 보드 108이 테스트 모듈 106 및 진단 모듈 112의 식별 정보를 비교하여 전기적 접속의 유지/단절을 수행함으로써, 테스트 모듈 106과 진단 모듈 112를 적절히 대응시켜 테스트 모듈 106의 진단을 수행할 수 있다.
도 4는, 본 실시 형테에 관한 테스트 모듈 106의 기능 구성의 일예를 도시한다. 테스트 모듈 106은, 당해 테스트 모듈 106의 진단에 사용되어야 할 진단 모듈 112의 식별 정보를 격납하는 메모리 210과, 진단 모듈 112로부터 당해 진단 모듈 112의 식별 정보를 취득한 진단 모듈 식별 정보 취득부 212와, 진단 모듈 식별 정보 취득부 212가 취득한 식별 정보와 메모리 210이 격납하는 식별 정보를 비교하는 식별 정보 비교부 214를 갖는다.
퍼포먼스 보드 108은, 식별 정보 비교부 214로부터 비교 결과를 취득하고, 진단 모듈 식별 정보 취득부 212가 취득한 식별 정보와 메모리 210이 격납하는 식별 정보가 일치하는 경우에, 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 상술한 바와 같이 유지한다. 또한, 진단 모듈 식별 정보 취득부 212가 취득한 식별 정보와 메모리 210이 격납하는 식별 정보가 일치하지 않는 경우에, 테스트 모듈 106과 진단 모듈 112의 전기적 접속을 상술한 바와 같이 단절한다. 이와 같이, 테스트 모듈 106에 식별 정보를 비교하는 기능을 갖게 하여, 진단 모듈 112와의 적합 여부를 검출하게 하여도 좋다.
도 5는, 본 실시 형태에 관한 진단 모듈 112의 기능 구성의 일예를 도시한다. 진단 모듈 112는, 당해 진단 모듈 112가 진단하여야 할 테스트 모듈 106의 식별 정보를 격납하는 메모리 220과, 테스트 모듈 106으로부터 당해 테스트 모듈 106의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부 222와, 테스트 모듈 식별 정보 취득부 222가 취득한 식별 정보와 메모리 220이 격납하는 식별 정보를 비교하는 식별 정보 비교부 224를 포함한다.
퍼포먼스 보드 108은, 식별 정보 비교부 214로부터 비교 결과를 취득하고, 테스트 모듈 식별 정보 취득부 222가 취득한 식별 정보와 메모리 220이 격납하는 식별 정보가 일치하는 경우에, 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 상술한 바와 같이 유지한다. 테스트 모듈 식별 정보 취득부 222가 취득한 식별 정보와 메모리 220이 격납하는 식별 정보가 일치하지 않는 경우에, 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 상술한 바와 같이 단절한다. 이렇게, 진단 모듈 112에 식별 정보를 비교하는 기능을 갖게 하여 테스트 모듈 106과의 적합 여부를 검출시켜도 좋다.
또한, 퍼포먼스 보드 108, 테스트 모듈 106, 및 진단 모듈 112의 모두가, 도 4, 도 5 및 도 6을 이용하여 설명한 기능 구성을 가질 필요는 없으며, 퍼포먼스 보드 108, 테스트 모듈 106 및 진단 모듈 112의 어느 것인가가 도 4, 도 5 및 도 6을 이용하여 설명한 기능 구성을 가져 접속되는 상대와의 적합 여부를 판단하면 좋다.
또한, 도 3, 도 4 및 도 5에 있어서는, 퍼포먼스 보드 108이, 식별 정보의 비교 결과에 기초하여, 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 유지 또는 단절하는 예를 이용한 형태에 관하여 설명하였으나, 다른 형태에 관하여는 테스트 모듈 106이, 퍼포먼스 보드 108 또는 진단 모듈 112에 의한 비교 결과 또는테스트 모듈 106에 의한 비교 결과에 기초하여 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 유지 또는 단절하여도 좋으며, 진단 모듈 112가, 테스트 모듈 106 또는 퍼포먼스 보드 108에 의한 비교 결과, 또는 진단 모듈 112에 의한 비교 결과에 기초하여 테스트 모듈 106과 진단 모듈 112와의 전기적 접속을 유지 또는 단절시켜도 좋다.
도 6은, 본 실시 형태에 관한 테스트 모듈 106과 진단 모듈 112의 접속 형태의 다른 예를 도시한 도면이다. 진단 모듈 112는, 복수의 PB 슬롯 110a 및 110b에 보유됨으로써, 복수의 테스트 모듈 106a 및106b에 전기적으로 접속되어도 좋다. 테스트 모듈 106a는 PB 슬롯 110a에 전기적으로 접속된 TH 슬롯 104a에 보유되며, 테스트 모듈 106b는 PB 슬롯 110b에 전기적으로 접속된 TH 슬롯 104b에 보유된다. 그리고, 테스트 모듈 106a와 테스트 모듈 106b는 진단 모듈 112를 거쳐 전기적으로 접속된다.
예를 들어, 테스트 모듈 106a는, 아날로그 전기 신호를 출력하는 신호 출력용 테스트 모듈이며, 테스트 모듈 106b는 아날로그 전기 신호를 입력하는 신호 입력용 테스트 모듈이다. 진단 모듈 112는, 테스트 모듈 106a로부터 출력된 전기 신호를 테스트 모듈 106b에 입력함으로써 신호 출력용 테스트 모듈 106a 및 신호 입력용 테스트 모듈 10b를 진단할 수 있다.
또한, 예를 들어, 테스트 모듈 106a와 테스트 모듈 106b는, 동일한 종류의 테스트 모듈이다. 진단 모듈 112는 동일한 종류의 복수의 테스트 모듈 106a 및 106b와 전기적으로 동시에 접속되며, 복수의 테스트 모듈 106a 및 106b를 순차적으로 또는 병행하여 진단하여도 좋다.
또한, 진단 모듈 112는, 세개 이상의 테스트 모듈을 전기적으로 접속하여 진단하여도 좋다. 또한, 본 예에 있어서의 퍼포먼스 보드 108, 테스트 모듈 106 또는 진단 모듈 112는, 도 3, 도 4 또는 도 5를 이용하여 설명한 기능을 가지며, 도 3, 도 4 또는 도 5와 유사하게 접속된 상대와의 적합 여부를 판단하여도 좋다.
이상 발명의 실시 형태를 설명하였으나, 본 출원에 관한 발명의 기술적 범위는 상기의 실시 형태에 한정되는 것은 아니다. 상기 실시 형태에 여러가지 변경을 가하여, 청구의 범위에 기재된 발명을 실시할 수 있다. 그러한 발명이 본 출우너에 관한 발명의 기술적 범위에 속한다는 것도 또한 특허청구범위의 기재로부터 명백하다.
상기의 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 테스트 모듈과 진단 모듈을 적절히 접속하여 테스트 모듈을 진단하는 시험 장치를 제공할 수 있다.

Claims (8)

  1. 전자 디바이스의 시험을 수행하는 시험 장치에 있어서,
    상기 전자 디바이스와 시험 신호를 주고 받는 테스트 모듈과,
    상기 테스트 모듈을 탈착 가능하게 보유하는 복수의 테스트 헤드 슬롯을 포함하는 테스트 헤드와,
    상기 테스트 모듈의 진단을 수행하는 진단 모듈과,
    상기 복수의 테스트 헤드 슬롯과 각각 전기적으로 접속된, 상기 진단 모듈을 탈착 가능하게 보유하는 복수의 퍼포먼스 보드 슬롯을 포함하는 접속 수단
    을 포함하되,
    소정의 퍼포먼스 보드 슬롯과 소정의 테스트 헤드 슬롯이 서로 전기적으로 접속하고, 상기 진단 모듈이 상기 소정의 퍼포먼스 보드 슬롯에 보유되어, 상기 소정의 테스트 헤드 슬롯에 보유된 테스트 모듈과 상기 소정의 퍼포먼스 보드 슬롯에 보유된 진단 모듈이 전기 신호를 주고 받음으로써, 상기 진단 모듈이 상기 테스트 모듈을 진단하는 시험 장치.
  2. 제1항에 있어서,
    상기 접속 수단은, 상기 테스트 헤드에 탈착 가능하게 보유된 퍼포먼스 보드인 시험 장치.
  3. 제1항에 있어서,
    상기 복수의 테스트 헤드 슬롯은, 상기 소정의 테스트 모듈을 어느 테스트 헤드 슬롯에도 접속 가능하도록 하는, 동일한 형상의 코넥터를 포함하며,
    상기 복수의 퍼포먼스 보드 슬롯은, 상기 소정의 진단 모듈을 어느 퍼포먼스 보드 슬롯에도 접속 가능하도록 하는, 동일한 형상의 코넥터를 포함하며,
    상기 복수의 테스트 헤드 슬롯과 상기 복수의 퍼포먼스 보드 슬롯은, 각각 전기적인 접속의 패턴이 동일한 시험 장치.
  4. 제1항에 있어서,
    상기 접속 수단은,
    상기 테스트 모듈의 식별 정보를, 당해 테스트 모듈을 진단하는 상기 진단 모듈의 식별 정보와 대응시켜 격납하는 메모리와,
    상기 소정의 테스트 모듈로부터 당해 테스트 메모리의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부와,
    상기 소정의 진단 모듈로부터 당해 진단 모듈의 식별 정보를 취득하는 진단 모듈 식별 정보 취득부와,
    상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보를 상기 메모리가 대응시켜 격납하고 있는가 아닌가를 비교하는 식별 정보 비교부
    를 포함하되,
    상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보를 상기 메모리가 대응시켜 격납하고 있는 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 유지하며,
    상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보를 상기 메모리가 대응시켜 격납하고 있지 않은 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 단절하는 시험 장치.
  5. 제1항에 있어서,
    상기 소정의 진단 모듈은,
    상기 소정의 진단 모듈이 진단하여야 할 상기 테스트 모듈의 식별 정보를 격납하는 메모리와,
    상기 소정의 테스트 모듈로부터 당해 테스트 모듈의 식별 정보를 취득하는 테스트 모듈 식별 정보 취득부와,
    상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납하는 상기 식별 정보를 비교하는 식별 정보 비교부
    를 포함하되,
    상기 접속 수단, 상기 소정의 테스트 모듈 또는 상기 소정의 진단 모듈은, 상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납하는 상기 식별 정보가 일치하는 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 유지하며,
    상기 테스트 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납하는 상기 식별 정보가 일치하지 않는 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 단절하는 시험 장치.
  6. 제1항에 있어서,
    상기 소정의 테스트 모듈은,
    상기 소정의 테스트 모듈의 진단에 사용되어야 할 상기 진단 모듈의 식별 정보를 격납하는 메모리와,
    상기 소정의 진단 모듈로부터 당해 진단 모듈의 식별 정보를 취득하는 진단 모듈 식별 정보 취득부와,
    상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납하는 상기 식별 정보를 비교하는 식별 정보 비교부
    를 포함하되,
    상기 접속 수단, 상기 소정의 테스트 모듈, 또는 상기 소정의 진단 모듈은, 상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납 하는 상기 식별 정보가 일치하는 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 유지하며,
    상기 진단 모듈 식별 정보 취득부가 취득한 상기 식별 정보와 상기 메모리가 격납하는 상기 식별 정보가 일치하지 않는 경우에, 상기 소정의 테스트 모듈과 상기 소정의 진단 모듈의 전기적 접속을 단절하는 시험 장치.
  7. 제1항에 있어서,
    상기 진단 모듈은, 두 개의 상기 퍼포먼스 보드 슬롯에 보유됨으로써, 신호를 출력하는 신호 출력용의 상기 테스트 모듈과, 신호를 입력하는 신호 입력용의 상기 테스트 모듈에 전기적으로 접속되며, 상기 신호 출력용의 테스트 모듈 및 상기 신호 입력용의 테스트 모듈을 진단하는 시험 장치.
  8. 제1항에 있어서,
    상기 진단 모듈은, 복수의 상기 퍼포먼스 보드 슬롯에 보유됨으로써, 동일한 종류의 복수의 상기 테스트 모듈과 전기적으로 접속되며, 상기 복수의 테스트 모듈을 진단하는 시험 장치.
KR1020057017746A 2003-03-27 2004-03-18 시험 장치 KR100717480B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003087049 2003-03-27
JPJP-P-2003-00087049 2003-03-27

Publications (2)

Publication Number Publication Date
KR20050109600A KR20050109600A (ko) 2005-11-21
KR100717480B1 true KR100717480B1 (ko) 2007-05-14

Family

ID=33095088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017746A KR100717480B1 (ko) 2003-03-27 2004-03-18 시험 장치

Country Status (9)

Country Link
US (1) US7185255B2 (ko)
EP (1) EP1607758B1 (ko)
JP (1) JP4110169B2 (ko)
KR (1) KR100717480B1 (ko)
CN (1) CN100442073C (ko)
DE (1) DE602004011490T2 (ko)
MY (1) MY135253A (ko)
TW (1) TWI261117B (ko)
WO (1) WO2004086071A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281823B1 (ko) * 2012-11-30 2013-07-04 주식회사 아이티엔티 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717480B1 (ko) 2003-03-27 2007-05-14 주식회사 아도반테스토 시험 장치
DE10324080B4 (de) * 2003-05-27 2006-03-23 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung
JP2006275986A (ja) 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
JP5021924B2 (ja) 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
US7610538B2 (en) 2007-04-13 2009-10-27 Advantest Corporation Test apparatus and performance board for diagnosis
JP5153670B2 (ja) * 2009-01-30 2013-02-27 株式会社アドバンテスト 診断装置、診断方法および試験装置
FR3005745B1 (fr) * 2013-05-16 2016-10-14 Thales Sa Banc de test d'equipements electroniques

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265594A (ja) * 1993-03-15 1994-09-22 Advantest Corp Ｉｃ試験装置
JPH09184871A (ja) * 1995-12-28 1997-07-15 Advantest Corp 半導体テストシステムの自動校正装置
JPH11304880A (ja) * 1998-04-20 1999-11-05 Advantest Corp 半導体試験装置
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795977A (en) * 1987-03-19 1989-01-03 Pacific Western Systems, Inc. Interface system for interfacing a device tester to a device under test
GB2282244B (en) * 1993-09-23 1998-01-14 Advanced Risc Mach Ltd Integrated circuit
US5705743A (en) * 1996-11-13 1998-01-06 Ford Global Technologies, Inc. Method for identifying parameter identifiers of a motor vehicle
US5938776A (en) * 1997-06-27 1999-08-17 Digital Equipment Corporation Detection of SCSI devices at illegal locations
US6029261A (en) * 1997-10-14 2000-02-22 International Business Machines Corporation Test circuit and system for interconnect testing of high-level packages
US5999468A (en) * 1998-11-17 1999-12-07 Tanisys Technology, Inc. Method and system for identifying a memory module configuration
KR100941563B1 (ko) * 2001-10-17 2010-02-10 엔엑스피 비 브이 전자 장치 및 전자 장치의 자동 설정 방법
KR100717480B1 (ko) 2003-03-27 2007-05-14 주식회사 아도반테스토 시험 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265594A (ja) * 1993-03-15 1994-09-22 Advantest Corp Ｉｃ試験装置
JPH09184871A (ja) * 1995-12-28 1997-07-15 Advantest Corp 半導体テストシステムの自動校正装置
JPH11304880A (ja) * 1998-04-20 1999-11-05 Advantest Corp 半導体試験装置
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281823B1 (ko) * 2012-11-30 2013-07-04 주식회사 아이티엔티 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치

Also Published As

Publication number Publication date
CN100442073C (zh) 2008-12-10
DE602004011490T2 (de) 2009-01-15
JPWO2004086071A1 (ja) 2006-06-29
US7185255B2 (en) 2007-02-27
CN1764846A (zh) 2006-04-26
TWI261117B (en) 2006-09-01
US20040221214A1 (en) 2004-11-04
DE602004011490D1 (de) 2008-03-13
EP1607758B1 (en) 2008-01-23
MY135253A (en) 2008-03-31
TW200428006A (en) 2004-12-16
EP1607758A4 (en) 2006-04-19
WO2004086071A1 (ja) 2004-10-07
KR20050109600A (ko) 2005-11-21
EP1607758A1 (en) 2005-12-21
JP4110169B2 (ja) 2008-07-02

Similar Documents

Publication Publication Date Title
US4690475A (en) Computer harness adaptive tester
RU2182711C2 (ru) Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag
US7112969B1 (en) Electrical interconnect interface and wire harness test and test development system and method
US10989737B2 (en) Universal mate-in cable interface system
KR100717480B1 (ko) 시험 장치
WO2012083420A1 (en) Universal mate-in cable interface system
CN109560994A (zh) 汽车故障诊断仪检测系统和检测方法
CN104160427A (zh) 电流测量装置和方法
JP5248898B2 (ja) 試験装置及び診断用パフォーマンスボード
CN108880936A (zh) 一种通信模块测试系统和通信模块测试方法
CN110361146A (zh) 一种线束测试装置
US6358095B1 (en) Consolidated automatic support system (CASS) flexible exchange adapter and interface device
CN214703944U (zh) 电压采样检测装置
GB2435966A (en) Automotive universal breakout lead
CN216870614U (zh) 一种信号扩展装置
JP2010111295A (ja) 車載用通信線の異常診断装置
US12014587B1 (en) Vehicle communication interface cable with integrated oscilloscope
KR100193442B1 (ko) 와이어 하네스 점검 방법
KR100435781B1 (ko) 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치
CN216052164U (zh) 一种侦察雷达信号检测设备
WO2024042646A1 (ja) 断線検査装置及び断線検査方法
JP2009090902A (ja) 車載用の故障診断装置
JPH07134161A (ja) テスト用ボードを考慮したエージングボード
CN118659172A (zh) 线束连接装置、及控制器的测试方法
KR20240010259A (ko) 항공 전자장비 다중 진단분석 시험기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 13