JP5248898B2 - 試験装置及び診断用パフォーマンスボード - Google Patents

試験装置及び診断用パフォーマンスボード Download PDF

Info

Publication number
JP5248898B2
JP5248898B2 JP2008096616A JP2008096616A JP5248898B2 JP 5248898 B2 JP5248898 B2 JP 5248898B2 JP 2008096616 A JP2008096616 A JP 2008096616A JP 2008096616 A JP2008096616 A JP 2008096616A JP 5248898 B2 JP5248898 B2 JP 5248898B2
Authority
JP
Japan
Prior art keywords
test
connector
board
module
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008096616A
Other languages
English (en)
Other versions
JP2008261853A (ja
Inventor
敏 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2008261853A publication Critical patent/JP2008261853A/ja
Application granted granted Critical
Publication of JP5248898B2 publication Critical patent/JP5248898B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置及び診断用パフォーマンスボードに関する。特に本発明は、試験モジュールが交換可能な試験装置及び当該試験装置に用いる診断用パフォーマンスボードに関する。
半導体回路等の被試験デバイスを試験する装置として、オープンアーキテクチャ方式を採用した試験装置が知られている(例えば特許文献1参照)。オープンアーキテクチャ方式とは、例えば被試験デバイスと信号を受け渡して試験を行う試験モジュールとして、様々な種類の試験モジュールを任意に組み合わせることが可能な方式である。
また試験装置において、それぞれの試験モジュールが正しい位置に配置されているか、それぞれの試験モジュールが正しく動作しているか等を、試験前に予め診断する場合がある。当該診断には、例えば診断用のパフォーマンスボードが用いられる(例えば特許文献1参照)。
国際公開第2004/086071号パンフレット
診断用のパフォーマンスボードには、それぞれの試験モジュールと信号を受け渡すことにより、それぞれの試験モジュールを診断する診断用回路が設けられる。また、診断用のパフォーマンスボードには、試験モジュールと診断用回路とを接続するコネクタが設けられる。
しかし、上述したようにオープンアーキテクチャ方式では、様々な試験モジュールが用いられる。このため、試験モジュールと診断用回路とを接続するコネクタも、使用する試験モジュールに応じたコネクタが設けられる。
ここで、従来の診断用パフォーマンスボードは、上述したコネクタがボード上に固定されることを前提に設計される。このため、用いられる試験モジュールの組み合わせ及び配置毎に、対応するコネクタを設けた診断用のパフォーマンスボード全体を設定しなければならなかった。
このため、本発明の一つの側面においては、上記の課題を解決する試験装置及び診断用パフォーマンスボードを提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、試験モジュールを異なる種類の試験モジュールに交換することができ、試験モジュールを用いて被試験デバイスを試験する試験装置であって、被試験デバイスと信号を受け渡すことにより被試験デバイスを試験する複数の試験モジュールと、複数の試験モジュールを診断する診断用パフォーマンスボードとを備え、診断用パフォーマンスボードは、複数の試験モジュールに対して共通に設けられるマザーボードと、それぞれの試験モジュールと信号を受け渡すことにより、試験モジュールを診断する診断用回路と、複数の試験モジュールと対応して設けられ、対応する試験モジュールと、診断用回路とを接続する複数のボード・モジュール間コネクタと、少なくとも一つのボード・モジュール間コネクタがそれぞれ設けられ、マザーボードに固定されることにより、当該ボード・モジュール間コネクタをマザーボードに対して固定する複数のサブボードとを備える試験装置を提供する。
本発明の第2の形態においては、試験モジュールを異なる種類の試験モジュールに交換することができ、複数の試験モジュールが被試験デバイスと信号を受け渡すことにより被試験デバイスを試験する試験装置において、複数の試験モジュールを診断する診断用パフォーマンスボードであって、複数の試験モジュールに対して共通に設けられるマザーボードと、それぞれの試験モジュールと信号を受け渡すことにより、試験モジュールを診断する診断用回路と、複数の試験モジュールと対応して設けられ、対応する試験モジュールと、診断用回路とを接続する複数のボード・モジュール間コネクタと、少なくとも一つのボード・モジュール間コネクタがそれぞれ設けられ、マザーボードに固定されることにより、当該ボード・モジュール間コネクタをマザーボードに対して固定する複数のサブボードとを備える診断用パフォーマンスボードを提供する。
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係る試験装置10の、試験時における全体構成を示す図である。試験時において試験装置10は、半導体回路等の被試験デバイス(以下、DUT100と称する。)を試験する。試験装置10は、本体部12と、テストヘッド14と、パフォーマンスボード20とを備える。本体部12は、試験装置10全体の制御、DUT100の良否判定及び試験結果の解析等をする。
テストヘッド14は、DUT100との間で信号を授受する複数の試験モジュール21が内蔵されている。各試験モジュール21は、スロット22に装着されることによりテストヘッド14の内部に組み込まれ、これによりDUT100との間で信号の授受が可能となる。
各試験モジュール21は、DUT100に対して試験信号を送出するとともに、試験信号に応じて出力されるDUT100からの出力信号を受信する。各スロット22は、異なる種類の試験モジュール21を交換できるように、スロット22と試験モジュール21との電気的な接続の方式、及び試験モジュール21を機械的に保持する方式等について、共通化が図られている。従って、テストヘッド14において、試験モジュール21の交換及び組み替えは自在である。
また、テストヘッド14は、上部にテストフィクスチャ16が設けられている。テストフィクスチャ16は、テストヘッド14に内蔵されている各スロット22とパフォーマンスボード20とを電気的及び機械的に接続する。テストフィクスチャ16は、それぞれのスロット22と、パフォーマンスボード20のいずれのコネクタに接続するかを切り替えてもよい。
パフォーマンスボード20は、略平板の形状となっており、平板の裏面側がテストヘッド14に対向された状態で、テストフィクスチャ16を介してテストヘッド14上に載置される。パフォーマンスボード20の裏面側には、試験モジュール21からの配線の端部に設けられた裏面側コネクタ23が接続される。
また、パフォーマンスボード20の表面側には、DUT100が搭載されるDUTソケット25が設けられる。DUTソケット25は、裏面側コネクタ23とDUT100との間で信号を伝送する。これにより、DUT100と当該試験装置10とを電気的に接続する。
裏面側コネクタ23、DUTソケット25等は、伝送する信号の特性、伝送する信号の本数等に応じた特性及び形状を有する。例えば高周波の信号を伝送する裏面側コネクタ23等は、周波数特性が良好なコネクタであってよく、また電源電力を伝送する裏面側コネクタ23等は、耐圧等が良好なコネクタであってよい。
以上のような構成により、それぞれの試験モジュール21から送出された試験信号をDUT100の適切な端子に供給して、DUT100の端子から出力された出力信号を適切な試験モジュール21に供給できる。このため、パフォーマンスボード20上に載置された複数のDUT100を並行して試験することができる。
図2は、試験装置10の、診断時における全体構成の一例を示す図である。診断時における試験装置10は、例えば図1において説明したDUT100の試験前に、各試験モジュール21が正しいスロット22に配置されているか、試験モジュール21と裏面側コネクタ23とが正しく接続されているか、各試験モジュール21が正常に動作するか、等を予め診断する。
本例の試験装置10は、図1において説明した試験装置10の構成に対して、パフォーマンスボード20に代えて、診断用パフォーマンスボード50が設けられる。つまり、パフォーマンスボード20及び診断用パフォーマンスボード50は、試験装置10において交換可能に設置される。尚、診断用パフォーマンスボード50には、DUT100が載置されない。診断用パフォーマンスボード50は、DUTソケット25を有さなくてよい。
診断用パフォーマンスボード50の表面には、複数の裏面側コネクタ23に対応して設けられる複数のコネクタユニット32が設けられる。それぞれのコネクタユニット32は、対応する裏面側コネクタ23と接続される。
図3は、診断用パフォーマンスボード50の表面図の一例を示す図である。診断用パフォーマンスボード50は、マザーボード30、複数のコネクタユニット32、及び診断用回路34を備える。マザーボード30は、複数の試験モジュール21に対して共通に設けられ、表面に診断用回路34が形成される。また、マザーボード30の表面には、それぞれのコネクタユニット32と、診断用回路34とを電気的に接続する配線が形成される。マザーボード30は、例えばプリント基板等であってよい。
診断用回路34は、それぞれの試験モジュール21と信号を受け渡すことにより、それぞれの試験モジュール21を診断する。例えば診断用回路34は、コネクタユニット32を介してそれぞれの試験モジュール21と電気的に接続される。そして、例えば試験モジュール21に所定の診断信号を送信して、所定の応答信号が返信されるかにより、試験モジュール21を診断してよい。
複数のコネクタユニット32は、複数の試験モジュール21と対応して設けられる。例えばコネクタユニット32は、試験モジュール21と一対一に対応して設けられてよい。コネクタユニット32は、対応する裏面側コネクタ23と接続されるべきコネクタが設けられており、コネクタユニット32がマザーボード30に固定されることにより、当該コネクタがマザーボード30に固定される。
図4は、コネクタユニット32の構成の一例を示す図である。図4(a)は、コネクタユニット32の表面図の一例を示す。また図4(b)は、コネクタユニット32の断面図の一例を示す。図4(a)及び図4(b)に示すように、コネクタユニット32は、サブボード36、ボード・モジュール間コネクタ(以下、BM間コネクタ38と称する)、複数のピン40、及びサブボード側コネクタ42を有する。
図4(b)に示すように、マザーボード30は、コネクタユニット32が設けられるべき領域に貫通孔を有する。当該貫通孔は、マザーボード30の表面から裏面に渡って形成される。また、貫通孔の開口面積は、裏面側コネクタ23が通過できる大きさであり、当該貫通孔を介して裏面側コネクタ23とコネクタユニット32とが接続される。コネクタユニット32は、図4(b)に示すようにマザーボード30の表面において当該貫通孔を覆うように配置される。また、コネクタユニット32は、マザーボード30の当該位置に固定される。
それぞれのコネクタユニット32は、マザーボード30に対して同一の構造で固定される。つまり、マザーボード30の表面において、それぞれのコネクタユニット32が設けられるべきいずれの設置領域に対しても、任意の種類のコネクタユニット32を設置できるように、コネクタユニット32をマザーボード30に固定するための構造を統一する。それぞれのコネクタユニット32は、マザーボード30に固定される同一構造の固定部72を有してよい。
例えば、マザーボード30の表面において、それぞれのコネクタユニット32が設けられるべきそれぞれの設置領域は、同一の外形を有してよい。また、各種類のコネクタユニット32のサブボード36同士も、同一の外形を有してよい。そして、それぞれのサブボード36は、同一の方法でマザーボード30に固定されてよい。
より具体的には、マザーボード30のそれぞれの設置領域において、固定部72に対応する同一の箇所に熱圧着用の第1部材が設けられてよい。そして、それぞれのサブボード36の同一の箇所に配置される固定部72に、熱圧着用の第2部材が設けられてよい。第1部材及び第2部材を熱圧着することにより、それぞれの設置領域に、コネクタユニット32を固定してよい。このような構造により、それぞれの設置領域に、任意の種類のコネクタユニット32を配置することができる。
また、マザーボード30のそれぞれの設置領域において、固定部72に対応する同一の箇所に同一形状の第1嵌合部が形成されてよい。また、それぞれのサブボード36の同一の箇所に配置される固定部72に、同一形状の第2嵌合部が形成されてよい。そして、第1嵌合部及び第2嵌合部を嵌合させることにより、それぞれのコネクタユニット32を、マザーボード30に固定してよい。このような構造により、それぞれの設置領域に、任意の種類のコネクタユニット32を配置することができる。またコネクタユニット32は、交換可能な状態で、マザーボード30に固定されてもよい。
BM間コネクタ38は、複数の試験モジュール21と対応して設けられ、対応する試験モジュール21と、診断用回路34とを電気的に接続する。BM間コネクタ38は、対応する試験モジュール21に応じた形状、ピン数、特性等を有してよい。つまり、各コネクタユニット32は、異なる種類のBM間コネクタ38を有してよい。尚、BM間コネクタ38の特性とは、周波数特性、耐圧等を指してよい。それぞれのコネクタユニット32が、対応する試験モジュール21に応じたBM間コネクタ38を有することにより、それぞれのコネクタユニット32と、それぞれの試験モジュール21とを電気的に接続することができる。
サブボード側コネクタ42は、BM間コネクタ38と、マザーボード側コネクタ44とを電気的に接続する。サブボード側コネクタ42は、サブボード36の表面に設けられ、BM間コネクタ38のピン40のうち、診断用回路34に接続すべきピン40と接続される。マザーボード側コネクタ44は、マザーボード30の表面に設けられ、診断用回路34と接続される。また、サブボード側コネクタ42及びマザーボード側コネクタ44は、ケーブル46等により接続される。
これにより、サブボード側コネクタ42及びマザーボード側コネクタ44は、サブボード36及び診断用回路34を接続する接続部70として機能する。尚、サブボード36毎に設けられる、それぞれの接続部70は、同一の構造を有する。例えばそれぞれのサブボード側コネクタ42は、同一の構造を有するコネクタであってよい。また、それぞれのマザーボード側コネクタ44は、同一の構造を有するコネクタであってよい。ここで、「同一の構造を有する」とは、任意のサブボード側コネクタ42と、任意のマザーボード側コネクタ44とが、共通のケーブル46等で接続できる程度に、各コネクタの構造が共通することを指してよい。
尚、接続部70の構成は、上記のようにコネクタを用いた構成に限定されない。例えば、ケーブル46の両端を、マザーボード30及びサブボード36に半田付けする構造であってよい。但し、他の構成であっても、それぞれの接続部70は、任意のコネクタユニット32を、診断用回路34の任意のピンに接続できるように、構造が共通することが好ましい。また接続部70は、固定部72と共通に設けられてもよい。例えば、マザーボード30及びサブボード36を半田付けする場合、当該半田付けされた箇所が、接続部70及び固定部72として機能してもよい。
このように、それぞれの接続部70が同一の構造を有することにより、任意の種類のコネクタユニット32を、診断用回路34に接続することができる。このため、任意の種類の試験モジュール21を診断用回路34に接続して診断することができる。
また、試験時に各試験モジュール21とDUT100との間で伝送するそれぞれの信号は、多様な周波数、電圧値、電流値等を示すが、診断時に各試験モジュール21と診断用回路34との間で伝送する信号は、多様な周波数等を有さなくともよい。例えば、各試験モジュール21と、診断用回路34との間で伝送するそれぞれの診断信号及び応答信号は、一定の信号で統一することができる。このため、接続部70の構造を統一して、接続部70における電気的特性を統一しても、それぞれの試験モジュール21を診断するための信号を精度よく伝送することができる。
また、診断時には、試験時に比べて、高周波の信号、高電圧の信号等を伝送しない。このため、接続部70に用いられるコネクタは、実試験時に試験モジュール21とDUT100との間に設けられるコネクタに比べ、周波数帯域が低くてよく、また耐圧が低くてよい。このようなコネクタを用いることにより、コストを低減することができる。
また、BM間コネクタ38は、試験モジュール21の複数のピンに対応して、複数のピン40を有してよい。BM間コネクタ38のいずれかのピン40は、他のピン40に接続されてよい。この場合、診断用回路34は、試験モジュール21が出力する信号を、試験モジュール21にループバックして、試験モジュール21を診断することができる。また、BM間コネクタ38のいずれかのピン40は、上述したように、接続部70を介して診断用回路34に接続される。
診断用回路34は、それぞれのコネクタユニット32を介して、それぞれの試験モジュール21に、所定の診断信号を入力してよい。試験モジュール21は、診断信号を受け取った場合に、所定の応答信号を出力してよい。診断用回路34は、コネクタユニット32を介して応答信号を受け取り、応答信号に基づいて試験モジュール21を診断してよい。
例えば診断用回路34は、各コネクタユニット32に診断信号を順次入力してよい。そして、試験モジュール21は、診断信号に応じて、自己の識別情報を含む応答信号を出力してよい。診断用回路34は、順次受け取る識別情報に基づいて、各スロット22に、正しい試験モジュール21が配置されているか否かを診断してよい。また、診断用回路34は、マザーボード30のそれぞれの位置に、正しいBM間コネクタ38が配置されているかを更に診断してもよい。この場合、それぞれのコネクタユニット32は、自己に設けられたBM間コネクタを識別する識別情報を予め格納して、診断信号に応じて当該識別情報を診断用回路34へ出力してよい。
図5は、診断用パフォーマンスボード50の機能構成の一例を示すブロック図である。上述したように、診断用パフォーマンスボード50は、マザーボード30及び複数のコネクタユニット32を有しており、複数の試験モジュール21を診断する。
マザーボード30は、複数の試験モジュール21に対して共通に設けられる。また、マザーボード30は、複数の試験モジュール21に対応する複数のマザーボード側コネクタ44と、共通の診断用回路34を有する。
診断用回路34は、それぞれの試験モジュール21と信号を受け渡すことにより、試験モジュール21を診断する。複数のマザーボード側コネクタ44は、複数のコネクタユニット32と一対一に対応してマザーボード30に設けられ、対応するサブボード側コネクタ42と、診断用回路34とを接続する。
それぞれのコネクタユニット32は、サブボード36(図4参照)、サブボード側コネクタ42、BM間コネクタ38、及び識別情報格納部48を有する。サブボード側コネクタ42は、マザーボード側コネクタ44と、BM間コネクタ38と接続する。
BM間コネクタ38は、対応する試験モジュール21と、サブボード側コネクタ42とを接続する。このような構成により、診断用回路34と、それぞれの試験モジュール21とを接続する。また、識別情報格納部48は、対応して設けられたBM間コネクタ38を識別する識別情報を格納してよい。当該識別情報は、例えばBM間コネクタ38の種類を示す情報であってよく、また当該BM間コネクタ38が接続されるべき試験モジュール21の種類を示す情報であってもよい。
識別情報格納部48は、診断用回路34から試験モジュール21への診断信号を分岐して受け取り、診断信号に応じて、当該識別情報を含む応答信号を診断用回路34へ返信してよい。これにより、診断用回路34は、それぞれのマザーボード側コネクタ44に、正しいコネクタユニット32が接続されているかを診断することができる。
また、診断用回路34は、上述したように、試験モジュール21の識別情報を更に受け取ってよい。これにより、それぞれのスロット22に、正しい試験モジュール21が設けられているかを診断することができる。また、コネクタユニット32及び試験モジュール21の双方が誤って設けられている場合、並びに、コネクタユニット32及び試験モジュール21の一方が誤って設けられている場合を、診断することができる。
図6は、コネクタユニット32の他の構成例を示す図である。本例のコネクタユニット32は、図2から図5に関連して説明したコネクタユニット32の構成に対し、複数のBM間コネクタ38を有する点で相違する。他の構成は、図2から図5に関連して説明したコネクタユニット32と同一であってよい。
複数のBM間コネクタ38は、同一のコネクタであってよく、また異なるコネクタであってもよい。異なるコネクタとは、例えばピン数、周波数特性、耐圧等が異なるコネクタである。コネクタユニット32は、複数のBM間コネクタ38で、一つの試験モジュール21と接続されてよく、また複数の試験モジュール21と接続されてもよい。また、診断用パフォーマンスボード50は、一つのBM間コネクタ38が設けられたコネクタユニット32と、複数のBM間コネクタ38が設けられたコネクタユニット32とを混在して有してよい。
図7は、コネクタユニット32の他の構成例を示す図である。本例のコネクタユニット32は、図2から図6に関連して説明したコネクタユニット32の構成に対し、診断用回路60を更に備える。
それぞれのコネクタユニット32の内部において、診断用回路60と、BM間コネクタ38の所定のピン40とが、電気的に接続される。このため、コネクタユニット32は、サブボード側コネクタ42を有さなくともよい。また、マザーボード30は、マザーボード側コネクタ44を有さなくともよい。
それぞれの診断用回路60は、それぞれのサブボード36に接続される試験モジュール21を診断する。診断用回路60は、図2から図6において説明した診断用回路34と同一の機能を有してよい。それぞれの診断用回路60は、サブボード36毎に独立して動作して、対応する試験モジュール21を診断する。
尚、本例においても、それぞれのサブボード36における固定部72(図4参照)は、それぞれ同一の構造を有する。このような構成によっても、使用する試験モジュール21に応じた診断用パフォーマンスボード50を、容易に準備することができる。
尚、図3に関連して説明したように、マザーボード30に共通の診断用回路34が設けられている場合、いずれかの試験モジュール21から、診断用回路34に診断を開始させるトリガ信号を供給してよい。診断用回路34は、トリガ信号に応じて、それぞれの試験モジュール21の診断を行ってよい。また、いずれかの試験モジュール21から、診断用回路34の電源電力を供給してもよい。
これに対し、図7に関連して説明したように、それぞれのコネクタユニット32に、個別の診断用回路34を設けた場合、それぞれの試験モジュール21から、それぞれの診断用回路34に、上述したトリガ信号を供給してよい。それぞれの診断用回路34は、トリガ信号に応じて、対応する試験モジュール21を診断してよい。また、対応する試験モジュール21から、診断用回路60の電源電力を供給してよい。つまり、それぞれのコネクタユニット32は、他のコネクタユニット32又はマザーボード30と電気的に接続されないので、それぞれのコネクタユニット32と、マザーボード30との機械的な接続方式を統一すれば、任意のコネクタユニット32を、マザーボード30の任意の位置に配置することができる。
以上、実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明の実施形態によれば、試験モジュールが交換可能な試験装置において、試験モジュールを診断する診断用パフォーマンスボードを容易に準備することができる。
本発明の一つの実施形態に係る試験装置10の、試験時における全体構成を示す図である。 試験装置10の、診断時における全体構成の一例を示す図である。 診断用パフォーマンスボード50の表面図の一例を示す図である。 コネクタユニット32の構成の一例を示す図である。図4(a)は、コネクタユニット32の表面図の一例を示す。また図4(b)は、コネクタユニット32の断面図の一例を示す。 診断用パフォーマンスボード50の機能構成の一例を示すブロック図である。 コネクタユニット32の他の構成例を示す図である。 コネクタユニット32の他の構成例を示す図である。
符号の説明
10・・・試験装置、12・・・本体部、14・・・テストヘッド、16・・・テストフィクスチャ、20・・・パフォーマンスボード、21・・・試験モジュール、22・・・スロット、23・・・裏面側コネクタ、25・・・DUTソケット、30・・・マザーボード、32・・・コネクタユニット、34・・・診断用回路、36・・・サブボード、38・・・BM間コネクタ、40・・・ピン、42・・・サブボード側コネクタ、44・・・マザーボード側コネクタ、46・・・ケーブル、48・・・識別情報格納部、50・・・診断用パフォーマンスボード、60・・・診断用回路、70・・・接続部、72・・・固定部、100・・・DUT

Claims (10)

  1. 試験モジュールを異なる種類の試験モジュールに交換することができ、前記試験モジュールを用いて被試験デバイスを試験する試験装置であって、
    前記被試験デバイスと信号を受け渡すことにより前記被試験デバイスを試験する複数の前記試験モジュールと、
    前記複数の試験モジュールを診断する診断用パフォーマンスボードと
    を備え、
    前記診断用パフォーマンスボードは、
    前記複数の試験モジュールに対して共通に設けられるマザーボードと、
    それぞれの前記試験モジュールと信号を受け渡すことにより、前記試験モジュールを診断する診断用回路と、
    前記複数の試験モジュールと対応して設けられ、対応する前記試験モジュールと、前記診断用回路とを接続する複数のボード・モジュール間コネクタと、
    少なくとも一つの前記ボード・モジュール間コネクタがそれぞれ設けられ、前記マザーボードに固定されることにより、当該ボード・モジュール間コネクタを前記マザーボードに対して固定する複数のサブボードと
    を備え
    前記診断用回路は、前記マザーボードに設けられ、前記複数の試験モジュールをそれぞれ診断する試験装置。
  2. それぞれの前記サブボードは、前記マザーボードに固定される、同一の構造の固定部を有する
    請求項1に記載の試験装置。
  3. 前記診断用パフォーマンスボードは、それぞれの前記サブボードと、前記診断用回路とを、同一の構造で接続する接続部を有する
    請求項に記載の試験装置。
  4. 前記接続部は、
    それぞれの前記サブボードに設けられ、前記ボード・モジュール間コネクタと接続されるサブボード側コネクタと、
    前記複数のサブボードと一対一に対応して前記マザーボードに設けられ、対応する前記サブボード側コネクタと、前記診断用回路とを接続する複数のマザーボード側コネクタと
    を有する請求項に記載の試験装置。
  5. それぞれの前記ボード・モジュール間コネクタは、対応する前記試験モジュールに応じた種類のコネクタが用いられ、
    それぞれの前記サブボード側コネクタは、それぞれの前記サブボードで同一の構造のコネクタが用いられる
    請求項に記載の試験装置。
  6. それぞれの前記マザーボード側コネクタは、同一の構造のコネクタが用いられる
    請求項に記載の試験装置。
  7. 前記診断用回路は、それぞれの前記サブボードに設けられ、当該サブボードに接続される前記試験モジュールを診断する
    請求項1に記載の試験装置。
  8. それぞれの前記診断用回路は、前記サブボード毎に独立して動作する
    請求項に記載の試験装置。
  9. それぞれの前記サブボードは、設けられている前記ボード・モジュール間コネクタを識別する識別情報を予め格納して、前記診断用回路に通知する識別情報格納部を更に有する
    請求項に記載の試験装置。
  10. 試験モジュールを異なる種類の試験モジュールに交換することができ、複数の前記試験モジュールが被試験デバイスと信号を受け渡すことにより前記被試験デバイスを試験する試験装置において、前記複数の試験モジュールを診断する診断用パフォーマンスボードであって、
    前記複数の試験モジュールに対して共通に設けられるマザーボードと、
    それぞれの前記試験モジュールと信号を受け渡すことにより、前記試験モジュールを診断する診断用回路と、
    前記複数の試験モジュールと対応して設けられ、対応する前記試験モジュールと、前記診断用回路とを接続する複数のボード・モジュール間コネクタと、
    少なくとも一つの前記ボード・モジュール間コネクタがそれぞれ設けられ、前記マザーボードに固定されることにより、当該ボード・モジュール間コネクタを前記マザーボードに対して固定する複数のサブボードと
    を備え
    前記診断用回路は、前記マザーボードに設けられ、前記複数の試験モジュールをそれぞれ診断する診断用パフォーマンスボード。
JP2008096616A 2007-04-13 2008-04-02 試験装置及び診断用パフォーマンスボード Expired - Fee Related JP5248898B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/734,792 US7610538B2 (en) 2007-04-13 2007-04-13 Test apparatus and performance board for diagnosis
US11/734,792 2007-04-13

Publications (2)

Publication Number Publication Date
JP2008261853A JP2008261853A (ja) 2008-10-30
JP5248898B2 true JP5248898B2 (ja) 2013-07-31

Family

ID=39854870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096616A Expired - Fee Related JP5248898B2 (ja) 2007-04-13 2008-04-02 試験装置及び診断用パフォーマンスボード

Country Status (2)

Country Link
US (1) US7610538B2 (ja)
JP (1) JP5248898B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955496A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业(深圳)有限公司 负载卡
CN111367727B (zh) 2018-12-25 2023-11-17 中兴通讯股份有限公司 连接器结构,时延差的计算方法及装置
KR102196542B1 (ko) * 2019-11-19 2020-12-29 엘아이지넥스원 주식회사 레이더 안테나의 제작을 위한 시험장치
CN111487524B (zh) * 2020-05-15 2022-03-11 上海华力微电子有限公司 一种通用的芯片测试系统、测试方法及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US7174490B2 (en) * 2002-04-12 2007-02-06 Broadcom Corporation Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US7278079B2 (en) * 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
KR100717480B1 (ko) 2003-03-27 2007-05-14 주식회사 아도반테스토 시험 장치
WO2004109308A1 (ja) * 2003-06-05 2004-12-16 Advantest Corporation デバイスインターフェース装置
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7913002B2 (en) * 2004-08-20 2011-03-22 Advantest Corporation Test apparatus, configuration method, and device interface
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法

Also Published As

Publication number Publication date
JP2008261853A (ja) 2008-10-30
US7610538B2 (en) 2009-10-27
US20080256408A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
US5764071A (en) Method and system for testing an electronic module mounted on a printed circuit board
JP4972418B2 (ja) 試験装置およびプローブカード
US20080315902A1 (en) Test device, test card, and test system
US5994894A (en) Testboard for IC tester
KR20010030367A (ko) 콘택트 핀을 장착하기 위한 핀 블럭 구조물
JP5248898B2 (ja) 試験装置及び診断用パフォーマンスボード
JP5021924B2 (ja) パフォーマンスボード、試験装置及び試験方法
US8829935B2 (en) Test apparatus
US20070174748A1 (en) Method and system for backplane testing using generic boundary-scan units
KR100524292B1 (ko) 반도체 테스트 인터페이스
JPH10227830A (ja) Icテスタ用テストボード
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
EP1607758B1 (en) Test apparatus
KR200462833Y1 (ko) 차량용 와이어링 하니스 성능시험장치
EP1724598A1 (en) Semiconductor device test equipment and device interface board
JPH10150082A (ja) 半導体試験装置
KR100965474B1 (ko) 테스트 헤드
US20090256582A1 (en) Test circuit board
US20050146344A1 (en) Circuit tester interface
JP4066265B2 (ja) 半導体試験装置のコンタクトリング
KR20010018822A (ko) 반도체 메모리 모듈을 위한 테스트 보드
KR20230021735A (ko) 테스트 지원 모듈 및 자동화된 테스트 장비의 작동 방법
JP2024014520A (ja) 自動試験装置およびそのインタフェース装置
KR102035998B1 (ko) 인터페이스 장치, 제조 방법 및 시험 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees