JP4066265B2 - 半導体試験装置のコンタクトリング - Google Patents

半導体試験装置のコンタクトリング Download PDF

Info

Publication number
JP4066265B2
JP4066265B2 JP2004085943A JP2004085943A JP4066265B2 JP 4066265 B2 JP4066265 B2 JP 4066265B2 JP 2004085943 A JP2004085943 A JP 2004085943A JP 2004085943 A JP2004085943 A JP 2004085943A JP 4066265 B2 JP4066265 B2 JP 4066265B2
Authority
JP
Japan
Prior art keywords
test
contact ring
printed circuit
dut
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004085943A
Other languages
English (en)
Other versions
JP2005276961A (ja
Inventor
淳 野々山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004085943A priority Critical patent/JP4066265B2/ja
Publication of JP2005276961A publication Critical patent/JP2005276961A/ja
Application granted granted Critical
Publication of JP4066265B2 publication Critical patent/JP4066265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、被試験対象の試験が正確に行なえる半導体試験装置のコンタクトリングに関するものである。
一般に、半導体試験装置は、被試験対象(以下「DUT」)であるIC、LSI等に試験信号を与え、DUTの出力を測定し、DUTの良否の判定を行なうものである。また、半導体試験装置は、一般にテストヘッド、パフォーマンスボードを具備し、テストヘッドからパフォーマンスボードを介してDUTと半導体試験装置が電気的に接続されるものである。
つまり、パッケージ化されたDUTを試験する場合には、パフォーマンスボード上にICソケットが用意され、このICソケットにDUTを装着してDUTを半導体試験装置に接続し、試験が行なわれる。
これに対し、製造工程上にあるウエハの段階で試験を行なう半導体試験装置の場合には、パフォーマンスボードにコンタクトリングと呼ばれる接続具を搭載し、この接続具を介してプローブカードに接続し、DUTと電気的に接続する。
このような半導体試験装置のコンタクトリングに関連する先行技術文献としては次のようなものがある。
実公平7−26716号公報
ところで、被試験対象に高速な信号を印加しようとする場合、コンタクトリングの特性インピーダンスが、テストヘッド上に形成された回路の出力インピーダンスと整合が取れている必要がある。従って、高速な半導体試験装置では、同軸構造の伝送路を使用することによってインピーダンス整合が取れた信号伝送路を実現している。
以下、図4〜図6を用いてこの様な同軸構造を採用した半導体試験装置におけるコンタクトリングの使用方法について説明する。図4は従来の半導体試験装置の構成を示した図である。
図4において、DUT1はCCD(Charge Coupled Devices)である。プローバ2は、DUT1の搬送器具である。ステージ3は、プローバ2に設けられ、DUT1を設置するものである。
半導体試験装置4は、プローブカード5、コンタクトリング6、パフォーマンスボード7、テストヘッド8から構成されている。
プローブカード5は、DUT1の電極部の配置にあわせたプローブ針が複数本配列されたカードであり、DUT1の電極部に電気的に接続される。また、プローブカード5のグランドは、DUT1のグランドに使用されている。
コンタクトリング6は、表面および裏面に弾性的に突出した複数のポゴピン6a、6bがそれぞれ設けられたリング状の器具であり、これらポゴピン6a、6bを介してプローブカード5とパフォーマンスボード7とをそれぞれ電気的に接続する。
パフォーマンスボード7は、コンタクトリング6とテストヘッド8を接続する配線基板である。パフォーマンスボード7の一方の面には、コンタクトリング6のポゴピン6bが接続され、他方の面には、テストヘッド8に形成されたポゴピン8aが接続される。また、パフォーマンスボード7には、測定回路、例えばA/Dコンバータ、サンプルホールド回路が設けられ、パフォーマンスボード7のグランドは測定回路の基準電位として使用される。
テストヘッド8は、DUT1に印加する直流電源などを生成する電源回路等の他、ドライバ回路とコンパレータ回路の組み合わせからなるピンエレクトロニクス部から構成されており、DUT1の評価を行なうものである。
尚、ピンエレクトロニクス部は、設定に応じてDUT1に対する試験信号出力系統としても、DUT1の出力信号に対する測定系統としても機能する汎用性を有するものである。
このような半導体試験装置の動作について説明する。
出力系統として設定されたテストヘッド8のピンエレクトロニクス部に設けられたドライバ回路から出力される信号は、ポゴピン8a、パフォーマンスボード7、コンタクトリング6のポゴピン6b、6a、プローブカード5の順序で伝送され、DUT1に到達する。
これに対し、DUT1から出力された信号は、プローブカード5、コンタクトリング6のポゴピン6a、ポゴピン6b、パフォーマンスボード7の順で伝達され、パフォーマンスボード7に形成されたサンプルホールド回路に入力された後、A/Dコンバータでデジタル信号に変換される。そして、A/Dコンバータから出力された信号は、ポゴピン8aを介してテストヘッド8に入力され、DUT1の良否判定が行なわれる。
ところで、DUT1は、入力容量が大きいものや、入力インピーダンスが大きいもの等様々な種類が存在する。ここで、入力インピーダンスが大きいDUT1を測定する場合には、伝送路の末端が開放された状態と近似し、DUT1に入力された波形(信号)に100%の反射が生ずる。従って、この様なDUT1を測定する場合には入力波形にいわゆる「波形なまり」は生じない。
ところが、CCDの様に入力容量が大きいと、伝送路の特性インピーダンスとCCDの入力容量との関係で、いわゆる「波形なまり」が生じてしまう。
この「波形なまり」を改善するためには、テストヘッド8側の出力インピーダンスのみならず、伝送路の特性インピーダンスも下げる必要がある。従って、試験信号の伝送路となる従来のコンタクトリング6では、何本もの同軸ケーブルを並列に接続することにより伝送路全体の特性インピーダンスを下げていた。
しかし、コンタクトリング6は、プローバ2と接続する関係上大きさに制限があり、何本もの同軸ケーブルをコンタクトリング6内に並列に接続するには物理的な限界があり、正確な試験が行なえない。
また、プローブカード5とパフォーマンスボード7とはコンタクトリング6を介して電気的に接続されているので、DUT1のグランドプレーンとなるプローブカード5と、サンプルホールド回路とA/Dコンバータのグランドプレーンとなるパフォーマンスボード7とは距離がある。このため、DUT1のグランドプレーンで発生するノイズの影響が測定回路の基準電位として使用されているパフォーマンスボード7のグランドプレーンで同時に起こらず、被測定波形にノイズの影響が観測され、正確な試験が行なえないという問題点があった。
本発明は、この問題に着目したものであり、その目的は、被試験対象の試験が正確に行なえる半導体試験装置のコンタクトリングを提供することである。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
パフォーマンスボードとプローブカードを電気的に接続し、被試験対象を試験する半導体試験装置のコンタクトリングにおいて、
上下が貫通され、上下にそれぞれつば部が形成された円筒部材と、
前記円筒部材のつば部の間に放射状に設けられ、前記被試験対象を試験する試験部を有するプリント基板を含む複数のプリント基板を備え、
前記試験部は、
被試験対象に対して信号を出力する駆動部、または、被試験対象から出力された信号を測定する測定部の少なくともいずれか一方を含む。
請求項記載の発明は、
請求項記載の半導体試験装置のコンタクトリングにおいて、
測定部が、サンプルホールド回路である。
請求項記載の発明は、請求項1又は2に記載の半導体試験装置のコンタクトリングにおいて、
プリント基板は、パフォーマンスボードとプローブカードを電気的に直接接続するラインと、このラインと試験部とを切り換える切換部とを設ける。
請求項4記載の発明は、
請求項1〜3のいずれかに記載の半導体試験装置のコンタクトリングにおいて、
複数のポゴピンが上面に取り付けられ、複数のプリント基板と下面でコネクタ接続される第1の中継基板と、
複数のポゴピンが下面に取り付けられ、複数のプリント基板と上面でコネクタ接続される第2の中継基板とを備える。
本発明によれば、次のような効果がある。
請求項1〜6記載の発明では、プリント基板に試験部を設けたので、正確な試験を行なうことができる。
また、請求項4記載の発明では、プリント基板にラインに切り換えるスイッチを設けたので、コンタクトリングの交換を行なわずに、直流特性試験を行なうことができ、非CCDからなる試験対象の試験も行なうことがきる。
以下、図面を用いて本発明の実施形態を説明する。図1は本発明のコンタクトリングの一実施例を示した構成図である。
図1において、円筒部材9は、上下が貫通され、上下にそれぞれつば部9a、9bが形成される。プリント基板10は、円筒部材9のつば部9a、9bの間に放射状に取り付けられる。フレーム11、12は、プリント基板10を円筒部材9に固定する。
更に詳細にプリント基板10の具体的構成を図2に示し説明する。図2において、複数のポゴピン10a、10bは、それぞれプリント基板10の上下に設けられ、プローブカード、パフォーマンスボードに電気的に接続される。
試験部10cは、駆動部またはサンプルホールド回路で、ポゴピン10a、10bと電気的に接続される。ライン10dは、ポゴピン10aと10bを電気的に直接接続する。スイッチ10eは、可動接点aがポゴピン10aに接続され、固定接点bが試験部10cの一端に接続され、固定接点cがライン10dの一端に接続される。スイッチ10fは、可動接点aがポゴピン10bに接続され、固定接点bが試験部10cの他端に接続され、固定接点cがライン10dの他端に接続される。
溝10g、10hは、プリント基板10の外側の側面に設けられ、それぞれ図1に示すフレーム11、12が嵌め込まれる。また、スイッチ10e、10fは切換部で、パフォーマンスボード、ポゴピン10bを介して、テストヘッドからの制御信号により制御される。
この様な装置の組み立て動作を説明する。プリント基板10を円筒部材9に放射状に取り付ける。フレーム11、12をプリント基板10の溝10g、10hに嵌めて、プリント基板10を円筒部材9に固定する。そして、ポゴピン10bをパフォーマンスボードに電気的に接続し、ポゴピン10aをプローブカードに電気的に接続する。
次に、コンタクトリングの動作を説明する。まず、試験部10cが駆動部で、駆動部を動作させる場合について説明する。スイッチ10e、10fの可動接点aを固定接点bに切り換える。図示しないテストヘッドから出力された信号は、パフォーマンスボード、ポゴピン10b、スイッチ10fを介して、試験部10cに入力される。
そして、試験部10cは、信号を増幅して、この信号をスイッチ10e、ポゴピン10a、プローブカードを介してDUTに試験信号を出力する。
これに対し、試験部10cがサンプルホールド回路で、このサンプルホールド回路を動作させる場合には、スイッチ10e、10fの可動接点aを固定接点bに切り替える。DUT(CCD)から出力された信号は、プローブカード、ポゴピン10a、スイッチ10eを介して、試験部10cに入力される。
そして、試験部10cは、信号を保持し、この信号をスイッチ10f、ポゴピン10bを介してパフォーマンスボードに出力する。パフォーマンスボードに入力された信号は、パフォーマンスボード上のA/Dコンバータでデジタル信号に変換された後、テストヘッドに出力され、テストヘッドでDUTの良否判定が行なわれる。
他方、DUTの直流特性試験を行なう場合には、スイッチ10e、10fの可動接点aを固定接点cに切り替える。テストヘッドから出力された直流信号は、パフォーマンスボード、ポゴピン10b、スイッチ10f、ライン10d、スイッチ10e、ポゴピン10a、プローブカードの順に伝送され、DUTに出力される。この様にして直流試験が行なわれる。
尚、非CCDからなるDUT、例えばデジタル回路等を試験する場合も、試験部10cを使用する必要はないので、その動作は直流特性試験の場合と同様である。
この様に、試験部10cを有するプリント基板10を設けたので、試験部10cが駆動部の場合、DUT(CCD)までの伝送路を短くでき、波形を鈍らせることなく、DUTに信号を与えることができる。また、試験部10cがサンプルホールド回路の場合、プローブカードのグランドプレーンとプリント基板10のグランドプレーンとを近づけることができるので、被測定波形にノイズの影響が観測されず、正確な試験を行なうことができる。
また、プリント基板10にライン10dに切り換えるスイッチ10e、10fを設けたので、コンタクトリングの交換を行なわずに、直流特性試験や、非CCDの試験を行なうことができる。
次に、その他のコンタクトリングの実施例を図3に示し説明する。図3において、プリント基板13は、放射状に設けられ、DUTを試験する試験部(図示せず)を有し、上側にコネクタ13a、下側にコネクタ13bが取り付けられる。
第1の中継基板14は、中心に貫通穴14aが設けられ、複数のポゴピン14bが上面に取り付けられ、プリント基板13のコネクタ13aと下面でコネクタ接続される。第2の中継基板15は、中心に貫通穴15aが設けられ、複数のポゴピン15bが下面に取り付けられ、プリント基板13のコネクタ13bと上面でコネクタ接続される。筐体16は、プリント基板13、中継基板14、15を覆う。
この様な装置の組み立て動作は、プリント基板13を中継基板14にコネクタ接続する。中継基板15をプリント基板13にコネクタ接続する。最後に筐体16でプリント基板13、中継基板14、15を覆う。
そして、ポゴピン15bをパフォーマンスボードに電気的に接続し、ポゴピン14bをプローブカードに電気的に接続する。コンタクトリングの動作は図1、2に示す装置と同様なので説明を省略する。
尚、本発明はこれらの実施例に限定されるものでなく、複数のプリント基板10、13の全てに、試験部を設ける構成でなく、単にパフォーマンスボードとコンタクトリングを接続するライン10dを設けただけのプリント基板10、13を一部に設ける構成でも差し支えない。
また、試験部として、サンプルホールド回路とともにA/Dコンバータを設ける構成でも良い。また、A/Dコンバータを単独に設ける構成でも良い。つまり、試験部が、DUTの出力を測定する測定部であれば良い。
また、図3に示す実施例では、装置に筐体16を設けた構成を示したが、必ずしも必要とされない。
本発明のコンタクトリングの一実施例を示した構成図である。 本発明のプリント基板の具体的な構成を示した図である。 本発明のコンタクトリングの他の実施例を示した断面図である。 従来の半導体試験装置の構成を示した図である。
符号の説明
10、13 プリント基板
10c 試験部
10d ライン
10e、10f スイッチ
13a、13b コネクタ
14、15 中継基板
14b、15b ポゴピン

Claims (4)

  1. パフォーマンスボードとプローブカードを電気的に接続し、被試験対象を試験する半導体試験装置のコンタクトリングにおいて、
    上下が貫通され、上下にそれぞれつば部が形成された円筒部材と、
    前記円筒部材のつば部の間に放射状に設けられ、前記被試験対象を試験する試験部を有するプリント基板を含む複数のプリント基板を備え、
    前記試験部は、
    被試験対象に対して信号を出力する駆動部、または、被試験対象から出力された信号を測定する測定部の少なくともいずれか一方を含む
    ことを特徴とする半導体試験装置のコンタクトリング。
  2. 測定部は、サンプルホールド回路であることを特徴とする請求項記載の半導体試験装置のコンタクトリング。
  3. プリント基板は、パフォーマンスボードとプローブカードを電気的に直接接続するラインと、
    このラインと試験部とを切り換える切換部と
    を設けたことを特徴とする請求項1又は2に記載の半導体試験装置のコンタクトリング。
  4. 複数のポゴピンが上面に取り付けられ、複数のプリント基板と下面でコネクタ接続される第1の中継基板と、
    複数のポゴピンが下面に取り付けられ、複数のプリント基板と上面でコネクタ接続される第2の中継基板と
    を備えたことを特徴とする請求項1〜3のいずれかに記載の半導体試験装置のコンタクトリング。
JP2004085943A 2004-03-24 2004-03-24 半導体試験装置のコンタクトリング Expired - Fee Related JP4066265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004085943A JP4066265B2 (ja) 2004-03-24 2004-03-24 半導体試験装置のコンタクトリング

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004085943A JP4066265B2 (ja) 2004-03-24 2004-03-24 半導体試験装置のコンタクトリング

Publications (2)

Publication Number Publication Date
JP2005276961A JP2005276961A (ja) 2005-10-06
JP4066265B2 true JP4066265B2 (ja) 2008-03-26

Family

ID=35176320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004085943A Expired - Fee Related JP4066265B2 (ja) 2004-03-24 2004-03-24 半導体試験装置のコンタクトリング

Country Status (1)

Country Link
JP (1) JP4066265B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258395B2 (ja) 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置

Also Published As

Publication number Publication date
JP2005276961A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JP5173097B2 (ja) 半導体並列テスタ
KR101293381B1 (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
US8174277B2 (en) Compensation for voltage drop in automatic test equipment
US20080197867A1 (en) Socket signal extender
KR20010030367A (ko) 콘택트 핀을 장착하기 위한 핀 블럭 구조물
KR20140019376A (ko) 무선 프로브 카드 검증 시스템 및 방법
JPH10239372A (ja) 基板検査装置および基板検査方法
US7288949B2 (en) Semiconductor test interface
CN105677524A (zh) 测试组件、连接器和测试主板
JP2002236143A (ja) 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
JP4066265B2 (ja) 半導体試験装置のコンタクトリング
KR101913274B1 (ko) 프로브 카드의 전기적 특성 측정장치
US20100123472A1 (en) Probe card and test method using the same
JP2007024718A (ja) 半導体特性測定装置の制御方法および制御プログラム
JP2002005999A (ja) 半導体試験装置
CN111161788A (zh) 一种存储器的老炼测试装置
JP2005321204A (ja) 半導体集積回路及びテストシステム
JP2000310660A (ja) 基板検査装置および基板検査方法
JP4120880B2 (ja) 半導体試験装置のテストヘッド
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JP2825073B2 (ja) 半導体集積回路の検査装置
JPH0754817B2 (ja) 半導体検査装置
KR20050033939A (ko) 전기 부품 시험장치
KR19990025832A (ko) 특정 주파수대의 잡음 측정을 위한 공진회로를 갖는 검사용기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees