JPH10239372A - 基板検査装置および基板検査方法 - Google Patents

基板検査装置および基板検査方法

Info

Publication number
JPH10239372A
JPH10239372A JP9046127A JP4612797A JPH10239372A JP H10239372 A JPH10239372 A JP H10239372A JP 9046127 A JP9046127 A JP 9046127A JP 4612797 A JP4612797 A JP 4612797A JP H10239372 A JPH10239372 A JP H10239372A
Authority
JP
Japan
Prior art keywords
terminal
signal
wiring
substrate
inspection apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9046127A
Other languages
English (en)
Other versions
JP3165056B2 (ja
Inventor
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENSAN READ KK
Original Assignee
NIPPON DENSAN READ KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENSAN READ KK filed Critical NIPPON DENSAN READ KK
Priority to JP04612797A priority Critical patent/JP3165056B2/ja
Priority to DE69810681T priority patent/DE69810681T2/de
Priority to EP98103453A priority patent/EP0862061B1/en
Priority to US09/032,147 priority patent/US5969530A/en
Publication of JPH10239372A publication Critical patent/JPH10239372A/ja
Priority to JP2000085203A priority patent/JP3361311B2/ja
Application granted granted Critical
Publication of JP3165056B2 publication Critical patent/JP3165056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 高密度で配線された基板にも適用することが
できる安価で信頼性が高く、検査時間の短い基板検査装
置および基板検査方法を提供する。 【解決手段】 スイッチ部SW1には、信号源46から
一定電圧Eが与えられている。コンピュータ44は、ス
イッチ部SW2をONとし、つぎにスイッチ部SW1を
ONとする。これにより、等価回路が閉じて電流iが流
れ、アンプ74への入力電圧Vxが生ずる。電圧Vxは、
アンプ74により増幅されたのち、ピークホールド回路
76により、その最大値が検出され保持される。コンピ
ュータ44は、当該最大値に基づいて、基板32のプリ
ントパターンの導通状態を判定する。アンプ74への入
力電圧Vxは、ほぼ、スイッチ部SW1がONとなると
同時に、最大の電圧を示す。したがって、最大値検出処
理を極く短時間で終了することができる。このため、プ
リントパターンの導通状態の判定処理を、極めて短い時
間で行なうことが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は基板検査装置およ
び基板検査方法に関し、特に、基板に形成された配線の
導通状態の検査に関する。
【0002】
【従来の技術とその課題】プリント基板に形成されたプ
リントパターンの導通/非導通等を検査する方法とし
て、プリントパターンの両端にそれぞれプローブ(検査
針)を当てる方法が知られている。両プローブ間に電圧
を与えたとき所定の電流が流れるか否かを調べることに
より、プリントパターンの導通状態を検査することがで
きる。
【0003】しかし、この方法は、隣接するプリントパ
ターンの端部相互が極めて近接して配置されているファ
インピッチのパッド部等に適用することが困難である。
すなわち、ファインピッチに対応するプローブは一般に
高価であるうえ、検査の際、基板とプローブとの高精度
の位置合わせ技術が要求される。また、パッドにプロー
ブを当てるため、パッドに傷を付けるおそれがある。
【0004】このような問題を解決する検査方法とし
て、プローブの替りに異方性導電ゴムを用いる方法があ
る(特開昭61−62877参照)。この方法によれ
ば、高価なファインピッチ対応のプローブを用いること
なく、また、パッドに傷を付けることなく、ファインピ
ッチのパッド部を有するプリントパターンの導通状態を
検査することができる。
【0005】しかし、異方性導電ゴム2を使用する方法
では、図14に示すように、パッド4の周りに、パッド
4の上面4aよりも高い上面6aを有するレジスト6が
あるような場合には、基板8に異方性導電ゴム2を押し
つけても、異方性導電ゴム2の下面2aとパッド4の上
面4aとが当接しないことがある。このため、検査に際
し接触不良を起こすおそれがある。
【0006】このような問題を解決する方法として、非
接触センサーを用いる方法がある(特開平4−2449
76、特開昭58−38874参照)。このような方法
によれば、パッドの周りにレジストがあるような場合で
あっても、パッドと当該センサーとの間で信号の授受が
可能となる。
【0007】しかし、上述のような正弦波交流を用いる
非接触センサーでは、ハム成分等のノイズの影響を緩和
するためのフィルタリングを行なったり検波回路を設け
たりしなければならないから、一つのプリントパターン
について、たとえば数十msec程度の検査時間が必要
であった。これでは、基板1枚あたり数千回の検査を行
なうとすると、基板1枚に対し、数十秒の検査時間を要
することとなる。
【0008】一方、正弦波交流を用いるのではなく、直
流の過渡電流を非接触に測定してプリントパターンの良
否を検査する方法が知られている(特開平3−1548
79)。このような方法によれば、検波回路等を用いる
必要がないので、検査時間をある程度短縮できる可能性
がある。
【0009】この検査方法は、図15Aに示すように、
検査装置20の端子20a、20bを、プリントパター
ン22と、プリントパターン22に対して絶縁状態で形
成された基準電位面24とに、それぞれ接続し、端子2
0aに直流電圧を印加して検査をおこなう。つまり、プ
リントパターン22と基準電位面24との間に形成され
るコンデンサに流れる過渡電流に基づいて、プリントパ
ターン22の良否を判定するものである。
【0010】しかしながら、このような方法では、図1
5Aのように、端子20aから遠い箇所でプリントパタ
ーン22が断線しているような場合は、断線を検出でき
ないおそれがある。また、図15Bのように、プリント
パターン22a、22bがともに断線し、かつ、互いに
ショートしているような場合にも、断線を検出できない
おそれがある。
【0011】また、プリントパターン22と基準電位面
24との間に形成されるコンデンサの容量や端子20
a、20b間に流れる定常電流を調べる必要から、かな
り大きな容量を持つ当該コンデンサがほぼ完全に充電さ
れるのを待たなければならない。したがって、検査時間
の短縮化をそれほど進めることができない。
【0012】この発明は、このような問題を解決し、高
密度で配線された基板にも適用することができる安価で
信頼性が高く、検査時間の短い基板検査装置および基板
検査方法を提供することを目的とする。
【0013】
【課題を解決するための手段】請求項1の基板検査装置
は、基板に形成された配線の検査を行なう基板検査装置
であって、前記配線の一端と接続または結合される第1
の端子と、前記配線の他端と結合される第2の端子と、
を備え、第1の端子または第2の端子のいずれかに所定
の信号を与えた場合に第1の端子と第2の端子との間に
生ずる電圧に基づいて、前記配線の導通状態を検出する
基板検査装置において、前記所定の信号を、急激な変化
を有する信号としたこと、を特徴とする。
【0014】請求項2の基板検査装置は、請求項1の基
板検査装置において、前記第2の端子は、前記配線の他
端に対向する位置に電極部を備えており、当該電極部に
より当該他端との間で静電容量によって結合されてお
り、前記所定の信号が急激な変化を生じた以後に第1の
端子と第2の端子との間に生じた最大電圧に基づいて、
前記配線の導通状態を判定するよう構成したこと、を特
徴とする。
【0015】請求項3の基板検査装置は、請求項1ない
し請求項2のいずれかの基板検査装置において、前記配
線の一端と接続または結合すべき第1の端子を複数備え
るとともに、前記配線の他端と結合すべき第2の端子を
ひとつ備え、複数の第1の端子のうち所望の端子を選択
する第1のスイッチ手段を設け、第1のスイッチ手段を
切換えることにより、第2の端子と、選択された第1の
端子とにより特定された配線の導通状態を検出するよう
構成したこと、を特徴とする。
【0016】請求項4の基板検査装置は、請求項3の基
板検査装置において、急激な変化を有する信号を順次生
成する信号源を設け、当該信号の位相にほぼ同期させて
前記第1のスイッチ手段を切換えることにより、選択さ
れた前記第1の端子により特定された配線の導通状態
を、当該信号を用いて順次検出するよう構成したこと、
を特徴とする。
【0017】請求項5の基板検査装置は、請求項3の基
板検査装置において、直流信号を生成する信号源を設
け、前記第1のスイッチ手段を順次切換えることによ
り、信号源で生成された直流信号から前記急激な変化を
有する信号を得るとともに、選択された前記第1の端子
により特定された配線の導通状態を、当該得られた信号
を用いて順次検出するよう構成したこと、を特徴とす
る。
【0018】請求項6の基板検査装置は、請求項2の基
板検査装置において、当該基板検査装置は、前記他端を
複数有する基板の検査に適応し得るものであり、前記第
2の端子は、前記複数の他端を2以上の群に分割した場
合における各群に対応して2以上設けられ、それぞれ対
応する群に属する他端と結合されること、を特徴とす
る。
【0019】請求項7の基板検査装置は、請求項6の基
板検査装置において、当該基板検査装置は、相互に接続
された複数の他端を備えた配線、を有する基板の検査に
適応し得るものであり、前記複数の第2の端子は、前記
複数の他端とそれぞれ結合するよう構成されたこと、を
特徴とする。
【0020】請求項8の基板検査装置は、請求項6ない
し請求項7のいずれかの基板検査装置において、前記配
線の一端と接続または結合すべき第1の端子を複数備え
るとともに、複数の第1の端子のうち所望の端子を選択
する第1のスイッチ手段と、前記複数の第2の端子のう
ち所望の端子を選択する第2のスイッチ手段と、を設
け、第1のスイッチ手段および第2のスイッチ手段を切
換えることにより、選択された第1の端子と第2の端子
とにより特定された配線の導通状態を検出するよう構成
したこと、を特徴とする。
【0021】請求項9の基板検査装置は、請求項8の基
板検査装置において、急激な変化を有する信号を順次生
成する信号源を設け、当該信号の位相にほぼ同期させて
前記第1のスイッチ手段および第2のスイッチ手段を切
換えることにより、選択された前記第1の端子および第
2の端子により特定された配線の導通状態を、当該信号
を用いて順次検出するよう構成したこと、を特徴とす
る。
【0022】請求項10の基板検査装置は、請求項8の
基板検査装置において、直流信号を生成する信号源を設
け、前記第1のスイッチ手段および第2のスイッチ手段
を順次切換えることにより、信号源で生成された直流信
号から前記急激な変化を有する信号を得るとともに、選
択された前記第1の端子および第2の端子により特定さ
れた配線の導通状態を、当該得られた信号を用いて順次
検出するよう構成したこと、を特徴とする。
【0023】請求項11の基板検査装置は、請求項6な
いし請求項10のいずれかの基板検査装置において、前
記複数の第2の端子を一体に形成してセンサーモジュー
ルを形成したこと、を特徴とする。
【0024】請求項12の基板検査装置は、請求項2の
基板検査装置において、前記第2の端子は、前記電極部
の周囲にシールド部材を配置したこと、を特徴とする。
【0025】請求項13の基板検査方法は、基板に形成
された配線の検査を行なう基板検査方法であって、第1
の端子と第2の端子とを用意し、第1の端子を前記配線
の一端と接続または結合し、第2の端子を前記配線の他
端と結合し、第1の端子または第2の端子のいずれかに
所定の信号を与え、当該信号が与えられた場合に第1の
端子と第2の端子との間に生ずる電圧に基づいて前記配
線の導通状態を検出する、基板検査方法において、前記
所定の信号を、急激な変化を有する信号としたこと、を
特徴とする。
【0026】この発明において、「基板」とは、配線を
形成し得る基材、または現に配線を形成した基材をい
い、材質、構造、形状、寸法等を問わない。たとえば、
ガラスエポキシ基板、フィルム状の基板等の他、CPU
等の回路素子を搭載するためのパッケージ等も含む。さ
らに、ガラスエポキシ基板等にソケットなどを搭載した
複合基板や、回路素子を搭載した基板も含む。
【0027】「配線」とは、導電を目的とした導体をい
い、材質、構造、形状、寸法等を問わない。基板に形成
されたプリントパターンやスルーホール、ピン等の他、
基板に取り付けられた電気コード、ソケット、コネク
タ、ピンなどにおける導電部分等も含む概念である。
【0028】「配線の一端」、「配線の他端」とは、配
線のうち検査のための信号の入力点または出力点となる
箇所をいい、材質、構造、形状、寸法等を問わない。プ
リントパターンの検査用端、コネクタ接続用端、接続用
ピン、ボンデングワイヤ等を接続するためのパッド、回
路素子やソケットを接続するためのパッド、基板に取り
付けられたソケットに設けられた差込み部やコネクタの
入出力端など、他の部品との電気的な接続点となる箇所
のほか、配線内の任意の箇所を含む。
【0029】「結合する」とは、2以上の部材を、絶縁
された状態で信号の授受をおこない得るように結び付け
ることをいい、静電容量を用いて結びつける場合のほ
か、インダクタンスを用いて結びつける場合等も含まれ
る。
【0030】「信号」とは、検査のために用いられる信
号をいい、電圧または電流のいずれをも含む概念であ
る。正弦波などの交流信号の他、直流信号、矩形状の信
号、三角状の信号、パルス状の信号等も含まれる。
【0031】「第1の端子と第2の端子との間に生ずる
電圧に基づいて」とは、第1の端子と第2の端子との間
に生ずる電圧そのものまたは当該電圧に対応若しくは関
連する物理量に基づいて、の意である。したがって、当
該電圧の他、たとえば、当該電圧に対応若しくは関連す
る電流や、その積分値、微分値等も含まれる。
【0032】「配線の導通状態の検出」とは、配線の断
線やショートの検出の他、半断線の検出など、配線の抵
抗値の検出なども含む概念である。
【0033】「群」とは、1または2以上の要素により
構成される集合をいう。
【0034】「急激な変化を有する信号」とは、電圧ま
たは電流等の単位時間当りの変化量が大きい信号をい
い、例えばステップ状の立上がり若しくは立ち下がりを
有する直流信号または三角状の信号、矩形状の信号、パ
ルス状の信号等が含まれる。
【0035】「電極部」とは、静電容量を用いて結びつ
ける場合における第2の端子側の電極を構成する導体を
いい、材質、構造、形状、寸法等を問わない。
【0036】
【発明の作用および効果】請求項1の基板検査装置およ
び請求項13の基板検査方法は、第2の端子を配線の他
端に対し非接触で結合するようにしている。したがっ
て、配線の他端が高密度で配置されている基板に対して
も、高価なファインピッチのプローブを用いる必要がな
い。また、配線の他端に傷を付けることもない。また、
異方性導電ゴムを使用しないので、配線の他端にレジス
ト等がある場合であっても配線の他端と第2の端子との
間で、信号の授受が可能となる。
【0037】また、配線の一端に接続または結合された
第1の端子と、配線の他端に結合された第2の端子との
間に生ずる電圧に基づいて、配線の導通状態を検出す
る。したがって、配線上の断線の位置の如何や、配線相
互のショートの有無にかかわらず、断線を検出すること
ができる。
【0038】さらに、所定の信号を、急激な変化を有す
る信号としたことを特徴とする。したがって、当該信号
が与えられた場合に第1の端子と第2の端子との間に生
ずる電圧も、当該信号の変化に対応して急激に変化す
る。このため、この急激な変化を検出することにより配
線の導通状態を判定することができるので、検査を高速
に行なうことができる。また、この結果、ハムノイズ等
の影響を受けにくい。
【0039】また、第2の端子と結合するのは、配線の
他端のみである。したがって、静電容量により結合する
とすると、第2の端子が配線全体と結合する場合に比較
し、結合容量は、かなり小さくなる。このため、検査時
に信号電流が流れる回路の時定数が小さくなり、検査時
間をいっそう短縮することが可能となる。
【0040】すなわち、高密度で配線された基板に対し
ても、安価で信頼性の高い検査を短い時間で行なうこと
ができる。
【0041】請求項2の基板検査装置は、第2の端子
が、配線の他端との間で静電容量によって結合されるこ
とを特徴とする。したがって、簡単な構成で、信頼性の
高い検査を行なうことができる。
【0042】また、検査に用いる信号が急激な変化を生
じた以後に第1の端子と第2の端子との間に生じた最大
電圧に基づいて、配線の導通状態を判定することを特徴
とする。当該最大電圧は、ほぼ、当該信号が急激な変化
を生じると同時に発生する。したがって、極めて短時間
のうちに配線の導通状態を知ることができる。
【0043】請求項3の基板検査装置は、第1のスイッ
チ手段を切換えることにより、第2の端子と選択された
第1の端子とにより特定された配線の導通状態を検出す
るよう構成したことを特徴とする。
【0044】したがって、検査対象となる複数の配線の
一端に対し、対応する第1の端子を予め接続または結合
しておき、必要に応じて第1のスイッチ手段を切換える
ことにより、所望の配線を特定して、検査を行なうこと
ができる。
【0045】このため、検査中に、第1の端子または検
査対象の基板を移動させる必要がない。このため、精度
の高い検査を行なうことができる。また、装置の製造コ
ストを低く抑えることができる。また、検査の自動化が
容易になる。
【0046】請求項4の基板検査装置および請求項9の
基板検査装置は、急激な変化を有する信号を順次生成す
る信号源を設けたことを特徴とする。したがって、信号
源において、任意のパターンの信号を生成することがで
きる。このため、第1の端子や第2の端子などの信号伝
達特性、検査対象の基板の信号伝達特性、所望の検査速
度、検査精度等に適合したパターンの信号を生成するこ
とができる。
【0047】請求項5の基板検査装置および請求項10
の基板検査装置は、直流信号を生成する信号源を設け、
スイッチ手段を順次切換えることにより、信号源で生成
された直流信号から急激な変化を有する信号を得るよう
構成したことを特徴とする。したがって、信号源として
は、直流電源を設けるだけでよい。このため、装置の構
成を簡素化することができる。
【0048】請求項6の基板検査装置は、第2の端子
を、複数の他端を2以上の群に分割した場合における各
群に対応して2以上設け、それぞれ対応する群に属する
他端と結合するようにしたことを特徴とする。
【0049】すなわち、第2の端子を各群に対応して設
けるようにしたので、検査に際し、一つの群に属する他
端と他の群に属する他端とを別個に選択することができ
る。このため、変則的な配線や複雑な配線を有する種々
の基板について、精度の高い検査を行なうことができ
る。
【0050】また、第2の端子と配線の他端との間に形
成される静電容量を、複数の第2の端子が分担すること
になる。したがって、個々の第2の端子の分担する静電
容量は、その分小さくなる。このため、検査時に信号電
流が流れる回路の時定数を小さくすることができ、検査
時間をさらに短縮することが可能となる。
【0051】請求項7の基板検査装置は、当該基板検査
装置が、相互に接続された複数の他端を備えた配線、を
有する基板の検査に適応し得るものであり、複数の第2
の端子は、前記複数の他端とそれぞれ結合するよう構成
されたことを特徴とする。したがって、分岐され複数の
他端を備えた配線に対しても、当該配線の導通状態を正
確に検出することができる。
【0052】請求項8の基板検査装置は、第1のスイッ
チ手段および第2のスイッチ手段を切換えることによ
り、選択された第1の端子と第2の端子とにより特定さ
れた配線の導通状態を検出するよう構成したことを特徴
とする。
【0053】したがって、検査対象となる複数の配線の
一端に対し、対応する第1の端子を予め接続または結合
しておくとともに、検査対象となる複数の配線の他端に
対し、対応する第2の端子を予め結合しておき、必要に
応じて第1のスイッチ手段および第2のスイッチ手段を
切換えることにより、所望の配線を特定して、検査を行
なうことができる。
【0054】このため、検査中に、第1の端子、第2の
端子または検査対象の基板を移動させる必要がない。こ
のため、精度の高い検査を行なうことができる。また、
装置の製造コストを低く抑えることができる。また、検
査の自動化が容易になる。
【0055】請求項11の基板検査装置は、複数の第2
の端子を一体に形成してセンサーモジュールを形成した
ことを特徴とする。したがって、複数の第2の端子を別
々に取扱う場合に比べ、取扱いが容易である。また、基
板に対する位置決めも、一体化されたセンサーモジュー
ルとの間で行なえばよく、作業効率を上げることができ
る。すなわち、さらに短時間で検査を行なうことができ
る。
【0056】請求項12の基板検査装置は、第2の端子
の電極部の周囲にシールド部材を配置したことを特徴と
する。したがって、かなり大きなノイズがあるような環
境下においても、信頼性の高い検査を行なうことができ
る。
【0057】
【発明の実施の形態】図1に、この発明の一実施形態に
よる基板検査装置であるベアボードテスターの構成を示
す。このベアボードテスターは、回路素子が取り付けら
れる前のプリント基板(ベアボード)のプリントパター
ンなどの導通/非導通等を検査する装置である。
【0058】まず、検査の対象となる基板の一例を説明
する。基板32には、配線の一種である複数のプリント
パターン34a、34b、・・・が形成されている。こ
れら複数のプリントパターン34a、34b、・・・
を、まとめてプリントパターン部34と呼ぶ。プリント
パターン34a、34b、・・・の一端は、それぞれ、
パッド36a、36b、・・・となっている。パッド3
6a、36b、・・・をまとめて、パッド部36と呼
ぶ。
【0059】図2に、プリントパターン部34の詳細を
示す。プリントパターン34a、34b、・・・の他端
は、それぞれ、パッド38a、38b、・・・となって
いる。パッド38a、38b、・・・をまとめて、パッ
ド部38と呼ぶ。図2に示されるパッド部38は、QF
Pパターンと呼ばれ、QFP(quad flat package)型
パッケージ(略正方形の薄型パッケージ)が実装され
る。したがって、各パッド38a、38b、・・・の配
列ピッチは極めて小さい。また、このQFPパターンに
おいては、パッド38bとパッド38x、38y、38
zとは、プリントパターン34xにより接続されてグラ
ンドラインを形成している。
【0060】図1に戻って、ベアボードテスターは、基
板32のパッド36a、36b、・・・と接続される複
数の第1の端子であるプローブ40a、40b、・・・
を備えている。複数のプローブ40a、40b、・・・
を、まとめてプローブ部40と呼ぶ。
【0061】信号源46において生成された検査のため
の信号は、第1のスイッチ手段であるスイッチ部SW1
に与えられる。図7Aは、スイッチ部SW1を模式的に
示した図面である。スイッチ部SW1は、複数のスイッ
チSW1a、SW1b、・・・を備えている。各スイッ
チは、図1に示すように、コンピュータ44の指示によ
り継断され、信号源46から与えられた信号を、プロー
ブ部40の所望のプローブ、たとえば、プローブ40a
に伝える(この場合は、スイッチSW1aのみがONと
なっている)。
【0062】プローブ40aに伝えられた信号は、プロ
ーブ40aに接続されたパッド部36のパッド36a、
プリントパターン部34のプリントパターン34aを介
して、パッド部38のパッド38a(図2参照)に与え
られる。
【0063】基板32のパッド部38の上に、センサー
モジュール50が配置される。センサーモジュール50
はパッド部38と結合されており、パッド部38から信
号を取り出して、第2のスイッチ手段であるスイッチ部
SW2に与える。
【0064】センサーモジュール50は、図2に示すよ
うに、4つのセンサーユニット52、54、56、58
を一体的に形成したものである。各センサーユニットが
第2の端子に対応する。この実施形態においてはセンサ
ーモジュール50は、検査対象の基板32と同様な工程
で製造された基板60(図4B参照)により構成されて
いる。
【0065】図4A,図4B,図4Cに、センサーモジ
ュール50の一部を構成するセンサーユニット52を簡
略化して示す。すなわち、図2の例では、センサーユニ
ット52は8つのパッド38a,38b,・・・(これ
ら8つのパッドで一つの群を形成している)に対応する
が、説明の便宜上、図4A,図4B,図4Cにおいて
は、センサーユニット52は4つのパッドに対応するも
のとして説明する。
【0066】図4Aはセンサーユニット52の平面図、
図4Bは主要断面図、図4Cは底面図である。図4B、
図4Cに示すように、基板60の下面に、電極部である
電極板62a、62b、・・・が、それぞれ独立して設
けられている。電極板62a、62b、・・・を覆うよ
うに、絶縁膜70が形成されている。
【0067】電極板62a、62b、・・・は、検査対
象の基板32のパッド部38のうち、センサーユニット
52に対応する位置に配置され一群を形成している各パ
ッド38a、38b、・・・(図2参照)に、それぞれ
対向するように配置され、これら各パッドとほぼ同一の
形状になるよう形成されている。したがって、たとえ
ば、センサーユニット52の電極板62a、絶縁膜7
0、および検査対象の基板32のパッド38aによりコ
ンデンサ(静電容量)が形成される。他の電極板62
b、・・・についても同様である。
【0068】図4B、図4Aに示すように、基板60の
上面に、接続用導電部である接続板64が設けられてい
る。接続板64は、スルーホール66a、66b、・・
・を介して、各電極板62a、62b、・・・と電気的
に接続されている。したがって、センサーユニット52
の接続板64は、静電容量によって、上述の一群のパッ
ド38a、38b、・・・と結合されていることにな
る。図4Aに示すように、接続板64は、接続コード7
2を介してスイッチ部SW2に接続される。なお、接続
板64およびスルーホール66a、66b、・・・が、
接続手段に対応する。
【0069】また、図4A、図4B、図4Cに示すよう
に、基板60の下面および上面にはシールド部材である
シールド膜68a、68bがそれぞれ形成されており、
これらは、スルーホール68cを介して接続されてい
る。なお、シールド膜68a、68bには接地電位が与
えられている。
【0070】センサーモジュール50の他の部分を構成
するセンサーユニット54、56、58(図2参照)
も、同様の構成である。図3Aに、センサーモジュール
50の平面図を示す。図3Bは、センサーモジュール5
0の下面を、上から見た透視図である。
【0071】図7Bは、スイッチ部SW2を模式的に示
した図面である。スイッチ部SW2は、4つのスイッチ
SW2a、SW2b、SW2c、SW2dを備えてい
る。各スイッチは、コンピュータ44(図1参照)の指
示により継断され、センサーモジュール50を構成する
4つのセンサーユニット52、54、56、58のうち
所望のセンサーユニット、たとえば、センサーユニット
52からの信号を、信号検出部48に与える(この場合
は、スイッチSW2aのみがONとなっている)。
【0072】所望のセンサーユニット52から与えられ
た信号は、図1に示すように、検出部48において所定
の処理がなされたあと、コンピュータ44に与えられ
る。コンピュータ44は、与えられた信号に基づいて、
スイッチ部SW1およびスイッチ部SW2により選択さ
れたプリントパターン(上述の例では、プリントパター
ン34a)の導通状態を判定する。なお、コンピュータ
44、信号源46、および信号検出部48により、コン
トローラ42を構成している。
【0073】このように、センサーモジュール50を4
つのセンサーユニット52、54、56、58により構
成し、各センサーユニットから独立して信号を取り出す
よう構成すると、以下の点で都合がよい。上述のよう
に、図2に示すプリントパターン部34におけるパッド
部38(QFPパターン)においては、パッド38bと
パッド38x、38y、38zとは、プリントパターン
34xにより接続されてグランドラインを形成してい
る。
【0074】したがって、スイッチ部SW1によりパッ
ド36bを選択するとともに、スイッチSW2によりセ
ンサーユニット54を選択して、導通状態の検査を行な
えば、プリントパターン34xが、パッド38bとパッ
ド38xとの間で断線しているか否かが分かる。
【0075】このように、センサーモジュールを複数の
センサーユニットにより構成し、各センサーユニットか
ら独立して信号を取り出すよう構成することにより、複
雑なプリントパターンや、変則的なプリントパターン等
の導通状態の検査を、正確に行なうことができる。
【0076】なお、上述の実施形態においては、図4
B、図4Cに示すように、センサーユニット52におい
て、基板60の下面に、複数の電極板62a、62b、
・・・をそれぞれ独立して設けたが、図5A、図5B、
図5Cに示すように、基板60の下面に1枚の大きな電
極板62を設けてもよい。すなわち、センサーユニット
52の1枚の大きな電極板62と、センサーユニット5
2に対応する一群のパッド38a、38b、・・・(図
2参照)とが結合されることになる。
【0077】このように形成すれば、電極板62と、図
2に示す一群のパッド38a、38b、・・・との位置
合わせが多少ラフであっても、両者間に生ずる静電容量
の変動が比較的少ないため、好都合である。
【0078】また、上述の実施形態においては、図4
B、図4Aに示すように、センサーユニット52におい
て、複数の電極板62a、62b、・・・をひとつの接
続板64に接続することで、図2に示すセンサーユニッ
ト52に対応する複数のパッド38a、38b、・・・
をまとめて、一つの信号処理の対象とするよう構成した
が、図6A、図6B、図6Cに示すように、基板60の
上面に複数の接続板64a、64b、・・・を設け、こ
れらと電極板62a、62b、・・・とを、スルーホー
ル66a、66b、・・・を介してそれぞれ個別に接続
し、各接続板64a、64b、・・・から、個別に信号
を取り出すように構成することができる。
【0079】このように構成すれば、図2に示す複数の
パッド38a、38b、・・・を、個別に信号処理の対
象とすることができる。したがって、さらに木目細かい
処理が可能となり、より複雑なプリントパターンの検査
に対応することが可能となる。なお、この場合、各パッ
ド38a、38b、・・・が、各別に群を形成すること
になる。つまり、この場合、各群は一つのパッドのみで
構成される。
【0080】また、上述の実施形態においては、4つの
センサーユニット52、54、56、58を一体に形成
してセンサーモジュール50を形成したが、これらのセ
ンサーユニットを一体に形成せず、それぞれ別々に形成
することもできる。ただし、一体に形成すれば、複数の
センサーユニットを別々に取扱う場合に比べ、取扱いが
容易となる。また、基板32に対する位置決めも、一体
化されたセンサーモジュール50との間で行なえばよ
く、作業効率を上げることができる。
【0081】つぎに図1に示すベアボードテスターの信
号処理を説明をする。図8は、信号処理の際の等価回路
を示す図面である。図9は、信号処理の際のタイミング
チャートである。図1、図8、図9に基づいて、ベアボ
ードテスターの信号処理を説明をする。なお、図9にお
いては、説明の便宜上、スイッチ部SW1、SW2を構
成するスイッチのうち、一部のスイッチについての記載
を省略している。
【0082】この実施形態においては、信号源46とし
て定電圧源を用いている(図9、(a)参照)。したが
って、図1に示すように、スイッチ部SW1には、信号
源46から一定電圧Eが与えられている。コンピュータ
44は、まず、スイッチ部SW2に指示を送り、スイッ
チSW2aのみをONとし、他のスイッチSW2b,S
W2c,SW2dをOFFとする(図7B、図9、
(b)参照)。これにより、センサーユニット52のみ
が信号検出部48に接続され、他のセンサーユニット5
4、56、58は、信号検出部48に接続されない。
【0083】つぎに、コンピュータ44は、スイッチ部
SW1に指示を送り、スイッチSW1aのみをONとし
(図9、(c)参照)、他のスイッチSW1b,SW1
c,・・・をOFFとする(図7A参照)。これによ
り、プローブ40aのみが信号源46に接続され、他の
プローブ40b、プローブ40c、・・・は、信号源4
6に接続されない。これにより、基板32のプリントパ
ターン34aが選択され、検査の対象となる。
【0084】したがって、この場合、図8において、抵
抗R1はスイッチSW1aおよびSW2aの内部抵抗を
表わし、抵抗R2は基板32のプリントパターン34a
の抵抗を表わすこととなる。抵抗R3は信号検出部48
内の接地抵抗を表わす。また、静電容量C1は、センサ
ーユニット52の電極板62a,62b,・・・と、絶
縁膜70(図4B参照)と、センサーユニット52に対
応する部分のパッド38a,38b,・・・(図2参
照)とにより形成されたコンデンサを表わす。Eは、信
号源46の直流電圧を表わす。
【0085】上述のスイッチSW1aがONとなったと
き(図9、(c)参照)、図8に示す等価回路が閉じ
て、下記の電流iが流れる、 i=E/(R1+R2+R3)・exp(−αt) ここで、 α=1/{(R1+R2+R3)・C1} ・・・(1)。
【0086】したがって、アンプ74への入力電圧Vx
は、下記のようになる、 Vx=R3・i =R3/(R1+R2+R3)・E・exp(−αt) ここで、 α=1/{(R1+R2+R3)・C1} ・・・(2) 電圧Vxは、アンプ74により増幅されたのち、ピーク
ホールド回路76により、その最大値(図9、(d)の
電圧Vaに対応する値)が検出され保持される。ピーク
ホールド回路76は、D/Aコンバータ(図示せず)を
備えており、デジタル化された前記最大値がコンピュー
タ44に送られる。なお、ピークホールド回路76の機
能の一部を、コンピュータ44を用いて実現することも
できる。
【0087】コンピュータ44は、当該最大値に基づい
て、基板32のプリントパターン34aの導通状態を判
定する。たとえば、当該最大値が、予め設定された下限
基準値と上限基準値との間にあるか否かにより、判定す
る。
【0088】式(2)から分かるように、アンプ74へ
の入力電圧Vxは、ほぼ、スイッチSW1aがONとな
ると同時に、最大の電圧Va(=R3/(R1+R2+R
3)・E)を示す(図9、(d)参照)。
【0089】したがって、ピークホールド回路76によ
る最大値検出処理を極く短時間で終了することができ
る。このため、プリントパターンの導通状態の判定処理
を、極めて短い時間で行なうことが可能となる。また、
この結果、ハムノイズ等の影響を受けにくい。
【0090】つぎに、コンピュータ44は、スイッチ部
SW1に指示を送り、スイッチSW1bをONとする
(図9、(e)参照)。スイッチSW1aはONのまま
保持される。これにより、プローブ40aおよびプロー
ブ40bが信号源46に接続されることになる。このと
き、スイッチ部SW2の状態は変らない。
【0091】上述の場合と同様に、ほぼ、スイッチSW
1bがONとなると同時に(図9、(e)参照)、アン
プ74への入力電圧Vxは、最大値Vbを示す(図9、
(f)参照)。コンピュータ44は、上述の場合と同様
に、最大値Vbに基づいて基板32のプリントパターン
34bの導通状態を判定する。
【0092】この場合、基板32のプリントパターン3
4bとともにプリントパターン34aも選択されている
が、スイッチSW1bがONとなったときには、プリン
トパターン34aにより形成される等価回路のコンデン
サC1(図8参照)は、ほぼ満充電の状態となっている
(このような状態になるように、スイッチSW1bをO
Nにするタイミングを設定している)。このため、プリ
ントパターン34aには、電流iはほとんど流れない。
したがって、この場合、アンプ74への入力電圧Vx
は、ほぼ、プリントパターン34bを流れる電流iによ
るもののみとなる。
【0093】なお、この実施形態においては、上述のよ
うにセンサーモジュール50は複数のセンサーユニット
52、53、・・・により構成されており(図2参
照)、各センサーユニットは、当該センサーユニットに
対応する各パッド群と、それぞれ独立したコンデンサに
より結合されている。したがって、個々のコンデンサC
1の静電容量は、比較的小さい。すなわち、式(1)に
示すαは比較的大きな値となる(すなわち、時定数が小
さくなる)。このため、式(1)からも分かるように、
電流i≒0となるまでの時間tが短い。このため、この
実施形態においては、さらに短サイクルでプリントパタ
ーンの導通状態の判定処理を行なうことができる。
【0094】コンピュータ44は、以下、スイッチ部S
W1およびスイッチ部SW2の各スイッチを適宜切換え
つつ、同様の手順で、プリントパターン34c,・・・
についても導通状態の検査を行なう。図9に示すよう
に、基板32が良品である場合、すなわち、プリントパ
ターン34a,34b,34c,・・・が断線していな
い場合には、アンプ74への入力電圧Vxは、それぞれ
(d)、(f)、(g)、・・・のようになる。
【0095】一方、基板32が不良品である場合、たと
えば、プリントパターン34cが断線しているような場
合には、プリントパターン34cに関するアンプ74へ
の入力電圧Vxは、(h)のようになり、最大値V'c
は、極めて小さい値となるので、容易に判定することが
できる。これは、式(2)において、プリントパターン
の抵抗を表わすR2を無限大(完全断線)にすると、時
間tのいかんにかかわらず、 Vx=0 になることからも分かる。
【0096】このように、この実施形態によれば、高速
に、かつ正確にプリントパターンの導通状態を検査する
ことができる。
【0097】なお、この実施形態ににおいては、たとえ
ばスイッチSW1aをONのまま保持しつつ、スイッチ
SW1bをONとするよう構成したが(図9、(c)、
(e)参照)、ピークホールド回路76による、プリン
トパターン34aについての最大値検出処理(電圧Va
に対応する最大値を検出する処理)終了直後にスイッチ
SW1aをOFFとし、その後、スイッチSW1bをO
Nとするよう構成することもできる。このように構成す
れば、プリントパターン34aに流れる電流iがほぼ0
となるのを待つことなく、つぎのプリントパターン34
bの検査に移行することができる。このため、さらに短
サイクルでプリントパターンの導通状態の検査を行なう
ことができる。また、このように構成すれば、仮に上述
の時定数(式(1)、(2)におけるαの逆数)が大き
い場合であっても、検査のサイクルが極端に大きくなる
ことはない。
【0098】また、上述の実施形態においては、信号源
46として定電圧源を用いるとともに(図9、(a)参
照)、信号源46から発せられた直流電圧を、スイッチ
部SW1の各スイッチを継断することで(図9、
(c)、(e)参照)、急激な立上がり部分を持つステ
ップ状の電圧を得るよう構成したが、信号源46とし
て、急激な変化を有する信号を順次生成するような回路
等を用いることもできる。
【0099】上述のような信号源46を用いた場合にお
ける信号処理信のタイミングチャートを図10に示す。
この例では、信号源46として矩形波発生回路を用いて
いる。コンピュータ44は、信号源46で生成された各
矩形信号の立上がり部(図10、(a)参照)の位相に
ほぼ同期させて、スイッチ部SW1およびSW2の各ス
イッチを切換えることにより(図10、(b)、(c)
参照)、信号源46で順次生成される各矩形信号を、各
プリントパターン34a、34b、・・・(図1参照)
に分配する。この例におけるアンプ74への入力電圧V
xの様子や、アンプ74入力後の処理は、図9に示され
る例と同様である。
【0100】なお、図10に示す例では、信号源46に
おいて矩形波を生成するよう構成したが、図11Aに示
すように、信号源46において三角波を生成するよう構
成することもできる。図11Aにおいて、各三角状の信
号は急激な立上がり部(a)を持っている。また、図1
1Bに示すように、信号源46においてパルス列を生成
するよう構成することもできる。図11A同様、図11
Bにおいても、各パルス信号は急激な立上がり部(b)
を持っている。
【0101】急激な急激な立上がり部を有する信号は、
これらに限定されるものではない。また、時間0で立上
がる信号の他、少し時間をかけて立上がる信号も含まれ
る。また、急激な立下がり部を有する信号も含まれる。
【0102】なお、上述の実施形態においては、信号が
急激な変化を生じた以後に第2の端子に生じた最大電圧
に基づいて、配線の導通状態を判定するよう構成した
が、この発明はこれに限定されるものではない。たとえ
ば、信号が急激な変化を生じた以後における、第1の端
子と第2の端子との間に生ずる電圧の所定時間内の平均
値、所定時間経過後の電圧値、定常偏差電圧、第1の端
子と第2の端子との間を流れる電流の最大値、平均値ま
たは積分値など、急激な変化を有する信号を与えた場合
における、第1の端子と第2の端子との間に生ずる電圧
に関連した量に基づいて、配線の導通状態を判定するよ
う構成することができる。ただし、上述の実施形態のよ
うに、前記最大電圧に基づいて配線の導通状態を判定す
るよう構成すれば、より短時間で配線の導通状態を検査
することができる。
【0103】なお、上述の実施形態においては、センサ
ーモジュールが、複数の第2の端子(センサーユニット
52、54、56、58)により構成されている場合を
例に説明したが、この発明は、センサーモジュールが、
ひとつの第2の端子のみで構成された場合にも適用する
ことができる。
【0104】図12に、ひとつの第2の端子のみで構成
されたセンサーモジュール90を用いた場合のベアボー
ドテスターの構成を示す。
【0105】コントローラ42、スイッチ部SW1、プ
ローブ部40の構成は、図1に示す前述のベアボードテ
スターと同様である。ただし、図12に示すこのベアボ
ードテスターにおいては、センサーモジュール90から
の出力が一つだけである。したがって、図1のように、
センサーモジュール50からの出力を切換えて信号検出
部48に与えるためのスイッチSW2は、設けられてい
ない。
【0106】基板32のパッド部38(図2参照)の上
に配置されたセンサーモジュール90は、パッド部38
と結合されており、パッド部38から信号を取り出し
て、直接、信号検出部48に与える。図13A,図13
B,図13Cに、センサーモジュール90の構成を示
す。センサーモジュール90は、前述の実施形態と同様
に、検査対象の基板32と同様な工程で製造された基板
60(図13B参照)により構成されている。
【0107】図13Aはセンサーモジュール90の平面
図、図13Bは主要断面図、図13Cは底面図である。
図13B、図13Cに示すように、基板60の下面に、
電極部である一つの電極板62が設けられ、電極板62
を覆うように、絶縁膜70が形成されている。電極板6
2は、検査対象の基板32のパッド部38に対向するよ
うに配置され、絶縁膜70を介して、パッド部38の全
てのパッド38a、38b、・・・(図2参照)と、静
電容量によって結合される。
【0108】このように構成すれば、電極板62と、図
2に示すパッド38a、38b、・・・との位置合わせ
が多少ラフであっても、両者間に生ずる静電容量の変動
が比較的少ないため、好都合である。
【0109】図13B、図13Aに示すように、基板6
0の上面には、接続板64が設けられている。接続板6
4は、スルーホール66を介して、電極板62と電気的
に接続されている。接続板64は、接続コード92を介
して、信号検出部48に接続される。
【0110】また、図13A、図13B、図13Cに示
すように、基板60の下面および上面にはシールド部材
であるシールド膜68a、68bがそれぞれ形成されて
おり、これらは、スルーホール68cを介して接続され
ている。なお、シールド膜68a、68bには接地電位
が与えられている。
【0111】図12に示すベアボードテスターの信号処
理は、前述の図1に示すベアボードテスターの場合と、
ほぼ同じである。ただし、図12に示すベアボードテス
ターにおいては、上述のように、スイッチ部SW2に関
する処理は行なわれない。
【0112】なお、図1または図12に示すコンピュー
タ44の機能の一部または全部を、ハードウェアロジッ
クにより実現することもできる。また、信号源46また
は信号検出部48の機能の一部または全部を、コンピュ
ータを用いて実現することもできる。
【0113】なお、上述の実施形態においては、電極部
の周囲にシールド部材を配置するよう構成したが、シー
ルド部材を設けないよう構成することもできる。しか
し、シールド部材を設けることにより、ノイズの低減を
図ることができる。
【0114】また、上述の実施形態においては、第2の
端子に、電極部を覆う絶縁膜を設けたが、第2の端子に
絶縁膜を設けないよう構成することもできる。ただし、
第2の端子に絶縁膜を設れば、検査の際、別途絶縁膜を
用意したりする必要がないので、検査を迅速に行なうこ
とができる。
【0115】また、上述の実施形態においては、センサ
ーモジュールを構成する基板の一方の面に電極部を設
け、他方の面に電極部と電気的に接続された接続用導電
部を設けるよう構成したが、他方の面に接続用導電部を
設けなくてもよい。ただし、他方の面に接続用導電部を
設けることで、接続用導電部を介して容易に信号の授受
を行なうことができるため、センサーモジュールの構造
を簡略化することができる。
【0116】また、上述の実施形態においては、センサ
ーモジュールを、検査対象の基板と同様な工程で製造し
た基板を用いて構成したが、センサーモジュールを、検
査対象の基板と同様でない工程で製造した基板を用いて
構成したり、基板を用いないで構成することもできる。
ただし、センサーモジュールを、検査対象の基板と同様
な工程で製造するようにすれば、検査対象の基板の配線
が高密度化、複雑化されたとしても、検査対象の基板に
対応させて、センサーモジュール自体も、高密度化、複
雑化することができ、好都合である。
【0117】また、上述の実施形態においては、第2の
端子が、配線の他端との間で静電容量によって結合され
るよう構成したが、たとえば、第2の端子が、配線の他
端との間でインダクタンスによって結合されるよう構成
することもできる。ただし、静電容量によって結合され
るよう構成すれば、簡単な構成で、信頼性の高い検査を
行なうことができる。
【0118】また、上述の実施形態においては、第1の
端子が、配線の一端と接続されるよう構成したが、第1
の端子が、静電容量などによって配線の一端と結合され
るよう構成することもできる。
【0119】また、上述の実施形態においては、複数の
第1の端子を用意し、第1のスイッチ手段を用いて所望
の第1の端子を選択することにより、検査対象の基板の
配線の一端のうち所望の一端を選択するよう構成した
が、たとえば、第1の端子をひとつだけ用意し、この第
1の端子に対し、検査対象の基板を相対的に移動させる
ことにより、配線の一端のひとつを選択するよう構成す
ることもできる。ただし、前者の構成を採用すれば、第
1の端子に対し、検査対象の基板を相対移動させる必要
がない。このため、精度の高い検査を行なうことができ
る。また、装置の製造コストを低く抑えることができ
る。また、検査の自動化が容易になる。
【0120】また、上述の実施形態においては、検査対
象の基板が、相互に接続された複数の他端を備えた配線
を有する基板である場合を例に説明したが、この発明
は、このような基板の検査に限定されるものではない。
【0121】また、上述の実施形態においては、ベアボ
ードテスターを例に説明したが、この発明は、ベアボー
ドテスターに限定されるものではない。CPU等の回路
素子を搭載した基板の検査装置や、回路素子を搭載する
ためのパッケージ等の検査装置など、基板検査装置一般
および基板検査方法一般に適用される。
【図面の簡単な説明】
【図1】この発明の一実施形態による基板検査装置であ
るベアボードテスターの構成を示す図面である。
【図2】検査対象の基板32のプリントパターン部34
の詳細を示す図面である。
【図3】図3Aは、センサーモジュール50の平面図で
ある。図3Bは、センサーモジュール50の下面を上か
ら見た透視図である。
【図4】図4Aは、センサーユニット52を簡略化して
表わした場合の平面図である。図4Bは、センサーユニ
ット52を簡略化して表わした場合の主要断面図であ
る。図4Cは、センサーユニット52を簡略化して表わ
した場合の底面図である。
【図5】図5Aは、他の例によるセンサーユニット52
を簡略化して表わした場合の平面図である。図5Bは、
他の例によるセンサーユニット52を簡略化して表わし
た場合の主要断面図である。図5Cは、他の例によるセ
ンサーユニット52を簡略化して表わした場合の底面図
である。
【図6】図6Aは、さらに他の例によるセンサーユニッ
ト52を簡略化して表わした場合の平面図である。図6
Bは、さらに他の例によるセンサーユニット52を簡略
化して表わした場合の主要断面図である。図6Cは、さ
らに他の例によるセンサーユニット52を簡略化して表
わした場合の底面図である。
【図7】図7Aは、スイッチ部SW1を模式的に示した
図面である。図7Bは、スイッチ部SW2を模式的に示
した図面である。
【図8】信号処理を説明するための図面である。
【図9】信号処理の際のタイミングチャートである。
【図10】他の例による信号処理の際のタイミングチャ
ートである。
【図11】図11Aは、信号源46から出力される他の
例による信号を示す図面である。図11Bは、信号源4
6から出力されるさらに他の例による信号を示す図面で
ある。
【図12】この発明の他の実施形態による基板検査装置
であるベアボードテスターの構成を示す図面である。
【図13】図13Aは、センサーモジュール90の平面
図である。図13Bは、センサーモジュール90の主要
断面図である。図13Cは、センサーモジュール90の
底面図である。
【図14】従来のプリントパターンの検査の一例を説明
するための図面である。
【図15】図15Aは、従来のプリントパターンの検査
の他の例を説明するための図面である。図15Bは、従
来のプリントパターンの検査の他の例を説明するための
図面である。
【符号の説明】
32・・・・・・・・・・・基板 44・・・・・・・・・・・コンピュータ 46・・・・・・・・・・・信号源 74・・・・・・・・・・・アンプ 76・・・・・・・・・・・ピークホールド回路 E・・・・・・・・・・・・一定電圧 SW1・・・・・・・・・・スイッチ部 SW2・・・・・・・・・・スイッチ部 Vx ・・・・・・・・・・・入力電圧

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】基板に形成された配線の検査を行なう基板
    検査装置であって、 前記配線の一端と接続または結合される第1の端子と、 前記配線の他端と結合される第2の端子と、 を備え、 第1の端子または第2の端子のいずれかに所定の信号を
    与えた場合に第1の端子と第2の端子との間に生ずる電
    圧に基づいて、前記配線の導通状態を検出する基板検査
    装置において、 前記所定の信号を、急激な変化を有する信号としたこ
    と、 を特徴とする基板検査装置。
  2. 【請求項2】請求項1の基板検査装置において、 前記第2の端子は、前記配線の他端に対向する位置に電
    極部を備えており、当該電極部により当該他端との間で
    静電容量によって結合されており、 前記所定の信号が急激な変化を生じた以後に第1の端子
    と第2の端子との間に生じた最大電圧に基づいて、前記
    配線の導通状態を判定するよう構成したこと、 を特徴とするもの。
  3. 【請求項3】請求項1ないし請求項2のいずれかの基板
    検査装置において、 前記配線の一端と接続または結合すべき第1の端子を複
    数備えるとともに、 前記配線の他端と結合すべき第2の端子をひとつ備え、 複数の第1の端子のうち所望の端子を選択する第1のス
    イッチ手段を設け、 第1のスイッチ手段を切換えることにより、第2の端子
    と、選択された第1の端子とにより特定された配線の導
    通状態を検出するよう構成したこと、 を特徴とするもの。
  4. 【請求項4】請求項3の基板検査装置において、 急激な変化を有する信号を順次生成する信号源を設け、 当該信号の位相にほぼ同期させて前記第1のスイッチ手
    段を切換えることにより、選択された前記第1の端子に
    より特定された配線の導通状態を、当該信号を用いて順
    次検出するよう構成したこと、 を特徴とするもの。
  5. 【請求項5】請求項3の基板検査装置において、 直流信号を生成する信号源を設け、 前記第1のスイッチ手段を順次切換えることにより、信
    号源で生成された直流信号から前記急激な変化を有する
    信号を得るとともに、選択された前記第1の端子により
    特定された配線の導通状態を、当該得られた信号を用い
    て順次検出するよう構成したこと、 を特徴とするもの。
  6. 【請求項6】請求項2の基板検査装置において、 当該基板検査装置は、前記他端を複数有する基板の検査
    に適応し得るものであり、 前記第2の端子は、前記複数の他端を2以上の群に分割
    した場合における各群に対応して2以上設けられ、それ
    ぞれ対応する群に属する他端と結合されること、 を特徴とするもの。
  7. 【請求項7】請求項6の基板検査装置において、 当該基板検査装置は、相互に接続された複数の他端を備
    えた配線、を有する基板の検査に適応し得るものであ
    り、 前記複数の第2の端子は、前記複数の他端とそれぞれ結
    合するよう構成されたこと、 を特徴とするもの。
  8. 【請求項8】請求項6ないし請求項7のいずれかの基板
    検査装置において、 前記配線の一端と接続または結合すべき第1の端子を複
    数備えるとともに、 複数の第1の端子のうち所望の端子を選択する第1のス
    イッチ手段と、 前記複数の第2の端子のうち所望の端子を選択する第2
    のスイッチ手段と、 を設け、 第1のスイッチ手段および第2のスイッチ手段を切換え
    ることにより、選択された第1の端子と第2の端子とに
    より特定された配線の導通状態を検出するよう構成した
    こと、 を特徴とするもの。
  9. 【請求項9】請求項8の基板検査装置において、 急激な変化を有する信号を順次生成する信号源を設け、 当該信号の位相にほぼ同期させて前記第1のスイッチ手
    段および第2のスイッチ手段を切換えることにより、選
    択された前記第1の端子および第2の端子により特定さ
    れた配線の導通状態を、当該信号を用いて順次検出する
    よう構成したこと、 を特徴とするもの。
  10. 【請求項10】請求項8の基板検査装置において、 直流信号を生成する信号源を設け、 前記第1のスイッチ手段および第2のスイッチ手段を順
    次切換えることにより、信号源で生成された直流信号か
    ら前記急激な変化を有する信号を得るとともに、選択さ
    れた前記第1の端子および第2の端子により特定された
    配線の導通状態を、当該得られた信号を用いて順次検出
    するよう構成したこと、 を特徴とするもの。
  11. 【請求項11】請求項6ないし請求項10のいずれかの
    基板検査装置において、 前記複数の第2の端子を一体に形成してセンサーモジュ
    ールを形成したこと、 を特徴とするもの。
  12. 【請求項12】請求項2の基板検査装置において、 前記第2の端子は、前記電極部の周囲にシールド部材を
    配置したこと、 を特徴とするもの。
  13. 【請求項13】基板に形成された配線の検査を行なう基
    板検査方法であって、 第1の端子と第2の端子とを用意し、 第1の端子を前記配線の一端と接続または結合し、 第2の端子を前記配線の他端と結合し、 第1の端子または第2の端子のいずれかに所定の信号を
    与え、 当該信号が与えられた場合に第1の端子と第2の端子と
    の間に生ずる電圧に基づいて前記配線の導通状態を検出
    する、 基板検査方法において、 前記所定の信号を、急激な変化を有する信号としたこ
    と、 を特徴とする基板検査方法。
JP04612797A 1997-02-28 1997-02-28 基板検査装置および基板検査方法 Expired - Lifetime JP3165056B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04612797A JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法
DE69810681T DE69810681T2 (de) 1997-02-28 1998-02-27 Verfahren und Vorrichtung zum Prüfen von Leiterplatten
EP98103453A EP0862061B1 (en) 1997-02-28 1998-02-27 Circuit board inspection apparatus and method
US09/032,147 US5969530A (en) 1997-02-28 1998-02-27 Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal
JP2000085203A JP3361311B2 (ja) 1997-02-28 2000-03-24 基板検査装置および基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04612797A JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000085203A Division JP3361311B2 (ja) 1997-02-28 2000-03-24 基板検査装置および基板検査方法

Publications (2)

Publication Number Publication Date
JPH10239372A true JPH10239372A (ja) 1998-09-11
JP3165056B2 JP3165056B2 (ja) 2001-05-14

Family

ID=12738329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04612797A Expired - Lifetime JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法

Country Status (4)

Country Link
US (1) US5969530A (ja)
EP (1) EP0862061B1 (ja)
JP (1) JP3165056B2 (ja)
DE (1) DE69810681T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194405A (ja) * 2000-01-07 2001-07-19 Oht Kk 基板検査用プローブおよび基板検査方法
WO2002086520A1 (fr) * 2001-04-19 2002-10-31 Oht Inc. Appareil d'inspection et procede d'inspection
JP2016033511A (ja) * 2014-07-29 2016-03-10 ヤマハファインテック株式会社 プリント基板検査装置及び検査方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316949B1 (en) 1999-01-19 2001-11-13 Nidec-Read Corporation Apparatus and method for testing electric conductivity of circuit path ways on circuit board
US7049826B2 (en) * 2000-09-11 2006-05-23 Oht Inc. Inspection device and inspection method
JP2002156417A (ja) * 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
JP2002156399A (ja) * 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
US7250781B2 (en) * 2002-12-19 2007-07-31 Fuji Xerox Co., Ltd. Circuit board inspection device
KR100593647B1 (ko) * 2004-05-18 2006-06-28 삼성전자주식회사 프로브 센싱용 패드, 반도체 소자가 탑재된 기판 및 반도체 소자 검사 방법
KR100739629B1 (ko) * 2005-12-02 2007-07-16 삼성전자주식회사 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법.
DE102005022884B4 (de) * 2005-05-18 2011-08-18 Siemens AG, 80333 Verfahren zur Inspektion einer Leiterbahnstruktur
US20080061812A1 (en) * 2006-09-13 2008-03-13 Sun Microsystems, Inc. Component-attach test vehicle
US7439751B2 (en) * 2006-09-27 2008-10-21 Taiwan Semiconductor Manufacturing Co, Ltd. Apparatus and method for testing conductive bumps
US7855567B2 (en) * 2008-04-01 2010-12-21 Test Research, Inc. Electronic device testing system and method
IT1402434B1 (it) 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP6221358B2 (ja) * 2013-06-04 2017-11-01 日本電産リード株式会社 基板検査方法、及び基板検査装置
TWI531803B (zh) * 2013-12-17 2016-05-01 致伸科技股份有限公司 電路板之測試系統
TWI500945B (zh) * 2013-12-17 2015-09-21 Primax Electronics Ltd 電路板之測試系統
TWI634339B (zh) * 2017-11-21 2018-09-01 興城科技股份有限公司 檢測薄膜電晶體基板之方法及裝置
US10641818B2 (en) * 2018-08-27 2020-05-05 Keysight Technologies, Inc. Shape conformable capacitive coupler

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
JPH03154879A (ja) * 1989-11-10 1991-07-02 Nec Corp 基板検査装置
JPH04244976A (ja) * 1991-01-31 1992-09-01 Sony Chem Corp コネクタの導通検査方法
US5469064A (en) * 1992-01-14 1995-11-21 Hewlett-Packard Company Electrical assembly testing using robotic positioning of probes
US5274336A (en) * 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks
US5359291A (en) * 1993-04-01 1994-10-25 Alliedsignal Inc. Method and apparatus for detecting short circuits
IT1261074B (it) * 1993-07-05 1996-05-08 Luciano Bonaria Metodo e dispositivo di collaudo per schede elettroniche
US5426372A (en) * 1993-07-30 1995-06-20 Genrad, Inc. Probe for capacitive open-circuit tests
JPH07146323A (ja) * 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JP3228631B2 (ja) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 テスタ
US5747999A (en) * 1994-08-15 1998-05-05 Okano Hitech Co., Ltd. Feed control element used in substrate inspection and method and apparatus for inspecting substrates
JP3617013B2 (ja) * 1994-08-15 2005-02-02 オー・エイチ・ティー株式会社 電子回路基板の検査装置及び電子回路の検査方法
JP3558434B2 (ja) * 1995-11-30 2004-08-25 富士通オートメーション株式会社 電気的配線検査方法及び装置
US5570027A (en) * 1995-04-19 1996-10-29 Photocircuits Corporation Printed circuit board test apparatus and method
US5736862A (en) * 1995-06-22 1998-04-07 Genrad, Inc. System for detecting faults in connections between integrated circuits and circuit board traces

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194405A (ja) * 2000-01-07 2001-07-19 Oht Kk 基板検査用プローブおよび基板検査方法
WO2002086520A1 (fr) * 2001-04-19 2002-10-31 Oht Inc. Appareil d'inspection et procede d'inspection
JP2016033511A (ja) * 2014-07-29 2016-03-10 ヤマハファインテック株式会社 プリント基板検査装置及び検査方法

Also Published As

Publication number Publication date
DE69810681T2 (de) 2003-08-14
EP0862061B1 (en) 2003-01-15
US5969530A (en) 1999-10-19
DE69810681D1 (de) 2003-02-20
EP0862061A3 (en) 2000-02-02
EP0862061A2 (en) 1998-09-02
JP3165056B2 (ja) 2001-05-14

Similar Documents

Publication Publication Date Title
JP3080595B2 (ja) 基板検査装置および基板検査方法
JPH10239372A (ja) 基板検査装置および基板検査方法
US5469064A (en) Electrical assembly testing using robotic positioning of probes
JPH06213955A (ja) テストプローブ
JP3214415B2 (ja) 基板検査装置および基板検査方法
US5625292A (en) System for measuring the integrity of an electrical contact
JP2008082734A (ja) 電気的接触装置、高周波測定システムおよび高周波測定方法
JP3104906B2 (ja) 基板位置ずれ検出装置および基板位置ずれ検出方法
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
JPH11153638A (ja) 基板検査装置および基板検査方法
US20080061812A1 (en) Component-attach test vehicle
JP3361311B2 (ja) 基板検査装置および基板検査方法
US11428729B2 (en) Device for testing a printed circuit board
JP2000074975A (ja) 基板検査装置および基板検査方法
JPS62269075A (ja) プリント基板検査装置
JP2737774B2 (ja) ウェハテスタ
JPH11133090A (ja) 基板検査装置および基板検査方法
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP2004117247A (ja) 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置
JP3076424B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JP4292013B2 (ja) 回路基板検査装置
JPH10190181A (ja) プリント基板及びその検査方法
JPH07287042A (ja) インサーキット検査方法
JPS6338103B2 (ja)
JPH0485894A (ja) 回路基板検査方法と検査基板並びに回路基板検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 13

EXPY Cancellation because of completion of term