JPH04244976A - コネクタの導通検査方法 - Google Patents

コネクタの導通検査方法

Info

Publication number
JPH04244976A
JPH04244976A JP3031756A JP3175691A JPH04244976A JP H04244976 A JPH04244976 A JP H04244976A JP 3031756 A JP3031756 A JP 3031756A JP 3175691 A JP3175691 A JP 3175691A JP H04244976 A JPH04244976 A JP H04244976A
Authority
JP
Japan
Prior art keywords
connector
continuity
wiring pattern
pin
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3031756A
Other languages
English (en)
Inventor
Yasushi Nishino
康司 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP3031756A priority Critical patent/JPH04244976A/ja
Publication of JPH04244976A publication Critical patent/JPH04244976A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板上に例えば半
田付け等により接続されたコネクタの導通検査方法に関
する。
【0002】
【従来の技術】近時、コネクタなどの電子部品の実装密
度を高めるために、従来からのスルーホール方式に代わ
るものとして、サーフェイス・マウント方式が注目され
ている。このサーフェイス・マウント方式は、コネクタ
の内部に夫々分離して収容された多数のピンから夫々端
子を導出させ、これら端子を外側に折り曲げて、回路基
板上に形成された複数の配線パターン中、上記ピン(端
子)に対応する配線パターン上に上記端子を半田付けに
より接続するという方法である。
【0003】そして、上記のように、回路基板の配線パ
ターン上に接続されたコネクタの半田付け状態、即ち各
ピンの導通状態を調べる場合は、従来、以下で示す2つ
の方法を採用している。
【0004】1つの方法は、図10に示すように、ある
一定の電圧がかけられた一対の導通チェック用プローブ
41a及び41bのうち、一方のプローブ41aを回路
基板42に形成された配線パターン43上にあるランド
部44に接触させると共に、他方のプローブ41bを当
該配線パターン43に対応するコネクタ45の端子46
に接触させ、このとき、プローブ41a及び41b間に
電流が流れるかどうかによって、コネクタ45における
各ピン47の配線パターンとの導通状態を調べるように
している。
【0005】また、他の方法は、回路基板42上に接続
されたコネクタ45が例えばメス型のコネクタの場合、
配線ケーブルが接続された検査済みのオス型のコネクタ
(図示せず)、即ち正規のコネクタを上記コネクタ45
に挿入し、配線ケーブルの端部における導線露出部分と
回路基板42上のランド部44に上記プローブ41を接
触させて上記コネクタ45の導通状態を調べるようにし
ている。
【0006】
【発明が解決しようとする課題】しかしながら、図10
で示す方法は、回路基板42上に接続されるコネクタ4
5のサイズが小さくなり、各端子46の配列ピッチが非
常に狭くなった場合、導通チェック用プローブ41bを
端子46に接触させることが非常に困難になり、コネク
タ45の導通チェックが不可能になるという不都合があ
る。
【0007】また、上記他の方法は、オス型コネクタ及
び配線ケーブルを介して間接的にコネクタ45の導通チ
ェックを行うため、上記のような不都合点はないが、検
査する毎にいちいちオス型コネクタをコネクタ45に挿
入しなければならず、しかも、不安定な配線ケーブルを
用いるため、上記導通チェックに時間がかかると共に、
導通チェックの自動化を図ることができないという不都
合がある。
【0008】本発明は、このような課題に鑑み成された
もので、その目的とするところは、回路基板上に接続さ
れたコネクタの導通チェックを非接触で、かつ容易に行
うことができ、該コネクタの導通チェックに関し、その
自動化を図ることができるコネクタの導通検査方法を提
供することにある。
【0009】
【課題を解決するための手段】本発明は、基板1上に形
成された複数の配線パターン2上に接続された内部に多
数のピン5を有するコネクタ3の、該ピン5と上記配線
パターン2との導通状態を判別するコネクタ3の導通検
査方法において、コネクタ3の各ピン5をノードNとす
る容量結合(Ca,Cb)を形成し、配線パターン2に
供給される入力信号vinの、上記容量結合(Ca,C
b)による電圧降下の比率により、コネクタ3のピン5
と配線パターン2との導通状態を判別する。
【0010】
【作用】上述の本発明の導通検査方法によれば、例えば
薄い銅板7aの下面に絶縁膜7bを有する導通チェック
用治具7をコネクタ3の上面に配置して、コネクタ3の
ピン5をノードNとする容量結合(Ca,Cb)を形成
し、配線パターン2に供給される入力信号vinの、上
記容量結合(Ca,Cb)による電圧降下の比率により
、コネクタ3のピン5と配線パターン2との導通状態を
判別するようにしたので、導通チェックする毎に正規の
コネクタを挿入する必要がなく、チェック時間の短縮化
を図ることができる。しかも、単にコネクタ3上に治具
7を配置して、配線パターン2に供給した入力信号vi
nの変化をみるだけであるため、コネクタ3の導通チェ
ックを非接触で、かつ容易に行うことができると共に、
導通チェックの自動化を実現させることができる。
【0011】
【実施例】以下、図1〜図9を参照しながら本発明の実
施例を説明する。図1は、第1実施例に係るコネクタの
導通検査方法を示す構成図、図2は、その斜視図である
【0012】この方法は、図2に示すように、フレキシ
ブルプリント配線基板等の回路基板1上に形成された複
数の配線パターン2上に載置及び半田付けされたメス型
コネクタ3に対してその半田付き状態(即ち、導通状態
)を判別するものである。コネクタ3は、配線パターン
2の一方の端部に形成された複数のコネクタ設置用ラン
ド部4に載置されると共に、コネクタ3内の複数のピン
5から延びる各端子6と、該各端子6と対応するコネク
タ設置用ランド部4とが半田付けされて、回路基板1上
に実装される。
【0013】そして、図1Aに示すように、上記回路基
板1上に実装されたコネクタ3の上面に導通チェック用
治具を載置する。この導通チェック用治具7は、厚みの
薄い銅板や鉄板等の金属導体7aの下面にPET(ポリ
エチレンテレフタレート)やPPS(ポリプロピレンシ
ート)等からなる薄膜の絶縁フィルム7bを貼り合わせ
て構成され、その大きさは、コネクタ3より少し大きめ
に形成してある。その後、図1Bに示すように、配線パ
ターン2の他方の端部に形成された複数の外部接続用ラ
ンド部(図2参照)8のうち、検査すべきランド部8に
1本の導通チェック用プローブ9を接触させる。尚、1
0及び11は、回路基板1の裏面に形成されたアース用
導体12に接触する固定ピンを示す。
【0014】このとき、図1で示すコネクタ3内の例え
ば一方のピン5aについて、そのピン5aから延びる端
子6aと配線パターン2とが半田層13により良好に半
田付けされている場合、導通チェック用治具7から配線
パターン2までを等価回路的にみると、図1Cに示すよ
うに、上記導通チェック用治具7をコネクタ3の上面に
載置することによって、ピン5aをノードNとする容量
結合が形成される。この場合、端子6aと配線パターン
2とが良好に結線されていることから、上記容量結合に
より、1つの容量Caが形成される。
【0015】また、図1で示すコネクタ3内の例えば他
方のピン5bについて、そのピン5bから延びる端子6
bと配線パターン2とが未半田状態となっている場合、
上記と同様に導通チェック用治具7から配線パターン2
までを等価回路的にみると、図1Dに示すように、導通
チェック用治具7をコネクタ3の上面に載置することに
よって生じる容量結合により、2つの容量Ca及びCb
が形成される。ここで、容量Cbは端子6bと配線パタ
ーン2とが未結線であることから生じるピン5b(ノー
ドN)と配線パターン2間の容量である。この場合、2
つの容量Ca及びCbが直列に接続されることから、こ
の合成容量Cは上記容量Caよりも小さくなる。
【0016】尚、図1における一方のピン5aに対応す
る外部接続用ランド部を図2において8aとし、他方の
ピン5bに対応する上記ランド部を8bとして説明を進
める。
【0017】このような条件のもとで、図1Bに示すよ
うに、導通チェック用プローブ9の入力端子φinに交
流の入力信号vinを供給して、導通チェック用治具7
の出力端子φoutから出力される出力信号vout 
のレベルを検出した場合、プローブ9がランド部8aに
接触しているときと、ランド部8bに接触しているとき
とでは、ランド部8bに接触しているときの方が、上記
合成容量Cにより、その出力信号vout のレベルは
小さくなる。従って、上記出力信号vout のレベル
を検出することにより、各ピン5の配線パターン2に対
する結線状態が容易に判明する。
【0018】次に、上記本例に係るコネクタの導通検査
方法を自動化させた導通検査システムについて、図3〜
図7を参照しながら説明する。この導通検査システムは
、図3に示すように、被測定物21である回路基板1の
外部接続用ランド部8に入力信号vinを供給するため
の発振器22と、コネクタ3上面に載置した導通チェッ
ク用治具7からの出力信号vout を増幅する増幅器
23と、増幅器23からの出力増幅信号VoをDC電圧
信号dに変換する検波器24と、該検波器24からのD
C電圧信号dに基いて所望の画像データVdを作成、編
集する画像データ処理回路25と、該画像データ処理回
路25からの画像データVdを表示するCRTモニタ2
6とを有する。
【0019】また、このシステムは更に、導通チェック
用プローブ9を外部接続用ランド部8の配列方向に沿っ
て摺動させる既知のスライド機構27と、プローブ9が
ランド部8に接触する度に検知パルスpを上記画像デー
タ処理回路25に出力する検知回路28を有する走査装
置(スキャナ)29が具備される。従って、上記画像デ
ータ処理回路25は、本例では、上記DC電圧信号dの
ほか、該検知パルスpの入力に基いて図に示すようなD
C電圧信号dの電圧レベルに応じたピーク値を有する棒
グラフ状の画像データVdを作成、編集する。この場合
、各棒グラフが、夫々対応する各ピン5の導通状態を示
し、ここでは、ピーク値の低い棒グラフに対応するピン
が不導通、即ち未半田状態になっていることを示す。
【0020】次に、上記発振器22から検波器24まで
の回路構成の一例を図4に基いて説明する。入力側にお
いては、入力信号vinの発生源である発振器22に直
列に内部抵抗r(50Ω)が接続され、更に、直流成分
の除去を目的としたコンデンサC1 (1000pF)
が直列に接続され、入力信号vinを低インピーダンス
で供給するための抵抗R1 (150Ω)が並列に接続
されている。ここで、本例では、発振器22の出力周波
数を約10MHzとした。これは、後述する増幅器23
及び検波器24の周波数特性が、図5に示すように、約
5MHz〜10MHzでピークをとることに起因する。 従って、発振器22の出力周波数としては、数MHz〜
数10MHzの範囲が使用可能である。
【0021】一方、出力側においては、導通チェック用
治具7からの出力信号vout を後段の増幅器23に
低インピーダンスで供給するために、抵抗R2 (1K
Ω)で終端してある。これは、また上記出力信号vou
t をシールド線30で送るため、この低インピーダン
スを目的とする抵抗R2 は、実際上でも必要となる。 尚、上記抵抗R2 は、その抵抗値が余りに低いと出力
信号vout の出力が小さくなってしまうため、本例
のように、1KΩ程度の抵抗を用いることが好ましい。
【0022】次に、後段の増幅器23及び検波器24に
ついての動作を、図6も参照しながら簡単に説明する。 まず、プローブ9が結線状態の良好なピン5aに対応す
るランド部8aに接触することにより、導通チェック用
治具7の出力側端子φoから例えば図6Aで示すような
ピーク値Pの出力信号vout が出力され、増幅器2
3の入力端子φaに該出力信号vout が途中のシー
ルド線30を介して供給される。この出力信号vout
 は、図6Bに示すように、カップリング・コンデンサ
C4 によってその直流成分(DC雑音)が除去された
のち、バッファ用トランジスタTr1 を介して増幅用
トランジスタTr2 に供給される。
【0023】この増幅用トランジスタTr2 では、図
6Bで示すピーク値約10mVの入力信号Viを、図6
Cで示すピーク値約125mVの増幅信号Voに変換す
る。そして、この増幅信号Voを次の検波用トランジス
タTr3 に供給して、図6Dに示すように、上記増幅
信号Voを反転させると共に、ある一定レベル以上の電
位をスライスする。その後、該検波用トランジスタTr
3 からの出力信号Vを次段のバッファ用トランジスタ
Tr4 にて反転したのち、R−C積分回路を通じてD
C変換して出力端子φより図6Eで示す直流信号dを得
る。この検波器24からは増幅信号Voの振幅が大きい
ほどDCレベルの大きい直流信号dとして出力される。
【0024】従って、プローブ9が結線状態の不良なピ
ン5bに対応するランド部8bに接触した場合は、増幅
用トランジスタTr2 から出力される増幅信号Voの
振幅が小さくなるため、図6Eにおいて二点鎖線で示す
ように、上記直流信号dよりもレベルの低い直流信号d
が出力される。尚、コンデンサC2 及びC10は低周
波用バイパス・コンデンサを示し、コンデンサC3 は
高周波用バイパス・コンデンサを示す。また、表1にこ
の図5で示す回路系の抵抗及びコンデンサの各抵抗値及
び各容量値を示す。
【表1】 実際、発振器の出力を5〜20dBm(10MHz)と
した場合における検波器24からの出力信号(電圧)d
の変化をみると、結線状態良好の場合、図7の曲線■に
示すように、発振器出力が例えば11dBmのとき、出
力電圧4Vを得ているのに対し、結線状態不良の場合は
、曲線■に示すように、発振器出力が同じ11dBmの
とき、出力電圧0Vとなっている。この結線状態不良の
場合において、出力電圧4Vを得るためには、発振器2
2の出力として、約19dBm必要となる。従って、結
線状態が良か不良かを正確に知るためには、例えば、発
振器22の出力を11dBm(10MHz)として検波
器24からの出力レベルの差(即ち、4V又は0V)を
みればよい。この場合、結線状態が良、不良でその入力
差が8dBmと大きいため十分に実用可能である。
【0025】そして、この検波器24からの出力信号(
直流信号)dを上述したように、図3で示す画像データ
処理回路25に供給してCRTモニタ26より上記出力
信号dに応じたピーク値を有する棒グラフを表示する。
【0026】この第1実施例によれば、薄い銅板7aの
下面に絶縁膜7bを有する導通チェック用治具7をコネ
クタ3の上面に配置してコネクタ3のピン5をノードN
とする容量結合を形成させると共に、配線パターン2の
端部に形成された複数の外部接続用ランド部8に対し、
一本の導通チェック用プローブ9を順次接触させてプロ
ーブ9に供給される入力信号vinの、上記容量結合に
よる電圧降下の比率により、上記ランド部8に対応する
コネクタ3のピン5と配線パターン2との導通(結線)
状態を判別するようにしたので、導通チェックする毎に
正規のコネクタを挿入する必要がなく、チェック時間の
短縮化を図ることができる。しかも、単にコネクタ3上
に治具を配置して、プローブ9に供給した入力信号vi
nの変化をみるだけであるため、コネクタ3の導通チェ
ックを非接触で、かつ容易に行うことができると共に、
導通チェックの自動化を実現させることができ、特に、
近年におけるコネクタの小型化、高密度化、多線接続化
(例えば接続密度約49本/cm2 )に容易に対応さ
せることができる。。
【0027】上記第1実施例は、一本のプローブ9を外
部接続用ランド部8に対し、その配列方向に沿って摺動
させて、各ピン5の結線状態を判別するようにしたが、
その他、図8の第2実施例に示すように、外部接続用ラ
ンド部8の数と同数個のプローブ9を用意すると共に、
用意したプローブ9を上記ランド部8に接触させる。そ
して、発振器22と各プローブ9間をスイッチSを有す
るマルチプレクサ31にて順次切り換えて導通チェック
を行うようにしてもよい。
【0028】また、図9の第3実施例に示すように、発
振器22に対し共通端子となされた各プローブ9を、夫
々対応する外部接続用ランド部8に接触させると共に、
コネクタ3のピン孔よりもわずかに大に形成された導通
チェック用治具7をピン5の配列方向に摺動させて導通
チェックを行うようにしてもよい。
【0029】また、単にコネクタの導通・不導通、即ち
良・不良を知るだけであれば、第3実施例のプローブ9
と第1実施例の導通チェック用治具7を用いて導通チェ
ックを行うようにしてもよい。
【0030】
【発明の効果】本発明に係るコネクタの導通検査方法に
よれば、回路基板上に接続されたコネクタの導通チェッ
クを非接触で、かつ容易に行うことができると共に、該
コネクタの導通チェックに関し、その自動化を図ること
ができる
【図面の簡単な説明】
【図1】第1実施例に係るコネクタの導通検査方法を示
す構成図。
【図2】第1実施例に係るコネクタの導通検査方法を示
す斜視図。
【図3】第1実施例に係る導通検査システムを示すブロ
ック線図。
【図4】第1実施例に係る導通検査システムの回路構成
の一例を示す回路図。
【図5】第1実施例に係る増幅器及び検波器の周波数特
性を示す特性図。
【図6】第1実施例に係る導通検査システムの信号処理
を示す波形図。
【図7】第1実施例に係る導通検査システムにおいてそ
の発振器出力に対する出力電圧の変化を示す特性図。
【図8】第2実施例に係るコネクタの導通検査方法を示
す要部の構成図。
【図9】第3実施例に係るコネクタの導通検査方法を示
す斜視図。
【図10】従来例に係るコネクタの導通検査方法を示す
斜視図。
【符号の説明】
1  回路基板 2  配線パターン 3  コネクタ 4  コネクタ設置用ランド部 5  ピン 6  端子 7  導通チェック用治具 7a  金属導体 7b  絶縁膜 8  外部接続用ランド部 9  導通チェック用プローブ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板上に形成された複数の配線パター
    ン上に接続された内部に多数のピンを有するコネクタの
    、該ピンと上記配線パターンとの導通状態を判別するコ
    ネクタの導通検査方法において、上記コネクタの各ピン
    をノードとする容量結合を形成し、上記配線パターンに
    供給される入力信号の、上記容量結合による電圧降下の
    比率により、上記ピンと上記配線パターンとの導通状態
    を判別することを特徴とするコネクタの導通検査方法。
JP3031756A 1991-01-31 1991-01-31 コネクタの導通検査方法 Pending JPH04244976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3031756A JPH04244976A (ja) 1991-01-31 1991-01-31 コネクタの導通検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3031756A JPH04244976A (ja) 1991-01-31 1991-01-31 コネクタの導通検査方法

Publications (1)

Publication Number Publication Date
JPH04244976A true JPH04244976A (ja) 1992-09-01

Family

ID=12339870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3031756A Pending JPH04244976A (ja) 1991-01-31 1991-01-31 コネクタの導通検査方法

Country Status (1)

Country Link
JP (1) JPH04244976A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969530A (en) * 1997-02-28 1999-10-19 Nidec-Read Corporation Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal
US6201398B1 (en) 1996-03-28 2001-03-13 Oht Inc. Non-contact board inspection probe
WO2001088556A1 (fr) * 1998-11-19 2001-11-22 Oht Inc. Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement
US6825673B1 (en) 2000-05-19 2004-11-30 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
US6947853B2 (en) 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
JP2008139215A (ja) * 2006-12-04 2008-06-19 Advantest Corp 試験装置および測定装置
JP2010038769A (ja) * 2008-08-06 2010-02-18 Azusa Tech Co 回路検査装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201398B1 (en) 1996-03-28 2001-03-13 Oht Inc. Non-contact board inspection probe
US6373258B2 (en) 1996-03-28 2002-04-16 Naoya Takada Non-contact board inspection probe
US5969530A (en) * 1997-02-28 1999-10-19 Nidec-Read Corporation Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal
WO2001088556A1 (fr) * 1998-11-19 2001-11-22 Oht Inc. Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement
US6825673B1 (en) 2000-05-19 2004-11-30 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
US6947853B2 (en) 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
JP2008139215A (ja) * 2006-12-04 2008-06-19 Advantest Corp 試験装置および測定装置
JP2010038769A (ja) * 2008-08-06 2010-02-18 Azusa Tech Co 回路検査装置

Similar Documents

Publication Publication Date Title
JP3228982B2 (ja) インサーキット試験装置
US5625292A (en) System for measuring the integrity of an electrical contact
US5969530A (en) Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal
US20080169825A1 (en) Solid Electrolytic Capacitor Inspection Device and Inspection Method
TW201502518A (zh) 具回授測試功能之探針模組
US6798212B2 (en) Time domain reflectometer probe having a built-in reference ground point
US2922954A (en) Circuit tester
US20020011861A1 (en) Circuit board misalignment detection apparatus and method
JPH04244976A (ja) コネクタの導通検査方法
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
US20060166525A1 (en) Evaluation board and cable assembly evaluation method
JPH0829475A (ja) 実装基板検査装置のコンタクトプローブ
JP3070437U (ja) 半導体試験装置
JP2004117247A (ja) 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置
JP2601680Y2 (ja) 接地基板つきオートハンドラ用コンタクトボード
JP2000074975A (ja) 基板検査装置および基板検査方法
JPH0540131A (ja) 試験用治具
JP2000100504A (ja) コネクタ及びプリント配線板
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法
JPH10190181A (ja) プリント基板及びその検査方法
TW201602588A (zh) 具回授測試功能之探針模組
JPS63279179A (ja) 集積回路装置の測定用ソケット
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
JPH0563327A (ja) 検査用ランド付き印刷配線板およびその検査方法
JPH0315765A (ja) テストボード