JP3558434B2 - 電気的配線検査方法及び装置 - Google Patents

電気的配線検査方法及び装置 Download PDF

Info

Publication number
JP3558434B2
JP3558434B2 JP31244495A JP31244495A JP3558434B2 JP 3558434 B2 JP3558434 B2 JP 3558434B2 JP 31244495 A JP31244495 A JP 31244495A JP 31244495 A JP31244495 A JP 31244495A JP 3558434 B2 JP3558434 B2 JP 3558434B2
Authority
JP
Japan
Prior art keywords
wiring
probes
capacitance
resistance
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31244495A
Other languages
English (en)
Other versions
JPH09152457A (ja
Inventor
守四郎 須藤
勝 石島
和男 山崎
Original Assignee
富士通オートメーション株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通オートメーション株式会社 filed Critical 富士通オートメーション株式会社
Priority to JP31244495A priority Critical patent/JP3558434B2/ja
Priority to GB9615171A priority patent/GB2307754B/en
Priority to US08/686,391 priority patent/US5744964A/en
Publication of JPH09152457A publication Critical patent/JPH09152457A/ja
Application granted granted Critical
Publication of JP3558434B2 publication Critical patent/JP3558434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の配線の細り、断線、電流リーク及び短絡などを電気的に検査する方法及び装置に関する。
【0002】
【従来の技術】
配線基板の配線の電気的検査方法には、抵抗測定法と容量測定法とがある。抵抗測定法では、配線の導通抵抗を測定することにより、配線パターンの細りや断線の有無を判定し、異なる配線間の絶縁抵抗を測定することにより、配線パターン間の電流リークや短絡の判定をする。容量測定法では、各配線iと、これに平行なグランドプレートとの間の容量Ciを測定し、予め測定していた良品の容量Cgiと比較して欠陥を判定する。すなわち、Ci<Cgi(1−Δe0)又は
Ci>Cgi(1+Δe0)であれば欠陥と判定する。ここにΔe0は、予め設定される許容誤差率であり、0.15程度の値が用いられていた。
【0003】
【発明が解決しようとする課題】
抵抗測定法は、容量測定法よりも詳細な検査ができるが、異なる配線間の絶縁抵抗を測定するので測定点数が多く、また、配線毎に2本のプローブを移動させなければならないので、容量測定法よりも検査時間が長くなる。また、プローブ間隔に制限がある。最近の高密度多層基板では、プローブ接触点であるパッドの数が多いもので約5,000もあり、このような問題が著しくなる。
【0004】
これに対し、容量測定法では、グランドプレートに対する個々の配線の容量を測定するので、抵抗検査法よりも測定点数が少なく、また、一方のプローブをグランドプレートに導通させて固定すればよいので、検査時間を大幅に短縮することができる。
しかし、容量測定法では、配線パターン幅のばらつきや配線パターンとグランドプレートとの間の絶縁層の厚みのばらつきにより、配線欠陥を検出できない場合が生ずる。これを防止するために許容誤差率Δe0を小さくすると、欠陥が過剰検出され、欠陥と判定された配線を再度詳細に検査しなければならず、全体の検査時間が長くなる。
【0005】
本発明の目的は、このような問題点に鑑み、検査の質を向上させ、かつ、検査時間を短縮することができる電気的配線検査方法及び装置を提供することにある。
【0006】
【課題を解決するための手段及びその作用効果】
第1発明では、配線基板に形成された導体パターンに複数のプローブを当接して電気的に配線を検査する電気的配線検査方法において、
該プローブを移動させるプローブ駆動装置と、
該複数のプローブのうち2つのプローブの間の容量を測定する容量測定部と、
記憶部と、
を有する電気的配線検査装置を使用し、
良品の配線基板及びi=1〜nについて、該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ導体面及び配線iに導通させて、該容量測定部により容量Cgiを測定し、該容量Cgiを該記憶部に格納し、
検査対象の配線基板及びi=1〜nについて、該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該導体面及び該配線iに導通させて、該容量測定部により容量Ciを測定し、
該検査対象の1以上の配線の容量測定値の平均値と、該良品の、該1以上の配線に対応する配線の容量測定値の平均値との比μを実質的に算出し、
j=1〜nかつ該比の算出に用いられなかった配線jについて、実質的に
Cj<μ・Cgj(1−Δe)又はCj>μ・Cgj(1+Δe)であれば配線jが欠陥であると判定し、ここにΔeは正の設定値である。
【0007】
「実質的に」とは、計算式が異なっていても結果として同一内容であることを意味する。
容量比μは、絶縁層の厚みのばらつきや、現像条件のばらつき等による配線幅のばらつきにより、配線基板毎に異なるが、同一配線基板では欠陥のない全ての配線について容量比μがほぼ同一であると考えられる。
【0008】
第1発明では、容量比μを用いているので、許容誤差率Δeを、容量比μを用いなかった従来法よりも充分小さくすることができ、従来よりも、欠陥検出率を高くし且つ過剰検出率を低くすることができるという効果を奏する。また、過剰検出率を低くすることができるので、他の詳細検査と組み合わせた全体の検査時間を短縮することができる。
【0009】
第1発明の第1態様では、上記電気的配線検査装置はさらに、上記複数のプローブのうち2つのプローブの間の抵抗を測定する抵抗測定部を有し、
上記配線jが欠陥であると判定した場合に、
上記プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び他部に導通させて、該抵抗測定部により抵抗を測定し、
該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び該配線jと異なる配線の一部に導通させて、該抵抗測定部により抵抗を測定させ、
測定された抵抗値に基づいて該欠陥の種類を判定する。
【0010】
この第1態様によれば、最初に検査時間の比較的短い容量測定法を用い、欠陥と判定された場合のみ抵抗測定法を用いているので、全体の検査時間を短縮することができるという効果を奏する。
第1発明の第2態様では、実質的にCk<Cgk(1−Δe0)又は
Ck>Cgk(1+Δe0)であれば上記比の算出対象から容量測定値Ck及びCgkを除外する。ここにΔe0は、上記Δeより大きい設定値である。
【0011】
この第2態様によれば、比μがより正確になるので、Δeをより小さくでき、上記第1発明の効果が高められる。
第1発明の第3態様では、上記比μの算出に用いられる、良品の配線基板の配線の容量測定値の平均値は、比較的小さい測定値の平均値、例えば、全測定値のうち小さい順の所定数の測定値の平均値である。
容量が大きい配線に容量の小さな配線が短絡している場合に比の算出対象から除外されない虞があるが、この第3態様によれば、このような虞を避けることができ、比μがより正確になる。
【0012】
第2発明では、配線基板に形成された導体パターンに複数のプローブを当接させて電気的に配線を検査する電気的配線検査装置において、
該プローブを移動させるプローブ駆動装置と、
該複数のプローブのうち2つのプローブの間の容量を測定する容量測定部と、
記憶部と、
制御・判定部とを有し、該制御・判定部は、
良品の配線基板及びi=1〜nについて、該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ導体面及び配線iに導通させて、該容量測定部に対し容量Cgiを測定させ、該容量Cgiを該記憶部に格納させ、
検査対象の配線基板及びi=1〜nについて、該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該導体面及び該配線iに導通させて、該容量測定部に対し容量Ciを測定させ、
該検査対象の1以上の配線の容量測定値の平均値と、該良品の、該1以上の配線に対応する配線の容量測定値の平均値との比μを実質的に算出し、
j=1〜nかつ該比の算出に用いられなかった配線jについて、実質的に
Cj<μ・Cgj(1−Δe)又はCj>μ・Cgj(1+Δe)であれば配線jが欠陥であると判定し、ここにΔeは正の設定値である。
【0013】
第2発明の第1態様では、上記構成にさらに、上記複数のプローブのうち2つのプローブの間の抵抗を測定する抵抗測定部を有し、
上記制御・判定部は、上記配線jが欠陥であると判定した場合に、
上記プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び他部に導通させ、該抵抗測定部に対し抵抗を測定させ、
該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び該配線jと異なる配線の一部に導通させて、該抵抗測定部に対し抵抗を測定させ、
測定した抵抗値に基づいて該欠陥の種類を判定する。
【0014】
第2発明の第2態様では、上記制御・判定部は、実質的に
Ck<Cgk(1−Δe0)又はCk>Cgk(1+Δe0)であれば上記比の算出対象から容量測定値Ck及びCgkを除外する。ここにΔe0は、上記Δeより大きい設定値である。
第2発明の第3態様では、上記制御・判定部は、上記比μの算出に用いられる、良品の配線基板の配線の容量測定値として比較的小さい値、例えば、全測定値のうち小さい順の所定数の測定値を選択する。
【0015】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
図1は、電気的配線検査装置の概略構成を示す。図1では、検査対象の配線基板10を、絶縁層11と絶縁層12とに分解して示している。
配線基板10は、絶縁層11上に導体パターンが形成され、絶縁層11と絶縁層12との間に金属膜であるグランドプレート13が配置されている。図1では、絶縁層11上の導体パターンとして、配線ネットである配線パターン14〜17と、パッド20〜28とを示している。パッド20は、絶縁層11のスルーホールに充填された導体により、グランドプレート13と接続されている。
【0016】
プローブX−Y駆動装置30は、X−Yプロッターに類似の公知の構成により、配線基板10に平行な面内でプローブ31及び32を移動させることができ、また、プローブ31及び32をその軸方向へ移動させて圧縮コイルスプリングによりプローブ31及び32の先端をパッドに押接させることができる。プローブ31及び32は、切換回路40により、容量測定回路41又は抵抗測定回路42に選択的に接続される。プローブX−Y駆動装置30及び切換回路40は、制御・判定装置43により制御される。
【0017】
容量測定回路41は、制御・判定装置43からの測定指令に応答して、プローブ31とプローブ32との間の容量を測定し、測定値を制御・判定装置43に供給する。抵抗測定回路42は、制御・判定装置43からの測定指令に応答して、プローブ31とプローブ32との間の抵抗を測定し、測定値を制御・判定装置43に供給する。
【0018】
制御・判定装置43には、記憶装置44及びプリンタ45が接続されている。記憶装置44は、例えばハードディスク装置及びRAMで構成され、配線設計データに基づいて作成された絶縁層11上のプローブ押接位置(パッド位置)のデータ及び後述のデータの格納に用いられる。プリンタ45は、検査結果の出力用である。
【0019】
制御・判定装置43は、例えばマイクロコンピュータで構成されており、図2及び図3に示す処理を実行する。図2は、配線検査の準備段階での処理を示しており、図3は、図2の処理の後に行われる配線検査手順を示している。配線基板10の検査すべき配線を配線i、i=1〜nとする。以下、括弧内の数値は図中のステップ識別番号である。
【0020】
(50)良品の配線基板10について、配線iの容量Cgi(i=1〜n)を測定し、測定値を基準値として記憶装置44に格納する。
(51)測定した容量Cg1〜Cgnのうち、小容量のCgs、Cgt、Cgu及びCgvを抽出する。Cgs、Cgt、Cgu及びCgvは、例えば、容量Cg1〜Cgnを小さい順に並べたものの最初から4つ、又は、容量Cg1〜Cgnを4分割した各グループの最小値である。
【0021】
(52)容量Cgs、Cgt、Cgu及びCgvの配線名s、t、u及びvを記憶装置44に格納する。
次に、検査対象の配線基板10に対する図3の処理を説明する。
(60)容量Cgs、Cgt、Cgu及びCgvに対応した配線s、t、u及びv(簡単化のため、配線とその配線名とは同一符号を用いる)の容量を測定し、その平均値Caを算出する。また、容量Cgs、Cgt、Cgu及びCgvの平均値Cgaを算出する。ただし、k=s、t、u、vについて、Ck<Cgk(1−Δe0)又はCk>Cgk(1+Δe0)であれば欠陥と判定して平均値の算出対象から容量測定値Ck及びCgkを除外する。ここに、許容誤差率Δe0は例えば0.15である。
【0022】
(61)容量比μ=Ca/Cgaを算出する。容量比μは、絶縁層11の厚みのばらつきや、現像条件のばらつき等による配線幅のばらつきにより、配線基板10毎に異なるが、同一配線基板では欠陥のない全ての配線について容量比μがほぼ同一であると考えられる。
図2のステップ51で「小容量」としたのは、容量が大きい配線に容量の小さな配線が短絡している場合にステップ60で欠陥でないと判定される虞があるので、これを避けるためである。また、ステップ51で「4分割」としたのは、領域ごとの小さなばらつきを平均化するためである。
【0023】
配線iに初期値を代入する。初期値は、例えば1〜nのうち配線s、t、u及びvを除く最も小さい値である。
(62)欠陥判定の上限値Cmax=μ・Cgi(1+Δe)及び下限値
μ・Cgi(1−Δe)を算出する。許容誤差率Δeは、例えば0.02である。
(63)配線iの容量Ciを測定する。
【0024】
(64)Cmin<Ci<Cmaxであれば配線iが良と判定してステップ66へ進み、そうでなければ欠陥であると判定してステップ65へ進む。
(65)欠陥の種類をより詳細に特定するために、配線iに対し抵抗測定法を用いる。すなわち、配線iの導通抵抗を測定し、その測定値を、予め定めた基準値と比較して配線の細りや断線を判定する。また、配線iと配線iの近くの配線との間の絶縁抵抗を測定し、その測定値を、予め定めた基準値と比較して配線間の電流リークや短絡を判定する。この検査により、欠陥ではないと判定される場合もある。欠陥であると判定された場合には、その配線名i及び欠陥の種類を記憶装置44に格納する。
【0025】
(66〜68)配線s、t、u及びvを除く全ての配線iについて、上記処理が終了していなければ、iを更新してステップ62へ戻り、終了した場合には、記憶装置44に格納された検査結果をプリンタ45に出力する。
従来法では上記許容誤差率Δe0を0.15としていたが、本実施形態では容量比μを用いているので、許容誤差率Δeを0.02とすることができ、従来よりも、欠陥検出率を高くし且つ過剰検出率を低くすることができた。
【0026】
また、最初に検査時間の比較的短い容量測定法を用い、欠陥と判定された場合のみ抵抗測定法を用いているので、検査時間を短縮することができる。
なお、本発明には他にも種々の変形例が含まれる。
例えば、図1では、2本のプローブを用いる場合を説明したが、多数本のプローブを用い、例えば図1のパッド21、23、25及び27の各々にプローブを同時に押接させプローブ選択を電気的に走査する構成であってもよい。
【0027】
また、切換回路40を用いずに容量測定回路41及び抵抗測定回路42の出力端を互いに接続し、容量測定回路41で測定する場合には抵抗測定回路42の出力をハイインピーダンスにし、抵抗測定回路42で測定する場合には容量測定回路41の出力をハイインピーダンスにする構成であってもよい。
さらに、グランドプレート13が無い配線基板については、銅板等のグランドプレートを配線基板に重ね合わせることにより、容量測定法を用いることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の電気的配線検査装置の概略構成図である。
【図2】図1の装置を用いた配線検査の準備段階の処理を示すフローチャートである。
【図3】図1の装置を用いた配線検査手順を示すフローチャートである。
【符号の説明】
10 配線基板
11、12 絶縁層
13 グランドプレート
14〜17 配線パターン
20〜28 パッド
30 プローブX−Y駆動装置
31、32 プローブ
40 切換回路
41 容量測定回路
42 抵抗測定回路
43 制御・判定装置
44 記憶装置

Claims (8)

  1. 配線基板に形成された導体パターンに複数のプローブを当接して電気的に配線を検査する電気的配線検査方法において、
    該プローブを移動させるプローブ駆動装置と、
    該複数のプローブのうち2つのプローブの間の容量を測定する容量測定部と、
    記憶部と、
    を有する電気的配線検査装置を使用し、
    良品の配線基板及びi=1〜nについて、該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ導体面及び配線iに導通させて、該容量測定部により容量Cgiを測定し、該容量Cgiを該記憶部に格納し、
    検査対象の配線基板及びi=1〜nについて、該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該導体面及び該配線iに導通させて、該容量測定部により容量Ciを測定し、
    該検査対象の1以上の配線の容量測定値の平均値と、該良品の、該1以上の配線に対応する配線の容量測定値の平均値との比μを実質的に算出し、
    j=1〜nかつ該比の算出に用いられなかった配線jについて、
    Cj<μ・Cgj(1−Δe)又はCj>μ・Cgj(1+Δe)であれば配線jが欠陥であると判定し、ここにΔeは正の設定値である、
    ことを特徴とする電気的配線検査方法。
  2. 上記電気的配線検査装置はさらに、上記複数のプローブのうち2つのプローブの間の抵抗を測定する抵抗測定部を有し、
    上記配線jが欠陥であると判定した場合に、
    上記プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び他部に導通させて、該抵抗測定部により抵抗を測定し、
    該プローブ駆動装置により該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び該配線jと異なる配線の一部に導通させて、該抵抗測定部により抵抗を測定させ、
    測定された抵抗値に基づいて該欠陥の種類を判定する
    ことを特徴とする請求項1記載の電気的配線検査方法。
  3. 実質的にCk<Cgk(1−Δe0)又はCk>Cgk(1+Δe0)であれば上記比の算出対象から容量測定値Ck及びCgkを除外し、ここにΔe0は上記Δeより大きい設定値である、
    ことを特徴とする請求項1又は2記載の電気的配線検査方法。
  4. 上記比μの算出に用いられる、良品の配線基板の配線の容量測定値の平均値は、全測定値のうち小さい順の所定数の測定値の平均値である、
    ことを特徴とする請求項3記載の電気的配線検査方法。
  5. 配線基板に形成された導体パターンに複数のプローブを当接させて電気的に配線を検査する電気的配線検査装置において、
    該プローブを移動させるプローブ駆動装置と、
    該複数のプローブのうち2つのプローブの間の容量を測定する容量測定部と、
    記憶部と、
    制御・判定部とを有し、該制御・判定部は、
    良品の配線基板及びi=1〜nについて、該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ導体面及び配線iに導通させて、該容量測定部に対し容量Cgiを測定させ、該容量Cgiを該記憶部に格納させ、
    検査対象の配線基板及びi=1〜nについて、該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該導体面及び該配線iに導通させて、該容量測定部に対し容量Ciを測定させ、
    該検査対象の1以上の配線の容量測定値の平均値と、該良品の、該1以上の配線に対応する配線の容量測定値の平均値との比μを実質的に算出し、
    j=1〜nかつ該比の算出に用いられなかった配線jについて、実質的に
    Cj<μ・Cgj(1−Δe)又はCj>μ・Cgj(1+Δe)であれば配線jが欠陥であると判定し、ここにΔeは正の設定値である、
    ことを特徴とする電気的配線検査装置。
  6. 請求項5にさらに、上記複数のプローブのうち2つのプローブの間の抵抗を測定する抵抗測定部を有し、
    上記制御・判定部は、上記配線jが欠陥であると判定した場合に、
    上記プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び他部に導通させ、該抵抗測定部に対し抵抗を測定させ、
    該プローブ駆動装置に対し該複数のプローブのうち2つのプローブの一方及び他方をそれぞれ該配線jの一部及び該配線jと異なる配線の一部に導通させて、該抵抗測定部に対し抵抗を測定させ、
    測定した抵抗値に基づいて該欠陥の種類を判定する
    ことを特徴とする電気的配線検査装置。
  7. 上記制御・判定部は、実質的にCk<Cgk(1−Δe0)又はCk>Cgk(1+Δe0)であれば上記比の算出対象から容量測定値Ck及びCgkを除外し、ここにΔe0は上記Δeより大きい設定値である、
    ことを特徴とする請求項5又は6記載の電気的配線検査装置。
  8. 上記制御・判定部は、上記比μの算出に用いられる、良品の配線基板の配線の容量測定値として、全測定値のうち小さい順の所定数の測定値を選択する、
    ことを特徴とする請求項7記載の電気的配線検査装置。
JP31244495A 1995-03-11 1995-11-30 電気的配線検査方法及び装置 Expired - Fee Related JP3558434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31244495A JP3558434B2 (ja) 1995-11-30 1995-11-30 電気的配線検査方法及び装置
GB9615171A GB2307754B (en) 1995-11-30 1996-07-19 Method of and apparatus for electrical wiring-pattern test
US08/686,391 US5744964A (en) 1995-03-11 1996-07-25 Method and apparatus for electrical test of wiring patterns formed on a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31244495A JP3558434B2 (ja) 1995-11-30 1995-11-30 電気的配線検査方法及び装置

Publications (2)

Publication Number Publication Date
JPH09152457A JPH09152457A (ja) 1997-06-10
JP3558434B2 true JP3558434B2 (ja) 2004-08-25

Family

ID=18029278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31244495A Expired - Fee Related JP3558434B2 (ja) 1995-03-11 1995-11-30 電気的配線検査方法及び装置

Country Status (3)

Country Link
US (1) US5744964A (ja)
JP (1) JP3558434B2 (ja)
GB (1) GB2307754B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110082533A (ko) * 2008-10-15 2011-07-19 디티지 인터나치오날 게엠베하 전기 소자의 특성 결정

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165056B2 (ja) * 1997-02-28 2001-05-14 日本電産リード株式会社 基板検査装置および基板検査方法
DE19748029C2 (de) * 1997-10-30 2001-02-01 Siemens Nixdorf Inf Syst Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen
US6005394A (en) * 1998-01-20 1999-12-21 International Business Machines Corporation Process and apparatus for the capacitive testing of printed circuits
US6051978A (en) * 1998-04-27 2000-04-18 Delaware Capital Formation, Inc. TDR tester for x-y prober
US6098027A (en) * 1998-07-02 2000-08-01 Industrial Technology Research Institute Charge mode open/short test circuit
JP3242883B2 (ja) * 1998-08-05 2001-12-25 日東電工株式会社 フレキシブル配線板の検査方法
US6775627B1 (en) * 1999-11-18 2004-08-10 Cypress Semiconductor Corp. Method and/or software for determining the capacitance of an analog/mixed signal circuit
JP2001235501A (ja) * 2000-02-22 2001-08-31 Oht Inc 検査装置及びセンサ
JP4467027B2 (ja) * 2000-10-30 2010-05-26 ミヤチシステムズ株式会社 電気回路の断線検査方法
JP4678989B2 (ja) * 2001-06-05 2011-04-27 日置電機株式会社 短絡検査対象設定方法、回路基板検査方法および回路基板検査装置
ES2187279B1 (es) * 2001-06-27 2004-09-01 Aplicacions Tecnologiques Per Al Control De Qualitat, S.L. Sistema para la comprobacion de cableados.
US6734681B2 (en) 2001-08-10 2004-05-11 James Sabey Apparatus and methods for testing circuit boards
DE60107881T2 (de) * 2001-08-10 2005-12-22 Mania Entwicklungsgesellschaft Mbh Vorrichtung und verfahren zur prüfung von unbestückten gedruckten schaltungen
US6573728B2 (en) 2001-08-29 2003-06-03 International Business Machines Corporation Method and circuit for electrical testing of isolation resistance of large capacitance network
US6861845B2 (en) * 2002-12-02 2005-03-01 Dit-Mco International Corporation Fault locator
GB0308550D0 (en) * 2003-04-10 2003-05-21 Barker Colin Improvements to an automatic test machine
JP2006071519A (ja) * 2004-09-03 2006-03-16 Hioki Ee Corp 回路基板検査方法および回路基板検査装置
US7295022B2 (en) * 2005-08-31 2007-11-13 Solid State Measurements, Inc. Method and system for automatically determining electrical properties of a semiconductor wafer or sample
TWI288241B (en) * 2005-11-30 2007-10-11 Ip Leader Technology Corp Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing
US20080061812A1 (en) * 2006-09-13 2008-03-13 Sun Microsystems, Inc. Component-attach test vehicle
US20080204068A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Method for estimating defects in an npn transistor array
US7973541B2 (en) * 2007-12-06 2011-07-05 Qualcomm Incorporated Method and apparatus for estimating resistance and capacitance of metal interconnects
JP4597236B2 (ja) * 2008-10-27 2010-12-15 日置電機株式会社 回路基板検査方法および回路基板検査装置
CN101788612B (zh) * 2009-01-23 2012-09-05 南亚电路板股份有限公司 印刷电路板的阻值测量模块及其测量方法
JP5496599B2 (ja) * 2009-10-28 2014-05-21 日置電機株式会社 絶縁検査装置および絶縁検査方法
CN101907657B (zh) * 2010-06-11 2015-08-19 上海华虹宏力半导体制造有限公司 探针电阻的检测方法
CN102401875A (zh) * 2010-09-07 2012-04-04 鸿富锦精密工业(深圳)有限公司 软性电路板测试电路
CN102129004A (zh) * 2011-01-24 2011-07-20 苏州瀚瑞微电子有限公司 Pcb板上测试断路的方法
JP2013104799A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2013104798A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP6592885B2 (ja) * 2014-10-08 2019-10-23 日本電産リード株式会社 基板検査方法及び基板検査装置
US10324112B2 (en) * 2016-08-11 2019-06-18 Intel Corporation Package testing system and method with contact alignment
JP7236848B2 (ja) * 2018-11-27 2023-03-10 日本メクトロン株式会社 プローブ装置、電気検査装置、および電気検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
US4565996A (en) * 1984-02-06 1986-01-21 Mrs. Lawrence Israel Range limited coherent frequency doppler surveillance system
JPH01185933A (ja) * 1988-01-20 1989-07-25 Nec Corp 半導体ウェハ試験方法
GB8824272D0 (en) * 1988-10-17 1988-11-23 Bath Scient Ltd Testing electrical circuits
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
JPH05196681A (ja) * 1991-06-26 1993-08-06 Digital Equip Corp <Dec> 連続移動する電気回路の相互接続試験方法及び装置
US5187430A (en) * 1991-08-30 1993-02-16 Compaq Computer Corporation Method and apparatus for determining nets among nodes in a circuit board
JPH0677303A (ja) * 1992-08-25 1994-03-18 Matsushita Electric Ind Co Ltd 半導体装置の評価方法
US5363048A (en) * 1992-11-17 1994-11-08 Digital Equipment Corporation Method and system for ensuring interconnect integrity in a micro-chip-module
US5570027A (en) * 1995-04-19 1996-10-29 Photocircuits Corporation Printed circuit board test apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110082533A (ko) * 2008-10-15 2011-07-19 디티지 인터나치오날 게엠베하 전기 소자의 특성 결정
KR101641275B1 (ko) * 2008-10-15 2016-07-20 디티지 인터나치오날 게엠베하 전기 소자의 특성 결정

Also Published As

Publication number Publication date
GB2307754B (en) 2000-06-21
JPH09152457A (ja) 1997-06-10
GB9615171D0 (en) 1996-09-04
GB2307754A (en) 1997-06-04
US5744964A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
JP3784412B2 (ja) 障害カバリッジを拡大した製造欠陥分析装置
JPS59168375A (ja) 電気接続回路網のテスト方法及び装置
CN101799507A (zh) 印刷线路板检查装置和检查方法
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JP4219489B2 (ja) 回路基板検査装置
JP4582869B2 (ja) 回路基板検査装置
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP5191805B2 (ja) 検査装置および検査方法
JP2001242211A (ja) 回路基板検査装置
JP3784479B2 (ja) 回路基板検査方法
US6337218B1 (en) Method to test devices on high performance ULSI wafers
JP2001235505A (ja) 回路基板検査装置
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JP2005017221A (ja) 基板検査方法及びその装置
JP6647811B2 (ja) 電気的接続装置及び検査方法
JPH10142271A (ja) 回路基板のパターン静電容量測定方法
JP4264305B2 (ja) 基板検査装置及び基板検査方法
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JP4369002B2 (ja) 回路基板検査装置
JP2002043721A (ja) プリント基板の検査方法と検査装置
JP4678989B2 (ja) 短絡検査対象設定方法、回路基板検査方法および回路基板検査装置
JPH05343492A (ja) 導電性パターンの検査モニター方法
JPS60111973A (ja) 回路基板結線識別装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees