JP4110169B2 - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
JP4110169B2
JP4110169B2 JP2005504016A JP2005504016A JP4110169B2 JP 4110169 B2 JP4110169 B2 JP 4110169B2 JP 2005504016 A JP2005504016 A JP 2005504016A JP 2005504016 A JP2005504016 A JP 2005504016A JP 4110169 B2 JP4110169 B2 JP 4110169B2
Authority
JP
Japan
Prior art keywords
identification information
module
test
predetermined
test module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005504016A
Other languages
English (en)
Other versions
JPWO2004086071A1 (ja
Inventor
敦章 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2004086071A1 publication Critical patent/JPWO2004086071A1/ja
Application granted granted Critical
Publication of JP4110169B2 publication Critical patent/JP4110169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Description

本発明は、試験装置に関する。特に本発明は、オープンアーキテクチャ方式を採用した試験装置に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願2003−87049号 出願日 平成15年3月27日
従来の試験装置では、測定用パフォーマンスボードがテストヘッドに取り付けられ、測定用パフォーマンスボード上に電子デバイスを載置させて電子デバイスの試験を行っている。また、テストヘッド内に設けられたテストモジュールを診断する場合には、診断回路が形成された診断用パフォーマンスボードがテストヘッドに取り付けられてテストモジュールの診断を行っている。
このような試験装置において、複数の種類のテストモジュールは、その種類に応じて予め定められたテストヘッドのスロットに保持される。また、診断用パフォーマンスボードには、複数の種類のテストモジュールがそれぞれ保持されるスロットの位置に合わせて、複数の種類のテストモジュールをそれぞれ診断する診断回路が形成されている。そして、テストモジュールが保持されたテストヘッドに診断用パフォーマンスボードを取り付けると、複数のテストモジュールと複数の診断回路とがその種類毎に適切に接続されるようになっている。現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
近年、試験装置のシステム構成の自由度を高めるため、オープンアーキテクチャ方式を採用した試験装置が開発されている。オープンアーキテクチャ方式を採用した試験装置では、テストヘッドにおける複数のテストモジュールの位置を自由に選択することができる。そのため、診断回路が所定の位置に予め作り込まれた診断用パフォーマンスボードを用いてテストモジュールの診断を行う場合に、テストモジュールと診断回路とを適切に対応させて接続して診断することができないという問題が生じている。
そこで本発明は、上記の課題を解決することができる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
このような目的を達成するために、本発明の第1の形態によれば、電子デバイスの試験を行う試験装置であって、電子デバイスと試験信号の授受を行うテストモジュールと、テストモジュールを着脱可能に保持する複数のTHスロットを有するテストヘッドと、テストモジュールの診断を行う診断モジュールと、
複数のTHスロットとそれぞれ電気的に接続された、診断モジュールを着脱可能に保持する複数のPBスロットを有する接続手段とを備え、所定のPBスロットに保持された所定の診断モジュールは、所定のPBスロットに電気的に接続された所定のTHスロットに保持された所定のテストモジュールを診断する。
接続手段は、テストヘッドに着脱可能に保持されるパフォーマンスボードであってもよい。
複数のTHスロットは、所定のテストモジュールをいずれのTHスロットにも接続可能にすべく、同一形状のコネクタを有し、複数のPBスロットは、所定の診断モジュールをいずれのPBスロットにも接続可能にすべく、同一形状のコネクタを有し、複数のTHスロットと複数のPBスロットとは、それぞれ電気的な接続のパターンが同一であってもよい。
接続手段は、テストモジュールの識別情報を、当該テストモジュールを診断する診断モジュールの識別情報と対応づけて格納するメモリと、所定のテストモジュールから当該テストモジュールの識別情報を取得するテストモジュール識別情報取得部と、所定の診断モジュールから当該診断モジュールの識別情報を取得する診断モジュール識別情報取得部と、テストモジュール識別情報取得部が取得した識別情報と診断モジュール識別情報取得部が取得した識別情報とをメモリが対応づけて格納しているか否かを照合する識別情報照合部とを有し、テストモジュール識別情報取得部が取得した識別情報と診断モジュール識別情報取得部が取得した識別情報とをメモリが対応づけて格納している場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を維持し、テストモジュール識別情報取得部が取得した識別情報と診断モジュール識別情報取得部が取得した識別情報とをメモリが対応づけて格納していない場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を切断してもよい。
所定の診断モジュールは、所定の診断モジュールが診断すべきテストモジュールの識別情報を格納するメモリと、所定のテストモジュールから当該テストモジュールの識別情報を取得するテストモジュール識別情報取得部と、テストモジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とを照合する識別情報照合部とを有し、接続手段、所定のテストモジュール、又は所定の診断モジュールは、テストモジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とが一致する場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を維持し、テストモジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とが一致しない場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を切断してもよい。
所定のテストモジュールは、所定のテストモジュールの診断に用いられるべき診断モジュールの識別情報を格納するメモリと、所定の診断モジュールから当該診断モジュールの識別情報を取得する診断モジュール識別情報取得部と、診断モジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とを照合する識別情報照合部とを有し、接続手段、所定のテストモジュール、又は所定の診断モジュールは、診断モジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とが一致する場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を維持し、診断モジュール識別情報取得部が取得した識別情報とメモリが格納する識別情報とが一致しない場合に、所定のテストモジュールと所定の診断モジュールとの電気的接続を切断してもよい。
診断モジュールは、2つのPBスロットに保持されることによって、信号を出力する信号出力用のテストモジュールと、信号を入力する信号入力用のテストモジュールとに電気的に接続され、信号出力用のテストモジュール及び信号入力用のテストモジュールを診断してもよい。
診断モジュールは、複数のPBスロットに保持されることによって、同一の種類の複数のテストモジュールと電気的に接続され、複数のテストモジュールを診断してもよい。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
図1は、試験装置100の斜視図である。
図2は、試験装置100の断面図である。
図3は、パフォーマンスボード108の機能構成の一例を示す図である。
図4は、テストモジュール106の機能構成の一例を示す図である。
図5は、診断モジュール112の機能構成の一例を示す図である。
図6は、テストモジュール106と診断モジュール112との接続形態の他の例を示す図である。
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1及び図2は、本発明の一実施形態に係る試験装置100の構成の一例を示す。図1は試験装置100の斜視図であり、図2は試験装置100の断面図である。試験装置100は、テストヘッド102、THスロット(テストヘッドスロット)104、テストモジュール106、パフォーマンスボード108、PBスロット(パフォーマンスボードスロット)110、及び診断モジュール112を備える。なお、パフォーマンスボード108は、本発明の接続手段の一例である。
テストヘッド102は、電子デバイスと試験信号の授受を行うテストモジュール106を着脱可能に保持する複数のTHスロット104を有する。複数のTHスロット104は、所定のテストモジュール106をいずれのTHスロット104にも接続可能にすべく、同一形状のコネクタを有する。
パフォーマンスボード108は、テストヘッド102に着脱可能に保持され、テストモジュール106の診断を行う診断モジュール112を着脱可能に保持する複数のPBスロット110を有する。複数のPBスロット110は、所定の診断モジュール112をいずれのPBスロット110にも接続可能にすべく、同一形状のコネクタを有する。
複数のTHスロット104と複数のPBスロット110とは、それぞれ電気的な接続のパターンが同一である。したがって、所定のPBスロット110に保持された所定の診断モジュール112は、当該所定のPBスロット110と電気的に接続された所定のTHスロット104に保持された所定のテストモジュール106と電気的に接続される。そして、所定の診断モジュール112は、パフォーマンスボード108に設けられた配線を介して所定のテストモジュール106と電気信号を授受し、当該所定のテストモジュール106を診断する。
以上のように、診断モジュール112をパフォーマンスボード108に対して着脱可能にすることによって、診断対象となるテストモジュール106の位置に応じた位置に診断モジュール112を保持させることができる。そのため、オープンアーキテクチャ方式を採用した試験装置100において、テストモジュール106が交換/入替された場合には、交換/入替されたテストモジュール106に対応する診断モジュール112を交換/入替することにより、テストモジュール106と診断モジュール112とを適切に接続してテストモジュールを診断することができる。
図3は、本実施形態に係るパフォーマンスボード108の機能構成の一例を示す。パフォーマンスボード108は、テストモジュール106の識別情報を、当該テストモジュール106を診断する診断モジュール112の識別情報と対応づけて格納するメモリ200と、テストモジュール106からテストモジュール106の識別情報を取得するテストモジュール識別情報取得部202と、診断モジュール112から診断モジュール112の識別情報を取得する診断モジュール識別情報取得部204と、テストモジュール識別情報取得部202が取得した識別情報と診断モジュール識別情報取得部204が取得した識別情報とをメモリ200が対応づけて格納しているか否かを照合する識別情報照合部206とを有する。テストモジュール106の識別情報は、テストモジュール106の種類を示す情報であり、診断モジュール112の識別情報は、診断モジュール112の種類を示す情報である。
パフォーマンスボード108は、対応するTHスロット104及びPBスロット110に保持されたテストモジュール106及び診断モジュール112からそれぞれの識別情報を取得する。即ち、テストヘッド102にパフォーマンスボード108が取り付けられることによって電気的に接続されるテストモジュール106及び診断モジュール112から識別情報を取得する。
パフォーマンスボード108は、テストモジュール識別情報取得部202が取得した識別情報と診断モジュール識別情報取得部204が取得した識別情報とをメモリ200が対応づけて格納している場合に、テストモジュール106と診断モジュール112との電気的接続を維持する。例えば、テストヘッド102にパフォーマンスボード108が装着され、テストモジュール106と診断モジュール112とがパフォーマンスボード108を介して電気的に接続された状態で、テストヘッド102とパフォーマンスボード108とをロックする。そして、テストモジュール106及び診断モジュール112から識別情報を取得して照合し、照合が成立した場合には、テストヘッド102とパフォーマンスボード108とのロックを維持する。これにより、テストモジュール106と診断モジュール112との電気的接続が維持される。
パフォーマンスボード108は、テストモジュール識別情報取得部202が取得した識別情報と診断モジュール識別情報取得部204が取得した識別情報とをメモリ200が対応づけて格納していない場合に、テストモジュール106と診断モジュール112との電気的接続を切断する。例えば、テストヘッド102にパフォーマンスボード108が装着され、テストモジュール106と診断モジュール112とがパフォーマンスボード108を介して電気的に接続された状態で、テストヘッド102とパフォーマンスボード108とをロックする。そして、テストモジュール106及び診断モジュール112から識別情報を取得して照合し、照合が成立しなかった場合には、テストモジュール106とパフォーマンスボード108とのロックを解除する。これにより、テストモジュール106と診断モジュール112との電気的接続が切断される。
以上のように、パフォーマンスボード108がテストモジュール106及び診断モジュール112の識別情報を照合して電気的接続の維持/切断を行うことによって、テストモジュール106と診断モジュール112とを適切に対応させてテストモジュール106の診断を行うことができる。
図4は、本実施形態に係るテストモジュール106の機能構成の一例を示す。テストモジュール106は、当該テストモジュール106の診断に用いられるべき診断モジュール112の識別情報を格納するメモリ210と、診断モジュール112から当該診断モジュール112の識別情報を取得する診断モジュール識別情報取得部212と、診断モジュール識別情報取得部212が取得した識別情報とメモリ210が格納する識別情報とを照合する識別情報照合部214とを有する。
パフォーマンスボード108は、識別情報照合部214から照合結果を取得し、診断モジュール識別情報取得部212が取得した識別情報とメモリ210が格納する識別情報とが一致する場合に、テストモジュール106と診断モジュール112との電気的接続を上述のように維持する。また、診断モジュール識別情報取得部212が取得した識別情報とメモリ210が格納する識別情報とが一致しない場合に、テストモジュール106と診断モジュール112との電気的接続を上述のように切断する。このように、テストモジュール106に識別情報を照合する機能を持たせて、診断モジュール112との適合を検出させてもよい。
図5は、本実施形態に係る診断モジュール112の機能構成の一例を示す。診断モジュール112は、当該診断モジュール112が診断すべきテストモジュール106の識別情報を格納するメモリ220と、テストモジュール106から当該テストモジュール106の識別情報を取得するテストモジュール識別情報取得部222と、テストモジュール識別情報取得部222が取得した識別情報とメモリ220が格納する識別情報とを照合する識別情報照合部224とを有する。
パフォーマンスボード108は、識別情報照合部214から照合結果を取得し、テストモジュール識別情報取得部222が取得した識別情報とメモリ220が格納する識別情報とが一致する場合に、テストモジュール106と診断モジュール112との電気的接続を上述のように維持する。テストモジュール識別情報取得部222が取得した識別情報とメモリ220が格納する識別情報とが一致しない場合に、テストモジュール106と診断モジュール112との電気的接続を上述のように切断する。このように、診断モジュール112に識別情報を照合する機能を持たせて、テストモジュール106との適合を検出させてもよい。
なお、パフォーマンスボード108、テストモジュール106、及び診断モジュール112のすべてが、図4、図5、及び図6を用いて説明した機能構成を有する必要はなく、パフォーマンスボード108、テストモジュール106、及び診断モジュール112のいずれかが、図4、図5、又は図6を用いて説明した機能構成を有し接続される相手との適合を判断すればよい。
なお、図3、図4、図5においては、パフォーマンスボード108が、識別情報の照合結果に基づいて、テストモジュール106と診断モジュール112との電気的接続を維持又は切断する例を用いて形態について説明したが、他の形態においては、テストモジュール106が、パフォーマンスボード108若しくは診断モジュール112による照合結果、又はテストモジュール106による照合結果に基づいて、テストモジュール106と診断モジュール112との電気的接続を維持又は切断してもよいし、診断モジュール112が、テストモジュール106若しくはパフォーマンスボード108による照合結果、又は診断モジュール112による照合結果に基づいて、テストモジュール106と診断モジュール112との電気的接続を維持又は切断してもよい。
図6は、本実施形態に係るテストモジュール106と診断モジュール112との接続形態の他の例を示す。診断モジュール112は、複数のPBスロット110a及び110bに保持されることによって、複数のテストモジュール106a及び106bに電気的に接続されてもよい。テストモジュール106aは、PBスロット110aに電気的に接続されたTHスロット104aに保持され、テストモジュール106bは、PBスロット110bに電気的に接続されたTHスロット104bに保持される。そして、テストモジュール106aとテストモジュール106bとは、診断モジュール112を介して電気的に接続される。
例えば、テストモジュール106aは、アナログの電気信号を出力する信号出力用のテストモジュールであり、テストモジュール106bは、アナログの電気信号を入力する信号入力用のテストモジュールである。診断モジュール112は、テストモジュール106aから出力された電気信号をテストモジュール106bに入力することにより、信号出力用のテストモジュール106a及び信号入力用のテストモジュール106bを診断することができる。
また、例えば、テストモジュール106aとテストモジュール106bとは、同一の種類のテストモジュールである。診断モジュール112は、同一の種類の複数のテストモジュール106a及び106bと電気的に同時に接続され、複数のテストモジュール106a及び106bを順次又は並行して診断してもよい。
なお、診断モジュール112は、3つ以上のテストモジュールを電気的に接続して診断してもよい。また、本例におけるパフォーマンスボード108、テストモジュール106、又は診断モジュール112は、図3、図4、又は図5を用いて説明した機能構成を有し、図3、図4、又は図5と同様に接続される相手との適合を判断してもよい。
以上発明の実施形態を説明したが、本出願に係る発明の技術的範囲は上記の実施形態に限定されるものではない。上記実施形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明によれば、テストモジュールと診断モジュールとを適切に接続してテストモジュールを診断する試験装置を提供できる。

Claims (8)

  1. 電子デバイスの試験を行う試験装置であって、
    前記電子デバイスと試験信号の授受を行うテストモジュールと、
    前記テストモジュールを着脱可能に保持する複数のTHスロットを有するテストヘッドと、
    前記テストモジュールの診断を行う診断モジュールと、
    前記複数のTHスロットとそれぞれ電気的に接続されて前記診断モジュールを着脱可能に保持する複数のPBスロットを有し、前記テストヘッドに着脱可能に保持された接続手段と
    を備え、
    所定の前記PBスロットに保持された所定の前記診断モジュールは、前記所定のPBスロットに電気的に接続された所定の前記THスロットに保持された所定の前記テストモジュールを診断する試験装置。
  2. 前記接続手段は、前記テストヘッドに着脱可能に保持されるパフォーマンスボードである請求項1に記載の試験装置。
  3. 前記複数のTHスロットは、前記所定のテストモジュールをいずれの前記THスロットにも接続可能にすべく、同一形状のコネクタを有し、
    前記複数のPBスロットは、前記所定の診断モジュールをいずれの前記PBスロットにも接続可能にすべく、同一形状のコネクタを有し、
    前記複数のTHスロットと前記複数のPBスロットとは、それぞれ電気的な接続のパターンが同一である請求項1又は請求項2に記載の試験装置。
  4. 前記接続手段は、
    前記テストモジュールの識別情報を、当該テストモジュールを診断する前記診断モジュールの識別情報と対応づけて格納するメモリと、
    前記所定のテストモジュールから当該テストモジュールの識別情報を取得するテストモジュール識別情報取得部と、
    前記所定の診断モジュールから当該診断モジュールの識別情報を取得する診断モジュール識別情報取得部と、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記診断モジュール識別情報取得部が取得した前記識別情報とを前記メモリが対応づけて格納しているか否かを照合する識別情報照合部と
    を有し、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記診断モジュール識別情報取得部が取得した前記識別情報とを前記メモリが対応づけて格納している場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を維持し、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記診断モジュール識別情報取得部が取得した前記識別情報とを前記メモリが対応づけて格納していない場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を切断する請求項1乃至請求項3のいずれかに記載の試験装置。
  5. 前記所定の診断モジュールは、
    前記所定の診断モジュールが診断すべき前記テストモジュールの識別情報を格納するメモリと、
    前記所定のテストモジュールから当該テストモジュールの識別情報を取得するテストモジュール識別情報取得部と、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とを照合する識別情報照合部と
    を有し、
    前記接続手段、前記所定のテストモジュール、又は前記所定の診断モジュールは、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とが一致する場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を維持し、
    前記テストモジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とが一致しない場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を切断する請求項1乃至請求項3のいずれかに記載の試験装置。
  6. 前記所定のテストモジュールは、
    前記所定のテストモジュールの診断に用いられるべき前記診断モジュールの識別情報を格納するメモリと、
    前記所定の診断モジュールから当該診断モジュールの識別情報を取得する診断モジュール識別情報取得部と、
    前記診断モジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とを照合する識別情報照合部と
    を有し、
    前記接続手段、前記所定のテストモジュール、又は前記所定の診断モジュールは、
    前記診断モジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とが一致する場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を維持し、
    前記診断モジュール識別情報取得部が取得した前記識別情報と前記メモリが格納する前記識別情報とが一致しない場合に、前記所定のテストモジュールと前記所定の診断モジュールとの電気的接続を切断する請求項1乃至請求項3のいずれかに記載の試験装置。
  7. 前記診断モジュールは、2つの前記PBスロットに保持されることによって、信号を出力する信号出力用の前記テストモジュールと、信号を入力する信号入力用の前記テストモジュールとに電気的に接続され、前記信号出力用のテストモジュール及び前記信号入力用のテストモジュールを診断する請求項1乃至請求項3のいずれかに記載の試験装置。
  8. 前記診断モジュールは、複数の前記PBスロットに保持されることによって、同一の種類の複数の前記テストモジュールと電気的に接続され、前記複数のテストモジュールを診断する請求項1乃至請求項3のいずれかに記載の試験装置。
JP2005504016A 2003-03-27 2004-03-18 試験装置 Expired - Fee Related JP4110169B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003087049 2003-03-27
JP2003087049 2003-03-27
PCT/JP2004/003651 WO2004086071A1 (ja) 2003-03-27 2004-03-18 試験装置

Publications (2)

Publication Number Publication Date
JPWO2004086071A1 JPWO2004086071A1 (ja) 2006-06-29
JP4110169B2 true JP4110169B2 (ja) 2008-07-02

Family

ID=33095088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005504016A Expired - Fee Related JP4110169B2 (ja) 2003-03-27 2004-03-18 試験装置

Country Status (9)

Country Link
US (1) US7185255B2 (ja)
EP (1) EP1607758B1 (ja)
JP (1) JP4110169B2 (ja)
KR (1) KR100717480B1 (ja)
CN (1) CN100442073C (ja)
DE (1) DE602004011490T2 (ja)
MY (1) MY135253A (ja)
TW (1) TWI261117B (ja)
WO (1) WO2004086071A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1607758B1 (en) 2003-03-27 2008-01-23 Advantest Corporation Test apparatus
DE10324080B4 (de) * 2003-05-27 2006-03-23 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
JP5021924B2 (ja) 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
US7610538B2 (en) 2007-04-13 2009-10-27 Advantest Corporation Test apparatus and performance board for diagnosis
JP5153670B2 (ja) * 2009-01-30 2013-02-27 株式会社アドバンテスト 診断装置、診断方法および試験装置
KR101281823B1 (ko) * 2012-11-30 2013-07-04 주식회사 아이티엔티 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치
FR3005745B1 (fr) * 2013-05-16 2016-10-14 Thales Sa Banc de test d'equipements electroniques

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795977A (en) * 1987-03-19 1989-01-03 Pacific Western Systems, Inc. Interface system for interfacing a device tester to a device under test
JPH06265594A (ja) * 1993-03-15 1994-09-22 Advantest Corp Ic試験装置
GB2282244B (en) * 1993-09-23 1998-01-14 Advanced Risc Mach Ltd Integrated circuit
JP3628789B2 (ja) * 1995-12-28 2005-03-16 株式会社アドバンテスト 半導体テストシステムの自動校正装置
US5705743A (en) * 1996-11-13 1998-01-06 Ford Global Technologies, Inc. Method for identifying parameter identifiers of a motor vehicle
US5938776A (en) * 1997-06-27 1999-08-17 Digital Equipment Corporation Detection of SCSI devices at illegal locations
US6029261A (en) * 1997-10-14 2000-02-22 International Business Machines Corporation Test circuit and system for interconnect testing of high-level packages
JPH11304880A (ja) * 1998-04-20 1999-11-05 Advantest Corp 半導体試験装置
US5999468A (en) * 1998-11-17 1999-12-07 Tanisys Technology, Inc. Method and system for identifying a memory module configuration
US6331770B1 (en) 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
KR100941563B1 (ko) * 2001-10-17 2010-02-10 엔엑스피 비 브이 전자 장치 및 전자 장치의 자동 설정 방법
EP1607758B1 (en) 2003-03-27 2008-01-23 Advantest Corporation Test apparatus

Also Published As

Publication number Publication date
DE602004011490T2 (de) 2009-01-15
TW200428006A (en) 2004-12-16
US20040221214A1 (en) 2004-11-04
WO2004086071A1 (ja) 2004-10-07
EP1607758A4 (en) 2006-04-19
EP1607758B1 (en) 2008-01-23
US7185255B2 (en) 2007-02-27
CN1764846A (zh) 2006-04-26
KR20050109600A (ko) 2005-11-21
TWI261117B (en) 2006-09-01
KR100717480B1 (ko) 2007-05-14
EP1607758A1 (en) 2005-12-21
DE602004011490D1 (de) 2008-03-13
CN100442073C (zh) 2008-12-10
JPWO2004086071A1 (ja) 2006-06-29
MY135253A (en) 2008-03-31

Similar Documents

Publication Publication Date Title
US7112969B1 (en) Electrical interconnect interface and wire harness test and test development system and method
US4690475A (en) Computer harness adaptive tester
JPH02504190A (ja) 通信ケーブル用ポータブル同一性確認装置
JP4842823B2 (ja) 試験装置、コンフィグレーション方法、及びデバイスインターフェース
JP4110169B2 (ja) 試験装置
WO2012083420A1 (en) Universal mate-in cable interface system
EP1729140A3 (en) Semiconductor testing apparatus and interface board
US4525802A (en) Portable electronic testing apparatus
US5612680A (en) Universal termination module for assembling wire harnesses having multiple diverse connectors
JP5021924B2 (ja) パフォーマンスボード、試験装置及び試験方法
US20060132119A1 (en) Configurable test interface device
JP5248898B2 (ja) 試験装置及び診断用パフォーマンスボード
JP2010111295A (ja) 車載用通信線の異常診断装置
CN209593881U (zh) 显示模组及其柔性电路板结构
US6044700A (en) Aircraft equipment configuration identification interface guide
JP2007274115A (ja) 伝送線の分岐装置及びそれを用いたモニタ装置
US6037779A (en) Bus isolation/diagnostic tool
EP3583433A1 (en) System and method for using a connector at the end of a cable as a cable locating tone sensor
JP2009090902A (ja) 車載用の故障診断装置
CN212136851U (zh) 博世ecu车下诊断维修系统
CN216870614U (zh) 一种信号扩展装置
CN207263794U (zh) 串口插件跳线装置
KR100570918B1 (ko) 지진 기록계 및 지진감지센서 케이블 점검 장치
CN107046013A (zh) 具有辅助电力供应引脚的集成电路
JPH0933614A (ja) 接続装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4110169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees