JP4842823B2 - 試験装置、コンフィグレーション方法、及びデバイスインターフェース - Google Patents

試験装置、コンフィグレーション方法、及びデバイスインターフェース Download PDF

Info

Publication number
JP4842823B2
JP4842823B2 JP2006531797A JP2006531797A JP4842823B2 JP 4842823 B2 JP4842823 B2 JP 4842823B2 JP 2006531797 A JP2006531797 A JP 2006531797A JP 2006531797 A JP2006531797 A JP 2006531797A JP 4842823 B2 JP4842823 B2 JP 4842823B2
Authority
JP
Japan
Prior art keywords
signal
diagnostic
test
output
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006531797A
Other languages
English (en)
Other versions
JPWO2006019082A1 (ja
Inventor
信栄 鷲津
敦章 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2006019082A1 publication Critical patent/JPWO2006019082A1/ja
Application granted granted Critical
Publication of JP4842823B2 publication Critical patent/JP4842823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、電子デバイスを試験する試験装置、当該試験装置に用いるデバイスインターフェース、及び当該試験装置のコンフィグレーション方法に関する。また、本発明は下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
出願番号 10/923,634 出願日 2004年8月20日
従来、半導体回路等の電子デバイスを試験する試験装置の構成として、電子デバイスを載置するデバイスインターフェースと、デバイスインターフェースを介して電子デバイスと接続され、電子デバイスに入力する入力信号の生成等を行うテストモジュールと、テストモジュールを制御するための信号を供給する制御部とを備える構成が知られている。テストモジュールは、デバイスインターフェースと制御部との間に設けられたスロットに設置される。
通常このような構成では、デバイスインターフェースにおいて電子デバイスと接続されるコネクタと、それぞれのスロットとの接続は固定されており、ユーザが自由に設定することはできなかった。このため、ユーザの使用目的に対応することが出来ない場合があり、スケーラビリティの観点で劣るものであった。
このような構成に対し、スケーラビリティの向上のため、それぞれのスロットと、デバイスインターフェースにおけるコネクタとの接続を自由に設定できる構成が考えられる。当該構成にした場合、スロットとコネクタとがユーザの設定通りに接続されているかを診断する必要が生じる。従来の試験装置では、このような構成を想定していないため、スロットとコネクタとの接続関係を診断する機能は実現されていない。
このため本発明は、上述した課題を解決することのできる試験装置、コンフィグレーション方法、及びデバイスインターフェースを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、電子デバイスを試験する試験装置であって、複数の出力ポートを有し、入力される信号をいずれの出力ポートから出力するかを切り替え可能なバススイッチ部と、電子デバイスを試験するための試験プログラムに応じた複数の制御信号をバススイッチ部に入力し、それぞれの制御信号をいずれの出力ポートから出力するかを制御する制御部と、複数の出力ポートに対応して設けられ、電子デバイスに入力するべき入力信号を制御信号に基づいて生成し、電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットと、電子デバイスと接続されるべき複数のコネクタを有し、複数のスロットを、いずれのコネクタに接続するかを切り替え可能なデバイスインターフェースとを備え、デバイスインターフェースは、診断用のテストモジュールが設置されたスロットから受け取る診断用信号を、それぞれのコネクタを介して、それぞれのテストモジュールに順次供給する診断用デコーダを更に有し、制御部は、対応するコネクタを介し診断用信号を受け取ったことに応じてテストモジュールが出力する所定の信号をバススイッチ部を介して受け取り、いずれの出力ポートから所定の信号を受け取ったかに基づいて、それぞれの出力ポートが、いずれのコネクタに接続されているかを検出する、試験装置を提供する。
試験装置は、それぞれの出力ポートが、いずれのコネクタと接続されるべきかを示すコンフィグレーションファイルを予め格納するコンフィグレーションメモリを更に備え、制御部は、それぞれの出力ポートが、いずれのコネクタに接続されているかの検出結果と、コンフィグレーションファイルとを比較することにより、複数の出力ポートと、複数のコネクタとが正しく接続されているか否かを判定してよい。
試験装置は、それぞれのスロットに設けられ、診断用信号を受け取った場合に、所定の信号を制御部に出力する診断用回路を有する複数のテストモジュールを更に備えてよい。診断用回路は、所定の信号を、当該スロットと対応する出力ポートを介して制御部に出力し、制御部は、いずれの出力ポートから所定の信号を受け取ったかに基づいて、それぞれの出力ポートが、いずれのコネクタに接続されているかを検出してよい。
コンフィグレーションメモリは、それぞれのスロットに設置されるべきテストモジュールを識別するモジュール識別情報を更に示すコンフィグレーションファイルを格納し、テストモジュールは、当該テストモジュールのモジュール識別情報を格納する識別メモリを更に有し、診断用回路は、診断用信号を受け取った場合に、識別メモリに格納されたモジュール識別情報を制御部に更に出力し、制御部は、それぞれのスロットに設置されたテストモジュールから受け取ったモジュール識別情報と、当該スロットに設置されるべきテストモジュールのモジュール識別情報とを比較し、それぞれのスロットに正しいテストモジュールが設置されているか否かを更に判定してよい。
テストモジュールは、制御信号に基づいて入力信号を生成するデバイス試験用回路を更に有し、それぞれのコネクタは、デバイス試験用回路と電子デバイスとを接続するデバイスピンと、診断用回路と診断用デコーダとを接続する診断用ピンとを有してよい。
本発明の第2の形態においては、電子デバイスを試験する試験装置のコンフィグレーションを行うコンフィグレーション方法であって、試験装置は、複数の出力ポートを有し、入力される信号をいずれの出力ポートから出力するかを切り替え可能なバススイッチ部と、電子デバイスを試験するための試験プログラムに応じた複数の制御信号をバススイッチ部に入力し、それぞれの制御信号をいずれの出力ポートから出力するかを制御する制御部と、複数の出力ポートに対応して設けられ、電子デバイスに入力するべき入力信号を制御信号に基づいて生成し、電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットと、電子デバイスと接続されるべき複数のコネクタを有し、複数のスロットを、いずれのコネクタに接続するかを切り替え可能なデバイスインターフェースとを備え、コンフィグレーション方法は、それぞれのコネクタを介してそれぞれのテストモジュールに、診断用信号を順次供給させる診断用信号供給ステップと、対応するコネクタを介し診断用信号を受け取ったことに応じてテストモジュールが出力する所定の信号をバススイッチ部を介して受け取り、いずれの出力ポートから所定の信号を受け取ったかに基づいて、それぞれの出力ポートが、いずれのコネクタに接続されているかを検出する位置検出ステップとを備えるコンフィグレーション方法を提供する。
診断用信号供給ステップは、所定のスロットに配置された診断用のテストモジュールに、他のテストモジュールに供給する診断用信号を順次生成させてよい。
本発明の第3の形態においては、電子デバイスを試験する試験装置において、電子デバイスと試験装置本体とを接続するデバイスインターフェースであって、試験装置本体は、複数の出力ポートを有し、入力される信号をいずれの出力ポートから出力するかを切り替え可能なバススイッチ部と、電子デバイスを試験するための試験プログラムに応じた複数の制御信号をバススイッチ部に入力し、それぞれの制御信号をいずれの出力ポートから出力するかを制御する制御部と、複数の出力ポートに対応して設けられ、電子デバイスに入力するべき入力信号を制御信号に基づいて生成し、電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットとを備え、デバイスインターフェースは、電子デバイスと接続されるべき複数のコネクタと、複数のスロットを、いずれのコネクタに接続するかを切り替えるスイッチ回路と、診断用のテストモジュールが設置されたスロットから受け取る診断用信号を、それぞれのコネクタを介して、それぞれのテストモジュールに順次供給する診断用デコーダとを備え、制御部に、対応するコネクタを介して診断用信号を受け取ったことに応じてテストモジュールが出力する所定の信号をバススイッチ部を介して受け取らせ、いずれの出力ポートから所定の信号を受け取ったかに基づいて、それぞれの出力ポートが、いずれのコネクタに接続されているかを検出させる、デバイスインターフェースを提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明によれば、電子デバイスに接続されるコネクタと、テストモジュールが設置されるスロット等とが、正しく接続されているかを診断することができる。また、それぞれのスロットに、正しいテストモジュールが設置されているかを診断することができる。
本発明の実施形態に係る試験装置100の構成の一例を示す図である。 パフォーマンスボード34の構成の一例を示す図である。 診断用のテストモジュール50−1の構成の一例を示す図である。 他のテストモジュール50の構成の一例を示す図である。 コネクタ36の構成の一例を示す図である。 コンフィグレーションファイルのデータ構造の一例を示す図である。 試験装置100のコンフィグレーション方法の一例を示すフローチャートである。 S308、S310、S312の処理の詳細を説明するフローチャートである。
符号の説明
10・・・システムコントローラ、12・・・コンフィグレーションメモリ、14・・・ハブ、16・・・サイト、18・・・バススイッチ部、20・・・スロット、30・・・デバイスインターフェース、32・・・スイッチ回路、34・・・パフォーマンスボード、36・・・コネクタ、38・・・診断用デコーダ、50・・・テストモジュール、52・・・診断用信号生成部、54・・・バッファ、56・・・電圧シフト回路、58・・・デバイス試験用回路、60・・・制御部、62・・・ロケーションセンス回路、64・・・識別メモリ、66・・・バッファ、68・・・プルアップ抵抗、70・・・診断用回路、72・・・デバイスピン、74・・・診断用ピン、80・・・診断用デコーダ、100・・・試験装置、200・・・電子デバイス
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、例えば半導体チップ等の複数の電子デバイス(200−1〜200−8、以下200と総称する)を試験する装置であって、制御部60、バススイッチ部18、複数のスロット(20−1〜20−64、以下20と総称する)、複数のテストモジュール(50−1〜50−64、以下50と総称する)、及びデバイスインターフェース30を備える。
制御部60は、電子デバイス200を試験するために予め定められた試験プログラムに応じて、複数の制御信号をバススイッチ部18に入力する。制御部60は、システムコントローラ10、コンフィグレーションメモリ12、ハブ14、及び複数のサイト(16−1〜16−8、以下16と総称する)を有する。
システムコントローラ10は、試験プログラムに応じて試験装置100の動作を制御する。即ち、試験プログラムに応じた制御信号を生成する。複数のサイト16は、試験するべき複数の電子デバイス200に対応して設けられ、対応する電子デバイス200に接続されるテストモジュール50を制御し、当該テストモジュール50と信号の授受を行う。ハブ14は、システムコントローラ10が生成した制御信号を、それぞれのサイト16に分配する。また、コンフィグレーションメモリ12は、試験装置100の設定を示すコンフィグレーションファイルを予め格納する。ここで、コンフィグレーションファイルは、試験装置100のユーザが予め格納するファイルであってよく、試験装置100の設定とは、例えばバススイッチ部18の設定、使用するテストモジュール50の情報、デバイスインターフェース30の設定、バススイッチ部18の出力ポートがデバイスインターフェース30のいずれのコネクタと接続されるべきかを示す情報、それぞれのスロット20に設置されるべきテストモジュール50を識別するモジュール識別情報等である。
バススイッチ部18は、複数の出力ポートを有し、入力される信号をいずれの出力ポートから出力するかを切り替える。即ち、バススイッチ部18は、それぞれのサイト16に、いずれの出力ポートを割り当てるかを設定する。本例におけるバススイッチ部18は一例として、サイト16−1に、出力ポート1〜8を割り当て、サイト16−2に、出力ポート9〜16を割り当て、以下同様にそれぞれのサイト16に8個のポートを割り当てる。制御部60は、バススイッチ部18を制御することにより、それぞれの制御信号をいずれの出力ポートから出力するかを制御する。
複数のスロット20は、テストモジュール50が設置されるスロットであって、バススイッチ部18の複数の出力ポートに対応して設けられる。それぞれのテストモジュール50は、対応する電子デバイス200と信号の授受を行うモジュールであり、電子デバイス200を試験するためのそれぞれの機能毎に設けられる。例えばテストモジュール50は、対応する電子デバイス200に入力するべき入力信号を制御信号に基づいて生成し、対応する電子デバイス200が出力する出力信号を受け取り、当該電子デバイス200の良否を判定するモジュールであってよく、また電子デバイス200に電源電力を供給するモジュールであってもよい。またテストモジュール50は、アナログ又はディジタルの信号の授受を電子デバイス200と行うモジュールであってよく、直流又は交流の信号の授受を電子デバイス200と行うモジュールであってもよい。
デバイスインターフェース30は、電子デバイス200を載置するボードであって、電子デバイス200とテストモジュール50とを電気的に接続する。デバイスインターフェース30は、複数の電子デバイス200が接続される複数のコネクタが設けられるパフォーマンスボード34と、複数のスロット20をいずれのコネクタに接続するかを切り替えるスイッチ回路32とを有する。パフォーマンスボード34は、一般にロードボードと呼ばれる場合もある。
本例における試験装置100によれば、バススイッチ部18を切り替えることにより、バススイッチ部18の入力ポートと、出力ポート及びスロット20とを任意に接続することができる。またスイッチ回路32を切り替えることにより、バススイッチ部18の出力ポート及びスロット20と、デバイスインターフェース30のコネクタとを任意に接続することができる。スイッチ回路32は、例えば複数のケーブルを有しており、ケーブルの配線を変更することによって、スロット20と当該コネクタとの接続を変更してよい。なお、スイッチ回路32を、テストフィクスチャと呼ぶ場合もある。
図2は、パフォーマンスボード34の構成の一例を示す図である。パフォーマンスボード34は、複数のコネクタ(36−1〜36−64、以下36と総称する)と、診断用デコーダ38とを有する。複数のコネクタ36は、スイッチ回路32を介してテストモジュール50に接続され、当該テストモジュール50と電子デバイス200とを電気的に接続する。前述したように、スイッチ回路32を設定することにより、任意のテストモジュール50と、任意のコネクタ36とを接続することができる。
本例における試験装置100は、電子デバイス200を試験する試験モードと、バススイッチ部18の出力ポートとコネクタ36との接続関係を確認するための診断モードとを有する。試験モードで動作する場合、それぞれのテストモジュール50は、対応するコネクタ36を介して電子デバイス200と信号の授受を行う。
診断モードで動作する場合、試験装置100は、所定のスロット20に診断用のテストモジュール50を設置し、診断用のテストモジュール50は、それぞれのコネクタ36から、スイッチ回路32、他のテストモジュール50、バススイッチ部18の出力ポートの順に診断用の信号を伝送させる。制御部60は、それぞれのコネクタ36に供給した診断用信号が、他のテストモジュール50のいずれに伝送されるかを検出し、スイッチ回路32の設定が、コンフィグレーションメモリ12が格納したコンフィグレーションファイルと整合するかを確認する。即ち、制御部60は、それぞれの出力ポートが、いずれのコネクタ36に接続されているかの検出結果と、コンフィグレーションファイルとを比較することにより、複数の出力ポートと、複数のコネクタ36とが正しく接続されているか否かを判定する。複数の出力ポートと複数のコネクタ36とが正しく接続されていない場合、制御部60は試験装置100のユーザにその旨を通知する。
診断用デコーダ38は、診断用のテストモジュール50が設置されたスロット20から受け取る診断用信号を、それぞれのコネクタ36を介して、それぞれのテストモジュール50に順次供給する。診断用のテストモジュール50が設置されるスロット20は予め定められており、本例においては、診断用のテストモジュール50はスロット20−1に設置される。
そして、診断用デコーダ38は、複数のコネクタ36のうち、予め定められたコネクタ36−1を介してスロット20−1から受け取る診断用信号を、それぞれのテストモジュール50に順番に供給する。ここで、試験装置100が診断モードで動作する場合、制御部60は、診断用のテストモジュール50−1が設置されるべきスロット20−1と、複数のコネクタ36のうちの当該予め定められたコネクタ36−1とを接続するようにスイッチ回路32を制御し、診断用のテストモジュール50−1に診断用信号を生成させるための制御信号を供給する。
診断用のテストモジュール50−1は、与えられる制御信号に応じて、それぞれのコネクタ36を指定する診断用信号を生成する。例えば診断用テストモジュール50−1は、それぞれのコネクタ36を2進数で指定する複数ビットの診断用信号を生成する。診断用デコーダ80は、2進数の診断用信号を、当該2進数で示されるビットのみが1となる複数ビットの診断用信号にデコードする。診断用デコーダ80が出力する診断用信号のそれぞれのビットは、複数のコネクタ36のいずれかに対応付けられており、当該診断用信号のそれぞれのビットは、対応するコネクタ36を介してテストモジュール50に供給される。例えば、診断用のテストモジュール50−1は、1ずつ増加する2進数の診断用信号を順次生成することにより、それぞれのテストモジュール50に、所定の論理値を示す診断用信号を順次供給することができる。以下、一例としてH論理の診断用信号を用いて説明する。
図3は、診断用のテストモジュール50−1の構成の一例を示す図である。診断用のテストモジュール50−1は、診断用信号生成部52、バッファ54、及び電圧シフト回路56を有する。診断用信号生成部52は、前述したように、バススイッチ部18を介して制御部60から与えられる制御信号に応じて診断用信号を生成する。
例えば制御部60は、それぞれのコネクタ36を順次指定する複数の制御信号を、診断用信号生成部52に順次供給し、診断用信号生成部52は、それぞれの制御信号において指定されたコネクタ36に対応する2進数の診断用信号を順次生成する。バッファ54は、診断用信号生成部52と電圧シフト回路56との間に設けられ、診断用信号生成部52が生成した診断用信号を、コネクタ36−1を介して診断用デコーダ38に供給する。また電圧シフト回路56は、バッファ54が出力する診断用信号の電圧レベルを任意のレベルに調整する。
図4は、他のテストモジュール50の構成の一例を示す図である。ここで、他のテストモジュール50とは、診断用のテストモジュール50−1が設置されるべきスロット20ではないスロット20に設置されるテストモジュール50である。
テストモジュール50は、電子デバイス200を試験するためのデバイス試験用回路58と、H論理を示す診断用信号を受け取った場合に、所定の信号を制御部60に出力する診断用回路70とを有する。デバイス試験用回路58は、試験装置100が試験モードで動作する場合に制御部60から与えられる制御信号により制御される。またデバイス試験用回路58は、電子デバイス200を試験した結果を、バススイッチ部18を介して制御部60に通知する。
診断用回路70は、H論理を示す診断用信号を受け取った場合に、所定の信号を制御部60に出力する。本例において診断用回路70は、当該所定の信号を、当該テストモジュール50が設置されたスロット20と対応する、バススイッチ部18の出力ポート及び入力ポートを介して制御部60に出力する。ここで、当該所定の信号とは、診断用信号であってもよい。また、診断用回路70は、当該テストモジュール50の情報を併せて制御部60に出力してもよい。
制御部60は、診断用回路70が出力する信号を、バススイッチ部18のいずれの出力ポートを介して受け取ったかにより、制御信号により指定したコネクタ36が、バススイッチ部18のいずれの出力ポートと接続されているかを検出することができる。また制御部60は、診断用回路70が出力する信号を、バススイッチ部18のいずれの入力ポートを介して受け取ったかにより、バススイッチ部18の入力ポート、出力ポート、スロット20、及びコネクタ36の接続が、コンフィグレーションファイルと整合するかを判定することができる。
診断用回路70は、プルアップ抵抗68、バッファ66、ロケーションセンス回路62、及び識別メモリ64を有する。バッファ66は診断用信号をロケーションセンス回路62に入力する。ロケーションセンス回路62は、診断用信号が入力される入力端子(Loc_SENSE1)を有し、当該入力端子にH論理が入力された場合に、制御部60に所定の信号を出力する。
識別メモリ64は、当該テストモジュール50の、モジュール識別情報、製造者識別情報、製造型番、製造番号等を格納する。診断用回路70は、H論理の診断用信号を受け取った場合に、これらのテストモジュール50の情報を制御部60に併せて出力する。この場合、制御部60は、それぞれのスロット20に設置されたテストモジュール50から受け取ったモジュール識別情報と、コンフィグレーションファイルにおける当該スロット20に設置されるべきテストモジュール50のモジュール識別情報とを比較し、それぞれのスロット20に正しいテストモジュール50が設置されているか否かを更に判定することができる。
また、テストモジュール50が複数のコネクタ36と接続されている場合、ロケーションセンス回路62は、当該複数のコネクタ36と接続される複数の入力端子を有する。この場合、ロケーションセンス回路62は、それぞれの入力端子に入力される信号毎に、所定の信号を出力することが好ましい。例えば、ロケーションセンス回路62が2つの入力端子(Loc_SENSE1、LOC_SENSE2)を有している場合、ロケーションセンス回路62は、入力端子(Loc_SENSE1)に入力された信号の論理値がHであるか否かを示す情報、及び入力端子(LOC_SENSE2)に入力された信号の論理値がHであるか否かを示す情報を、制御部60に通知することが好ましい。また、ロケーションセンス回路62が複数の入力端子を有する場合において、一のコネクタ36と接続される場合には、当該コネクタ36と接続されるロケーションセンス回路62の入力端子以外の入力端子には、L論理の信号が与えられる。
図5は、コネクタ36の構成の一例を示す図である。コネクタ36は、デバイス試験用回路58と電子デバイス200とを接続するためのデバイスピン72、及び診断用回路70と診断用デコーダ38とを接続するための診断用ピン74とを有する。このような構成により、電子デバイス200を試験するために試験装置100を設定した後、当該設定を変更せずに、試験装置100が正しく設定されたか否かを確認することができる。それぞれのコネクタ36において、デバイスピン72と診断用ピン74とは、予め定められたピン配列で設けられていることが好ましい。また、診断用のテストモジュール50−1が接続されるコネクタ36は、診断用ピン74により、診断用デコーダ38と診断用のテストモジュール50−1とを接続する。
図6は、コンフィグレーションファイルのデータ構造の一例を示す図である。図6に示すように、コンフィグレーションメモリ12は、スロット20の識別番号(Slot)、それぞれのスロット20に設置されるべきテストモジュール名(Board Name)、それぞれのスロット20にテストモジュール50が設置されるかを示す存在情報(Existence)、当該テストモジュール50の製造者識別情報(Vendor ID)、当該テストモジュール50の識別情報(Module ID)、当該テストモジュール50が設置されるべき物理的な位置を示す物理番号(Physical)、当該テストモジュール50の製造型番(Product ID)、当該テストモジュール50の製造番号(Product S/N)、当該テストモジュール50に接続されるべきバススイッチ部18の入力ポート番号、当該テストモジュール50に接続されるべきコネクタ36の識別番号(PB1、PB2)、及び当該テストモジュール50に接続されるべきバススイッチ部18の出力ポート番号(Bus Port)を対応付けたコンフィグレーションファイルを予め格納する。
図7は、試験装置100のコンフィグレーション方法の一例を示すフローチャートである。まず、電子デバイス200を試験するためにスイッチ回路32の設定を行い、当該設定を固定する。次に、当該設定が固定されたか否かを判定する(S300)。当該設定が固定されていない場合、フェイル処理(S304)を行い、コンフィグレーションを終了する。当該設定が固定されている場合、所定のスロット20に、診断用のテストモジュール50−1が設置されているかを判定する(S302)。
診断用のテストモジュール50−1が所定のスロット20に設置されていない場合、フェイル処理(S304)を行い、コンフィグレーションを終了する。診断用のテストモジュール50−1が所定のスロット20に設置されている場合、コンフィグレーションファイルに設定されている物理番号の最大値(Module_max)を取得する(S306)。
次に、物理番号を1からModule_maxまで変化させ、それぞれの物理番号に対応するコネクタ36に、H論理となる診断用信号を順次供給し、それぞれのテストモジュール50に診断用信号を順次供給する(診断用信号供給ステップS308)。
次に、図1から図6において説明したように、それぞれのコネクタ36を介した診断用信号が、いずれのテストモジュール50に供給されたかを検出する(信号検出ステップS310)。そして、信号検出ステップS310における検出結果に基づいて、それぞれの出力ポートが、いずれのコネクタ36に接続されているかを検出する(位置検出ステップS312)。S310及びS312の処理は、S308において、いずれかのコネクタ36に診断用信号を供給する毎に、繰り返し行われてよい。
図8は、S308、S310、S312の処理の詳細を説明するフローチャートである。まず、接続関係を診断するべきコネクタ36を指定する(S314)。ここでは、コネクタ識別番号1(PB_Jno=1)を指定する。
そして、指定したコネクタ36に供給する診断用信号を、診断用のテストモジュール50−1に生成させる(S316)。コネクタ識別番号1を指定した場合、例えばテストモジュール50−1は、2進数で1を示す診断用信号を生成する。
次に、物理番号を指定する(S318)。ここでは、物理番号1(module_no=1)を指定する。そして、当該物理番号に対応するコネクタ36の識別番号(PB_connector=PB_1)を、コンフィグレーションファイルから取得する(S320)。ここで、当該テストモジュール50が複数のコネクタ36と接続される場合、S320においては、当該物理番号に対して複数のコネクタ識別番号が取得される(例えば、PB_connector=PB_1 and PB_2)。
次に、S314において指定したコネクタ識別番号(PB_Jno)と、S320において取得したコネクタ識別番号(PB_cpnnector)とを比較する(S322)。PB_cpnnector=PB_Jnoである場合、当該物理番号に対応するテストモジュール50の診断用回路70にH論理の診断用信号が供給されたかを検出する(S324)。当該テストモジュール50の診断用回路70にH論理の診断用信号が供給されたかは、例えば当該診断用回路70から当該物理番号に対応するバススイッチ部18の出力ポートに出力される信号に基づいて検出することができる。つまり、出力ポートに出力される信号に基づいて、診断用回路70の入力端子(Loc_SENSE)にH論理の診断用信号が入力されたかを検出する。
PB_cpnnector=PB_Jnoである場合、スイッチ回路32の設定が正しく行われていれば、当該物理番号に対応するテストモジュール50にH論理の診断用信号が供給されるため、当該診断用回路70にH論理の診断用信号が供給されたことを検出した場合、Pass処理(S326)を行い、検出されなかった場合、Fail処理(S330)を行う。
また、S322においてPB_cpnnector=PB_Jnoでない場合、当該物理番号に対応するテストモジュール50の診断用回路70にH論理の診断用信号が供給されていないかを検出する(S324)。PB_cpnnector=PB_Jnoでない場合、スイッチ回路32の設定が正しく行われていれば、当該物理番号に対応するテストモジュール50にはL論理の信号が供給されるため、当該診断用回路70にH論理の診断用信号が供給されたことを検出した場合、Fail処理(S330)を行い、L論理の信号が供給されたことを検出した場合、Pass処理(S326)を行う。
そして、指定した物理番号が、S306において所得した物理番号の最大値に1を加えたものと等しいか否かを判定することにより、全ての物理番号を走査したかを判定し(S332)、未走査の物理番号が有る場合には、指定した当該物理番号に1を加え(S334)、S320〜S332の処理を繰り返す。全ての物理番号を走査した場合には、指定したコネクタ識別番号が、既知のコネクタ数より大きくなったか否かを判定することにより、全てのコネクタ36に対して診断を行ったかを判定し(S336)、未診断のコネクタ36が有る場合には、指定したコネクタ識別番号に1を加え(S338)、S316〜S336の処理を繰り返す。全てのコネクタ36に対して診断が終了した場合には、コンフィグレーションの処理を終了する。
このような処理により、全てのコネクタ36に対して、正しい出力ポートやスロット20等と接続されているかを診断することができる。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、電子デバイスに接続されるコネクタと、テストモジュールが設置されるスロット等とが、正しく接続されているかを診断することができる。また、それぞれのスロットに、正しいテストモジュールが設置されているかを診断することができる。

Claims (10)

  1. 電子デバイスを試験する試験装置であって、
    複数の出力ポートを有し、入力される信号をいずれの前記出力ポートから出力するかを切り替え可能なバススイッチ部と、
    前記電子デバイスを試験するための試験プログラムに応じた複数の制御信号を前記バススイッチ部に入力し、それぞれの前記制御信号をいずれの前記出力ポートから出力するかを制御する制御部と、
    前記複数の出力ポートに対応して設けられ、前記電子デバイスに入力するべき入力信号を前記制御信号に基づいて生成し、前記電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットと、
    前記電子デバイスと接続されるべき複数のコネクタを有し、前記複数のスロットを、いずれの前記コネクタに接続するかを切り替え可能なデバイスインターフェースと
    を備え、
    前記デバイスインターフェースは、診断用の前記テストモジュールが設置された前記スロットから受け取る診断用信号を、それぞれの前記コネクタを介して、それぞれの前記テストモジュールに順次供給する診断用デコーダを更に有し、
    前記制御部は、対応する前記コネクタを介し前記診断用信号を受け取ったことに応じて前記テストモジュールが出力する所定の信号を前記バススイッチ部を介して受け取り、いずれの出力ポートから前記所定の信号を受け取ったかに基づいて、それぞれの前記出力ポートが、いずれの前記コネクタに接続されているかを検出する、試験装置。
  2. それぞれの前記出力ポートが、いずれの前記コネクタと接続されるべきかを示すコンフィグレーションファイルを予め格納するコンフィグレーションメモリを更に備え、
    前記制御部は、それぞれの前記出力ポートが、いずれの前記コネクタに接続されているかの検出結果と、前記コンフィグレーションファイルとを比較することにより、前記複数の出力ポートと、前記複数のコネクタとが正しく接続されているか否かを判定する
    請求項1に記載の試験装置。
  3. それぞれの前記スロットに設けられ、前記診断用信号を受け取った場合に、前記所定の信号を前記制御部に出力する診断用回路を有する複数の前記テストモジュールを更に備える
    請求項2に記載の試験装置。
  4. 前記診断用回路は、前記所定の信号を、当該スロットと対応する前記出力ポートを介して前記制御部に出力し、
    前記制御部は、いずれの前記出力ポートから前記所定の信号を受け取ったかに基づいて、それぞれの前記出力ポートが、いずれの前記コネクタに接続されているかを検出する
    請求項3に記載の試験装置。
  5. 前記診断用デコーダは、それぞれの前記コネクタに対して当該コネクタを指定する前記診断用信号を供給し、
    前記診断用回路は、前記所定の信号として、受け取った前記診断用信号を含む信号を前記制御部に出力し、
    前記制御部は、何れの前記出力ポートから前記所定の信号を受け取ったか、および、前記所定の信号に含まれる前記診断用信号により何れの前記コネクタが指定されているかに基づいて、それぞれの前記出力ポートが、何れの前記コネクタに接続されているかを検出する
    請求項4に記載の試験装置。
  6. 前記コンフィグレーションメモリは、それぞれの前記スロットに設置されるべき前記テストモジュールを識別するモジュール識別情報を更に示す前記コンフィグレーションファイルを格納し、
    前記テストモジュールは、当該テストモジュールのモジュール識別情報を格納する識別メモリを更に有し、
    前記診断用回路は、前記診断用信号を受け取った場合に、前記識別メモリに格納された前記モジュール識別情報を前記制御部に更に出力し、
    前記制御部は、それぞれの前記スロットに設置された前記テストモジュールから受け取った前記モジュール識別情報と、当該スロットに設置されるべき前記テストモジュールの前記モジュール識別情報とを比較し、それぞれの前記スロットに正しい前記テストモジュールが設置されているか否かを更に判定する
    請求項3または4に記載の試験装置。
  7. 前記テストモジュールは、前記制御信号に基づいて前記入力信号を生成するデバイス試験用回路を更に有し、
    それぞれの前記コネクタは、
    前記デバイス試験用回路と前記電子デバイスとを接続するデバイスピンと、
    前記診断用回路と前記診断用デコーダとを接続する診断用ピンと
    を有する
    請求項3から5のいずれか1項に記載の試験装置。
  8. 電子デバイスを試験する試験装置のコンフィグレーションを行うコンフィグレーション方法であって、
    前記試験装置は、
    複数の出力ポートを有し、入力される信号をいずれの前記出力ポートから出力するかを切り替え可能なバススイッチ部と、
    前記電子デバイスを試験するための試験プログラムに応じた複数の制御信号を前記バススイッチ部に入力し、それぞれの前記制御信号をいずれの前記出力ポートから出力するかを制御する制御部と、
    前記複数の出力ポートに対応して設けられ、前記電子デバイスに入力するべき入力信号を前記制御信号に基づいて生成し、前記電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットと、
    前記電子デバイスと接続されるべき複数のコネクタを有し、前記複数のスロットを、いずれの前記コネクタに接続するかを切り替え可能なデバイスインターフェースと
    を備え、
    前記コンフィグレーション方法は、
    それぞれの前記コネクタを介してそれぞれの前記テストモジュールに、診断用信号を順次供給させる診断用信号供給ステップと、
    対応する前記コネクタを介し前記診断用信号を受け取ったことに応じて前記テストモジュールが出力する所定の信号を前記バススイッチ部を介して受け取り、いずれの出力ポートから前記所定の信号を受け取ったかに基づいて、それぞれの前記出力ポートが、いずれの前記コネクタに接続されているかを検出する位置検出ステップと
    を備えるコンフィグレーション方法。
  9. 前記診断用信号供給ステップは、所定の前記スロットに配置された診断用の前記テストモジュールに、他の前記テストモジュールに供給する前記診断用信号を順次生成させる
    請求項8に記載のコンフィグレーション方法。
  10. 電子デバイスを試験する試験装置において、前記電子デバイスと前記試験装置本体とを接続するデバイスインターフェースであって、
    前記試験装置本体は、
    複数の出力ポートを有し、入力される信号をいずれの前記出力ポートから出力するかを切り替え可能なバススイッチ部と、
    前記電子デバイスを試験するための試験プログラムに応じた複数の制御信号を前記バススイッチ部に入力し、それぞれの前記制御信号をいずれの前記出力ポートから出力するかを制御する制御部と、
    前記複数の出力ポートに対応して設けられ、前記電子デバイスに入力するべき入力信号を前記制御信号に基づいて生成し、前記電子デバイスが出力する出力信号を受け取るテストモジュールが設置される複数のスロットと
    を備え、
    前記デバイスインターフェースは、
    前記電子デバイスと接続されるべき複数のコネクタと、
    前記複数のスロットを、いずれの前記コネクタに接続するかを切り替えるスイッチ回路と、
    診断用の前記テストモジュールが設置された前記スロットから受け取る診断用信号を、それぞれの前記コネクタを介して、それぞれの前記テストモジュールに順次供給する診断用デコーダと
    を備え、
    前記制御部に、対応する前記コネクタを介して前記診断用信号を受け取ったことに応じて前記テストモジュールが出力する所定の信号を前記バススイッチ部を介して受け取らせ、いずれの出力ポートから前記所定の信号を受け取ったかに基づいて、それぞれの前記出力ポートが、いずれの前記コネクタに接続されているかを検出させる
    デバイスインターフェース。
JP2006531797A 2004-08-20 2005-08-15 試験装置、コンフィグレーション方法、及びデバイスインターフェース Expired - Fee Related JP4842823B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/923,634 2004-08-20
US10/923,634 US7913002B2 (en) 2004-08-20 2004-08-20 Test apparatus, configuration method, and device interface
PCT/JP2005/014924 WO2006019082A1 (ja) 2004-08-20 2005-08-15 試験装置、コンフィグレーション方法、及びデバイスインターフェース

Publications (2)

Publication Number Publication Date
JPWO2006019082A1 JPWO2006019082A1 (ja) 2008-05-08
JP4842823B2 true JP4842823B2 (ja) 2011-12-21

Family

ID=35907469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531797A Expired - Fee Related JP4842823B2 (ja) 2004-08-20 2005-08-15 試験装置、コンフィグレーション方法、及びデバイスインターフェース

Country Status (6)

Country Link
US (1) US7913002B2 (ja)
EP (1) EP1790990A4 (ja)
JP (1) JP4842823B2 (ja)
KR (1) KR20070053274A (ja)
CN (1) CN101031807B (ja)
WO (1) WO2006019082A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
US7610538B2 (en) * 2007-04-13 2009-10-27 Advantest Corporation Test apparatus and performance board for diagnosis
JP5153670B2 (ja) * 2009-01-30 2013-02-27 株式会社アドバンテスト 診断装置、診断方法および試験装置
WO2012070076A1 (en) * 2010-11-26 2012-05-31 Microtest S.R.L. An equipment for testing electronic devices in general
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
CN102495820A (zh) * 2011-11-24 2012-06-13 中国航空工业集团公司第六三一研究所 航空专用多接口维护方法及其系统
US8966321B2 (en) * 2012-05-09 2015-02-24 Ixia Logical port and layer protocol test configuration resource manager
JP2014095994A (ja) * 2012-11-08 2014-05-22 Azbil Corp 入出力機器、システムおよびデバイス
US20140173346A1 (en) * 2012-12-19 2014-06-19 Lsi Corporation Validating operation of system-on-chip controller for storage device using programmable state machine
CN104569711B (zh) * 2013-10-22 2018-02-09 珠海格力电器股份有限公司 电子元器件开短路实验的方法及测试装置
JP2019168427A (ja) * 2018-03-26 2019-10-03 三菱電機エンジニアリング株式会社 保護継電器試験用切替装置及び保護継電器試験用切替方法
CN115380257B (zh) * 2020-07-06 2023-10-24 三菱电机株式会社 输入输出模块、标准输入输出模块单元及安全电路单元
KR102483371B1 (ko) * 2022-12-01 2022-12-30 (주)이랑텍 전자장비용 시험계측기 확장 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07209378A (ja) * 1994-01-25 1995-08-11 Yokogawa Electric Corp 試験装置
JPH10134011A (ja) * 1996-10-30 1998-05-22 Fujitsu Ltd ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
JP2000315399A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969821A (en) * 1975-01-22 1976-07-20 Lee Jr Henry L Orthodontic bracket
US4120090A (en) * 1975-11-03 1978-10-17 Kesling Peter C Orthodontic band with identification and method of making the identification
US4139945A (en) * 1977-03-18 1979-02-20 Digiulio Hugo J Orthodontic rotary angulating bracket assembly
US4180912A (en) * 1978-09-22 1980-01-01 Kesling Peter C Orthodontic light wire appliance
DE2903768B2 (de) * 1979-02-01 1980-11-20 Dentaurum Hans-Peter Winkelstroeter Kg, 7536 Ispringen Drahthalteelement für orthodontische Zwecke
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4626208A (en) * 1985-08-16 1986-12-02 Tp Orthodontics, Inc. Positioning jig for edgewise bracket
US4712999A (en) * 1986-09-10 1987-12-15 Farel Rosenberg Convertible, self-ligating, archwire positioning orthodontic bracket
DE3727102A1 (de) * 1987-08-14 1989-02-23 Winkelstroeter Dentaurum Orthodontisches hilfsteil mit einer markierung und verfahren zur herstellung desselben
US4913653A (en) * 1989-03-20 1990-04-03 Johnson & Johnson Consumer Products, Inc. Axis indicator for orthodotic bracket
US5032080A (en) * 1989-04-12 1991-07-16 Scandinavian Bioortodontic Ab Orthodontic appliance bracket and arch
AT401227B (de) * 1991-07-09 1996-07-25 Hat Entwicklungs Gmbh Zahnregulierungsvorrichtung mit einem keramischen zahnaufsatz
US5426361A (en) * 1991-09-09 1995-06-20 Simmons; Selwyn D. Electronic reconfigurable interconnect system
US5429500A (en) * 1993-04-08 1995-07-04 Damon Family Limited Partnership Self-locking orthodontic bracket
US5439378A (en) * 1993-04-08 1995-08-08 Damon Family Limited Partnership Orthodontic bracket assembly and method of installation
JPH0772215A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd 集積回路試験装置のテストステーション制御回路
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
JP3364728B2 (ja) * 1994-04-13 2003-01-08 トミー株式会社 歯列矯正用ブラケット
US5542844A (en) * 1994-10-13 1996-08-06 Perret, Jr.; Gerard A. Disposable orthodontic bracket pad
US5556276A (en) * 1994-10-24 1996-09-17 Lancer Orthodontics, Inc. Laser annealing marking of orthodontic appliance
US5692896A (en) * 1995-03-15 1997-12-02 Minnesota Mining And Manufacturing Co. Light-transmissive orthodontic bracket wth alignment and indentification marking
US5711665A (en) * 1995-12-19 1998-01-27 Minnesota Mining & Manufacturing Method and apparatus for bonding orthodontic brackets to teeth
US5716208A (en) * 1996-05-03 1998-02-10 Forman; David Orthodontic bracket with a water insoluble colored coating and the associated methods of manufacture and use
US5857849A (en) * 1996-12-06 1999-01-12 Kurz; Craven Self-ligating low profile orthodontic bracket
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
US5835506A (en) * 1997-04-29 1998-11-10 Credence Systems Corporation Single pass doublet mode integrated circuit tester
US6276930B1 (en) * 1997-05-06 2001-08-21 Leone S.P.A. Orthodontic aid
US6167352A (en) * 1997-06-26 2000-12-26 Agilent Technologies, Inc. Model-based diagnostic system with automated procedures for next test selection
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
DE19812184A1 (de) * 1998-03-19 1999-09-23 Norbert Abels Orthodontisches Befestigungselement
US6071119A (en) * 1998-12-22 2000-06-06 3M Innovative Properties Company Dual mode self-ligating orthodontic bracket
US6202186B1 (en) * 1999-01-29 2001-03-13 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
DE10011596B4 (de) * 2000-03-10 2007-12-27 Norbert Dr. Abels Orthodontisches Bracket
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
DE10035992A1 (de) * 2000-07-24 2002-02-07 Norbert Abels Orthodontisches Bracket
US7076714B2 (en) * 2000-07-31 2006-07-11 Agilent Technologies, Inc. Memory tester uses arbitrary dynamic mappings to serialize vectors into transmitted sub-vectors and de-serialize received sub-vectors into vectors
US6394798B1 (en) * 2000-08-31 2002-05-28 Ortho Organizers Unitary metal injection molded orthodontic bracket
WO2002064049A1 (en) * 2001-02-15 2002-08-22 Norbert Abels Self-ligating orthodontic brackets including a ligation cover biased toward an open or closed position
JP2005502388A (ja) * 2001-02-15 2005-01-27 ノルベルト アベルズ 安全ロック機構を備えた結紮カバーを含む自己結紮歯列矯正ブラケット
US7765443B1 (en) * 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
JP2002291769A (ja) * 2001-03-30 2002-10-08 Tomii Kk 歯列矯正器具
US7047174B2 (en) * 2001-05-02 2006-05-16 Freescale Semiconductor, Inc. Method for producing test patterns for testing an integrated circuit
JP4721565B2 (ja) * 2001-06-19 2011-07-13 株式会社アドバンテスト 半導体デバイス試験装置
US20020199141A1 (en) * 2001-06-20 2002-12-26 Carol Lemlein Calibration apparatus and method for automatic test equipment
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
US20030049582A1 (en) * 2001-09-12 2003-03-13 Norbert Abels Self-ligating orthodontic brackets that provide spring action from ligation cover to arch wire for dynamic active ligation
US7146584B2 (en) * 2001-10-30 2006-12-05 Teradyne, Inc. Scan diagnosis system and method
US20030182601A1 (en) * 2002-03-19 2003-09-25 Scott Richardson System and method for integrating hardware switching operations into test executive software
WO2003093845A2 (en) * 2002-05-06 2003-11-13 Nextest Systems Corporation Semiconductor test system having multitasking algorithmic pattern generator
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US6941232B2 (en) * 2003-01-28 2005-09-06 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
CN100345269C (zh) * 2003-03-03 2007-10-24 富士通株式会社 半导体器件测试装置
JP3735636B2 (ja) 2003-03-31 2006-01-18 株式会社アドバンテスト 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体
JP4334285B2 (ja) * 2003-06-19 2009-09-30 株式会社アドバンテスト 半導体試験装置及びその制御方法
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
US7058535B2 (en) * 2004-02-12 2006-06-06 Credence Systems Corporation Test system for integrated circuits with serdes ports
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07209378A (ja) * 1994-01-25 1995-08-11 Yokogawa Electric Corp 試験装置
JPH10134011A (ja) * 1996-10-30 1998-05-22 Fujitsu Ltd ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
JP2000315399A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法

Also Published As

Publication number Publication date
EP1790990A1 (en) 2007-05-30
US7913002B2 (en) 2011-03-22
CN101031807A (zh) 2007-09-05
KR20070053274A (ko) 2007-05-23
CN101031807B (zh) 2010-09-29
US20060041694A1 (en) 2006-02-23
WO2006019082A1 (ja) 2006-02-23
JPWO2006019082A1 (ja) 2008-05-08
EP1790990A4 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
JP4842823B2 (ja) 試験装置、コンフィグレーション方法、及びデバイスインターフェース
KR100548199B1 (ko) 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
JP5087557B2 (ja) 試験装置
US7589536B2 (en) Systems and methods for determining the configuration of electronic connections
TWI386660B (zh) 測試裝置
KR20030045939A (ko) 반도체 집적 회로를 위한 테스트 장치
GB2503597A (en) Base board, enhancement module, and connection structure for base board and enhancement module
WO2006120951A1 (ja) 試験装置
JP2000029735A (ja) 自己試験を行う集積回路
EP1666904A1 (en) Test apparatus and test module
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
US6118294A (en) Integrated circuit testing device
US6911815B2 (en) Semiconductor test system and method of operating the same
JPH09211076A (ja) 回路基板検査装置および半導体回路
CN111147318B (zh) 网络连接埠测试治具
US6499071B1 (en) Interconnection system
JP4493776B2 (ja) 集積回路装置用のテスト装置
JP5261874B2 (ja) 電子回路および接続診断回路
JP2720761B2 (ja) 半導体集積回路試験装置
JP2004069642A (ja) 半導体集積回路装置
JP2001124821A (ja) テストバーンイン装置、及びテストバーンイン装置における制御方法
CN117647722A (zh) 服务器主板测试方法、装置以及治具
JP2021027451A (ja) 画像形成装置、画像形成装置の制御方法および画像形成装置の制御プログラム
CN112462246A (zh) 边界扫描测试系统及其方法
JP2012251970A (ja) 半導体集積回路装置のテスト方法およびテストボード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees