CN101031807A - 测试装置、配置方法、及设备接口 - Google Patents

测试装置、配置方法、及设备接口 Download PDF

Info

Publication number
CN101031807A
CN101031807A CNA2005800329978A CN200580032997A CN101031807A CN 101031807 A CN101031807 A CN 101031807A CN A2005800329978 A CNA2005800329978 A CN A2005800329978A CN 200580032997 A CN200580032997 A CN 200580032997A CN 101031807 A CN101031807 A CN 101031807A
Authority
CN
China
Prior art keywords
mentioned
signal
diagnosis
test module
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800329978A
Other languages
English (en)
Other versions
CN101031807B (zh
Inventor
鹫津信栄
渋谷敦章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101031807A publication Critical patent/CN101031807A/zh
Application granted granted Critical
Publication of CN101031807B publication Critical patent/CN101031807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明是关于一种测试装置，其包括：总线开关部，可以对将所输入的信号应从哪一个输出端输出来进行切换；控制部，将与测试程序相对应的多个控制信号输入到总线开关部，且对将各控制信号应从哪一个输出端输出来进行控制；多个插槽，根据控制信号而生成向电子设备输入的信号，且设置着接收电子设备所输出的输出信号的测试模块；以及设备接口，可以对将多个插槽应与哪一个连接器连接来进行切换，且上述测试装置通过各连接器，将从设置着诊断用测试模块的插槽所接收的诊断用信号依次供给到各测试模块，检测出通过各连接器的诊断用信号被供给到哪一个测试模块，且检测各输出端与哪一个连接器连接。

Description

测试装置、配置方法、及设备接口
技术领域
本发明是关于一种对电子设备进行测试的测试装置(test device)、用于该测试装置的设备接口(device interface)、及该测试装置的配置(configuration)方法。而且，本发明与下述的美国专利申请案相关联。关于利用文献的参照而允许并入的指定国，将参照下述申请案所记载的内容而并入本申请案中，以作为本申请案的记载的一部分。
申请案编号10/923,634申请日2004年8月20日
背景技术
先前，作为对半导体电路等电子设备进行测试的测试装置的构成，众所周知的有如下构成，其包括：设备接口，载置着电子设备；测试模块(testmodule)，通过设备接口而与电子设备连接，且进行输入到电子设备的输入信号的生成等；以及控制部，供给用以控制上述测试模块的信号。测试模块设置在插槽(slot)中，该插槽设置在设备接口与控制部之间。
通常，上述构成中，在设备接口中与电子设备连接的连接器、其与各插槽的连接是固定的，用户无法自由设定。因此，有时无法与用户的使用目的相对应，从可伸缩性(scalability)的观点而言较差。
针对上述构成，为了提高可伸缩性，本发明提议如下构成，其可以自由地设定各插槽与设备接口中的连接器的连接。当形成该构成时，必须对插槽与连接器是否按照用户的设定而连接来进行诊断。先前的测试装置未设想如此的构成，故未能实现对插槽与连接器的连接关系进行诊断的功能。
发明内容
因此，本发明的目的在于提供一种可以解决上述问题的测试装置、配置方法、及设备接口。该目的可通过将权利要求书的独立项中所记载的特征加以组合来实现。而且，依附项规定本发明的更有利的具体例。
为了解决上述问题，本发明的第1形态中，提供一种测试装置，其对电子设备进行测试，其包括：总线开关(bus switch)部，具有多个输出端(output port)，且可以对将所输入的信号从哪一个输出端输出进行切换；控制部，将多个控制信号输入到总线开关部，且对将各控制信号从哪一个输出端输出进行控制，其中多个控制信号与用以对电子设备进行测试的测试程序相对应；多个插槽，与多个输出端相对应而设置，并根据控制信号而生成应输入到电子设备的输入信号，且设置着接收电子设备所输出的输出信号的测试模块；以及设备接口，具有应与电子设备连接的多个连接器，且可以对将多个插槽与哪一个连接器连接进行切换，且设备接口进而包括诊断用解码器(decoder)，该诊断用解码器通过各连接器，将从设置着诊断用测试模块的插槽接收的诊断用信号依次供给到各测试模块，控制部检测出通过各连接器的诊断用信号被供给到哪一个测试模块，且根据该检测结果，检测出各输出端与哪一个连接器连接。
测试装置进而包括预先存储着配置文件的配置存储器，上述配置文件表示各输出端应与哪一个连接器连接，控制部通过将各输出端与哪一个连接器连接的检测结果、与配置文件进行比较，以判定多个输出端是否与多个连接器正确地连接。
测试装置进而包括多个测试模块，上述多个测试模块设置在各插槽中，且具有在接收到诊断用信号时，将规定的信号输出到控制部的诊断用电路。诊断用电路可通过与该插槽相对应的输出端，将规定的信号输出到控制部，且控制部根据从哪一个输出端接收到规定的信号，以检测出各输出端与哪一个连接器连接。
上述配置存储器存储着配置文件，该配置文件进而表示对应设置在各插槽中的测试模块进行识别的模块识别信息；测试模块进而包括识别存储器，该识别存储器存储该测试模块的模块识别信息；诊断用电路在接收到诊断用信号时，进而将存储在识别存储器中的模块识别信息输出到控制部；控制部将从设置在各插槽的测试模块接收到的模块识别信息、与应设置在该插槽的测试模块的模块识别信息加以比较，进而判定是否在各插槽中设置了正确的测试模块。
测试模块进而包括设备测试用电路，该设备测试用电路根据控制信号而生成输入信号；各连接器包括设备插头以及诊断用插头，上述设备插头使该设备测试用电路与电子设备相连接，上述诊断用插头使诊断用电路与诊断用解码器相连接。
本发明的第2形态中，提供一种配置方法，其是对测试电子设备的测试装置进行配置的配置方法，上述测试装置包括：总线开关部，具有多个输出端，且可以对将所输入的信号从哪一个输出端输出进行切换；控制部，将多个控制信号输入到总线开关部，且对将各控制信号从哪一个输出端输出进行控制，其中该多个控制信号与用以对电子设备进行测试的测试程序相对应；多个插槽，与多个输出端相对应而设置，并根据控制信号而生成应输入到电子设备的输入信号，且设置着接收该电子设备所输出的输出信号的测试模块；以及设备接口，具有应与电子设备连接的多个连接器，且可以对将多个插槽与哪一个连接器连接进行切换，上述配置方法包括：诊断用信号供给步骤，通过各连接器，使诊断用信号依次供给到各测试模块；信号检测步骤，检测出通过各连接器的诊断用信号被供给到哪一个测试模块；以及位置检测步骤，根据检测结果，检测出各输出端与哪一个连接器连接。
诊断用信号供给步骤，可在配置于规定的插槽的诊断用测试模块中，依次生成供给到其他测试模块的诊断用信号。
本发明的第3形态中，提供一种设备接口，其在对电子设备进行测试的测试装置中，使电子设备与测试装置本体连接，且测试装置本体包括：总线开关部，具有多个输出端，且可以对将所输入的信号从哪一个输出端中输出进行切换；控制部，将多个控制信号输入到总线开关部，且对将各控制信号从哪一个输出端输出进行控制，其中多个控制信号与用以对电子设备进行测试的测试程序相对应；以及多个插槽，与多个输出端相对应而设置，并根据控制信号而生成应输入到电子设备的输入信号，且设置着接收电子设备所输出的输出信号的测试模块，上述设备接口包括：多个连接器，应与电子设备连接；开关电路，对将多个插槽与哪一个连接器连接进行切换；以及诊断用解码器，通过各连接器，将从设置着诊断用测试模块的插槽接收的诊断用信号依次供给到各测试模块。
再者，上述发明的概要并未列举本发明的所有必需特征，该等特征群的子(sub)组合也可以成为发明。
[发明的效果]
根据本发明，可以诊断与电子设备连接的连接器、与设置着测试模块的插槽等是否正确地连接。而且，可以诊断在各插槽中是否设置着正确的测试模块。
附图说明
图1是表示本发明的实施形态中的测试装置100的构成的一例的图。
图2是表示性能板34的构成的一例的图。
图3是表示诊断用测试模块50-1的构成的一例的图。
图4是表示其他测试模块50的构成的一例的图。
图5是表示连接器36的构成的一例的图。
图6是表示配置文件的数据结构的一例的图。
图7是表示测试装置100的配置方法的一例的流程图。
图8是说明S308、S310、S312的处理的详细内容的流程图。
8：输出端                    10：系统控制器
12：配置存储器               14：插孔
16：位置                     18：总线开关部
20：插槽                     30：设备接口
32：开关电路                      34：性能板
36：连接器                        38：诊断用解码器
50：测试模块                      52：诊断用信号生成部
54：缓冲器                        56：电压偏移电路
58：设备测试用电路                60：控制部
62：地址读出电路                  64：识别存储器
66：缓冲器                        68：上拉电阻
70：诊断用电路                    72：设备插头
74：诊断用插头                    80：诊断用解码器
100：测试装置                     200：电子设备
S300～S338：步骤
具体实施方式
以下，通过发明的实施形态来对本发明进行说明，但以下实施形态并非限定权利要求书中的发明，此外，实施形态中所说明的特征的所有组合并非为发明的解决手段所必需的。
图1是表示本发明的实施形态中的测试装置100的构成的一例的图。测试装置100是对例如半导体芯片等多个电子设备(200-1～200-8，以下总称为200)进行测试的装置，其具备有控制部60、总线开关部18、多个插槽(20-1～20-64，以下总称为20)、多个测试模块(50-1～50-64，以下总称为50)、以及设备接口30。
控制部60根据用以对电子设备200进行测试而预先规定的测试程序，将多个控制信号输入到总线开关部18。控制部60具有系统控制器(systemcontroller)10、配置存储器12、插孔(hub)14、以及多个位置(site)(16-1～16-8，以下总称为16)。
系统控制器10根据测试程序来控制测试装置100的动作。即，生成与测试程序相对应的控制信号。多个位置16是与应测试的多个电子设备200相对应而设置，且控制与所对应的电子设备200连接的测试模块50，以与该测试模块50进行信号的收发。插孔14将系统控制器10所生成的控制信号分配到各位置16。而且，配置存储器12预先存储着表示该测试装置100的设定的配置文件。此处，该配置文件可以是测试装置100的用户所预先存储的文件，所谓测试装置100的设定是指例如总线开关部18的设定、所使用的测试模块50的信息、设备接口30的设定、表示总线开关部18的输出端应与设备接口30的哪一个连接器连接的信息、以及对应设置在各插槽20的测试模块50进行识别的模块识别信息等。
总线开关部18具有多个输出端，且对将所输入的信号从哪一个输出端输出进行切换。即，总线开关部18对”各位置16应分配哪一个输出端”进行设定。本例中的总线开关部18，作为一例，将输出端1～8分配到位置16-1，将输出端9～16分配到位置16-2，以下相同地对各位置16分配8个输出端。控制部60通过控制总线开关部18，来对”将各控制信号从哪一个输出端输出”进行控制。
多个插槽20为设置着测试模块50的插槽，且与总线开关部18的多个输出端相对应而设置。各测试模块50为与所对应的电子设备200进行信号收发的模块，且根据用以对电子设备200进行测试的各个功能而设置。例如测试模块50可以为如下模块，即，根据控制信号而生成应输入到所对应的电子设备200的输入信号，且接收所对应的电子设备200输出的输出信号，以判定该电子设备200是否良好，此外，测试模块50可以为将电源电力供给到电子设备200的模块。此外，测试模块50可以为与电子设备200进行模拟或数字信号的收发的模块，也可以为与电子设备200进行直流或交流信号的收发的模块。
设备接口30是载置电子设备200的载置板，使电子设备200与测试模块50电性连接。设备接口30具有：性能板(performance board)34，设置着多个连接器，该多个连接器连接着多个电子设备200；以及开关电路32，对将多个插槽20与哪一个连接器连接进行切换。性能板34通常也有时被称为承载板(Load Board)。
根据本例中的测试装置100，通过对总线开关部18进行切换，可以使总线开关部18的输入端、与输出端及插槽20任意地连接。此外，通过对开关电路32进行切换，可以使总线开关部18的输出端及插槽20、与设备接口30的连接器任意地连接。开关电路32具有例如多条电缆，通过变更电缆的配线，可以变更插槽20与该连接器的连接。再者，开关电路32也有时被称为测试夹具(test fixture)。
图2是表示性能板34的构成的一例的图。性能板34具有多个连接器(36-1～36-64，以下总称为36)、以及诊断用解码器38。多个连接器36通过开关电路32而与测试模块50连接，且使该测试模块50与电子设备200电性连接。如上所述，通过设定开关电路32，可以使任意的测试模块50与任意的连接器36连接。
本例中的测试装置100具有：测试模式，对电子设备200进行测试；诊断模式，用以确认总线开关部18的输出端与连接器36的连接关系。以测试模式进行动作时，各测试模块50通过所对应的连接器36而与电子设备200进行信号的收发。
以诊断模式进行动作时，测试装置100在规定的插槽20中设置着诊断用测试模块50，诊断用测试模块50使诊断用信号从各连接器36顺次传送到开关电路32、其他测试模块50、以及总线开关部18的输出端。控制部60检测已供给到各连接器36的诊断用信号传送到其他测试模块50中的哪一个，且确认开关电路32的设定是否与配置存储器12所存储的配置文件相匹配。即，控制部60通过将各输出端与哪一个连接器36连接的检测结果来与配置文件加以比较，以判定多个输出端与多个连接器36是否正确地连接。多个输出端与多个连接器36未正确地连接时，控制部60将该意旨通知给测试装置100的用户。
诊断用解码器38通过各连接器36，将从设置着诊断用测试模块50的插槽20中接收的诊断用信号依次供给到各测试模块50。设置着诊断用测试模块50的插槽20被预先规定，本例中，将诊断用测试模块50设置在插槽20-1中。
而且，诊断用解码器38通过多个连接器36中预先规定的连接器36-1，将从插槽20-1中接收的诊断用信号依次供给到各测试模块50。此处，测试装置100以诊断模式进行动作时，控制部60控制开关电路32，以使应设置着诊断用测试模块50-1的插槽20-1、与多个连接器36中该已预先规定的连接器36-1连接，且将用以生成诊断用信号的控制信号供给到诊断用测试模块50-1中。
诊断用测试模块50-1根据所供给的控制信号，以生成指定各连接器36的诊断用信号。例如诊断用测试模块50-1生成以二进制数来指定各连接器36的多比特(bit)诊断用信号。诊断用解码器80将二进制数的诊断用信号解码为仅使该二进制数所示的比特成为1的多比特诊断用信号。诊断用解码器80输出的诊断用信号的各比特与多个连接器36中的任一个相对应，且该诊断用信号的各比特通过所对应的连接器36而被供给到测试模块50。例如，诊断用测试模块50-1可以通过依次生成以1为单位而增加的二进制数的诊断用信号，而将表示规定的逻辑值的诊断用信号依次供给到各测试模块50。以下，作为一例，使用H逻辑的诊断用信号来进行说明。
图3是表示诊断用测试模块50-1的构成的一例的图。诊断用测试模块50-1具有诊断用信号生成部52、缓冲器54、以及电压偏移(voltage shift)电路56。诊断用信号生成部52，如上所述，根据通过总线开关部18而从控制部60供给的控制信号，以生成诊断用信号。
例如，控制部60使依次指定各连接器36的多个控制信号依次供给到诊断用信号生成部52，诊断用信号生成部52依次生成与各控制信号所指定的连接器36相对应的二进制数的诊断用信号。缓冲器54设置在诊断用信号生成部52与电压偏移电路56之间，且通过连接器36-1，将诊断用信号生成部52所生成的诊断用信号供给到诊断用解码器38。此外，电压偏移电路56将缓冲器54所输出的诊断用信号的电压电平调整为任意电平。
图4是表示其他测试模块50的构成的一例的图。此处，所谓其他测试模块50是指设置在插槽20的测试模块50，该插槽20并非为应设置着诊断用测试模块50-1的插槽20。
测试模块50具有：设备测试用电路58，用以对电子设备200进行测试；以及诊断用电路70，当接收到表示H逻辑的诊断用信号时，将规定的信号输出到控制部60。设备测试用电路58由控制信号控制，该控制信号是测试装置100以测试模式进行动作时从控制部60供给的。此外，设备测试用电路58通过总线开关部18，将对电子设备200进行测试的结果通知到控制部60。
诊断用电路70在接收到表示H逻辑的诊断用信号时，将规定的信号输出到控制部60。本例中，诊断用电路70通过总线开关部18的输出端及输入端，将该规定的信号输出到控制部60，其中上述总线开关部18的输出端及输入端与设置着该测试模块50的插槽20相对应。此处，所谓该规定的信号也可以是诊断用信号。此外，诊断用电路70也可以将该测试模块50的信息一并输出到控制部60。
控制部60可根据通过总线开关部18的哪一个输出端接收到诊断用电路70所输出的信号，来检测出由控制信号所指定的连接器36与总线开关部18的哪一个输出端连接。此外，控制部60可根据通过总线开关部18的哪一个输入端接收到诊断用电路70所输出的信号，来判定总线开关部18的输入端、输出端、插槽20、以及连接器36的连接是否与配置文件相匹配。
诊断用电路70具有上拉电阻(pull-up resistor)68、缓冲器66、地址读出电路(location sense circuit)62、以及识别存储器64。缓冲器66将诊断用信号输入到地址读出电路62。地址读出电路62具有输入诊断用信号的输入端子(Loc_SENSE1)，且当将H逻辑输入到该输入端子时，将规定的信号输出到控制部60。
识别存储器64存储该测试模块50的模块识别信息、制造者识别信息、制造型号、以及制造编号等。诊断用电路70在接收到H逻辑的诊断用信号时，将该等测试模块50的信息一并输出到控制部60。此时，控制部60可以将从设置在各插槽20的测试模块50接收到的模块识别信息、与配置文件中的应设置在该插槽20的测试模块50的模块识别信息加以比较，进而判定在各插槽20中是否设置着正确的测试模块50。
而且，测试模块50与多个连接器36连接时，地址读出电路62具有与该多个连接器36连接的多个输入端子。此时，优选方式是地址读出电路62根据输入到各输入端子的每个信号，以输出规定的信号。例如，地址读出电路62具有2个输入端子(Loc_SENSEI、LOC_SENSE2)时，优选方式是地址读出电路62将如下两种信息通知给控制部60，上述两种信息为：表示输入到输入端子(Loc_SENSE1)的信号的逻辑值是否为H的信息；以及表示输入到输入端子(LOC_SENSE2)的信号的逻辑值是否为H的信息。此外，地址读出电路62具有多个输入端子时，在地址读出电路62与一个连接器36连接的情况下，将L逻辑的信号供给到与该连接器36连接的地址读出电路62的输入端子以外的输入端子。
图5是表示连接器36的构成的一例的图。连接器36具有：设备插头72，用以使设备测试用电路58与电子设备200相连接；以及诊断用插头74，用以使诊断用电路70与诊断用解码器38相连接。根据上述构成，可以在设定测试装置100以对电子设备200进行测试后，不变更该设定，而确认是否正确地设定了测试装置100。各连接器36中，优选方式是以预先规定的插头排列来设置该设备插头72与诊断用插头74。此外，连接着诊断用测试模块50-1的连接器36通过诊断用插头74，使诊断用解码器38与诊断用测试模块50-1相连接。
图6是表示配置文件的数据结构的一例的图。如图6所示，配置存储器12预先存储与下述内容相对应的配置文件，即，插槽20的识别编号(Slot)、应设置在各插槽20的测试模块名(Board Name)、表示该测试模块50是否设置在各插槽20中的存在信息(Existence)、该测试模块50的制造者识别信息(Vendor ID)、该测试模块50的识别信息(Module ID)、表示应设置该测试模块50的物理位置的物理编号(Physical)、该测试模块50的制造型号(Product ID)、该测试模块50的制造编号(Product S/N)、应与该测试模块50连接的总线开关部18的输入端编号、应与该测试模块50连接的连接器36的识别编号(PB1、PB2)、以及应与该测试模块50连接的总线开关部18的输出端编号(Bus Port)。
图7是表示测试装置100的配置方法的一例的流程图。首先，设定该开关电路32以对电子设备200进行测试，并使该设定固定。其次，判定该设定是否已被固定(S300)。在该设定未被固定时，进行失败处理(S304)，以结束配置。在该设定已被固定时，判定在规定的插槽20中是否设置着诊断用测试模块50-1(S302)。
在诊断用测试模块50-1未设置于规定的插槽20中时，进行失败处理(S304)，以结束配置。在诊断用测试模块50-1设置于规定的插槽20中时，取得设定在配置文件中的物理编号的最大值(Module_max，模块最大值)(S306)。
其次，使物理编号从1变化到Module_max(模块最大值)，将成为H逻辑的诊断用信号依次供给到与各物理编号相对应的连接器36，且将诊断用信号依次供给到各测试模块50(诊断用信号供给步骤S308)。
其次，如图1到图6所说明般，检测出通过各连接器36的诊断用信号供给到哪一个测试模块50(信号检测步骤S310)。而且，根据信号检测步骤S310中的检测结果，检测出各输出端与哪一个连接器36连接(位置检测步骤S312)。可每次在S308中将诊断用信号供给到任一连接器36时，重复进行S310及S312的处理。
图8是说明S308、S310、S312的处理的详细内容的流程图。首先，指定应诊断上述连接关系的连接器36(S314)。此处，指定连接器识别编号1(PB_Jno＝1)。
而且，在诊断用测试模块50-1中生成供给到所指定的连接器36的诊断用信号(S316)。在已指定连接器识别编号1时，例如测试模块50-1生成以二进制数来表示1的诊断用信号。
其次，指定物理编号(S318)。此处，指定物理编号1(module_no(模块编号)＝1)。而且，从配置文件中取得与该物理编号相对应的连接器36的识别编号(PB_connector＝PB_1)(S320)。此处，在该测试模块50与多个连接器36连接时，S320中，相对于该物理编号而取得多个连接器识别编号(例如，PB_connector＝PB_1及PB_2)。
其次，将S314中所指定的连接器识别编号(PB_Jno)、与S320中所取得的连接器识别编号(PB_cpnnector)加以比较(S322)。当PB_cpnnector＝PB_Jno时，检测是否已将H逻辑的诊断用信号供给到与该物理编号相对应的测试模块50的诊断用电路70(S324)。可以根据例如从该诊断用电路70输出到与该物理编号相对应的总线开关部18的输出端的信号，检测出是否已将H逻辑的诊断用信号供给到该测试模块50的诊断用电路70。即，根据输出到输出端的信号，检测出是否已将H逻辑的诊断用信号输入到诊断用电路70的输入端子(Loc_SENSE)。
当PB_cpnnector＝PB_Jno时，如果正确地进行开关电路32的设定，则因将H逻辑的诊断用信号供给到与该物理编号相对应的测试模块50，故当检测出已将H逻辑的诊断用信号供给到该诊断用电路70时，进行Pass(通过)处理(S326)，当未检测出时，进行Fail(失败)处理(S330)。
此外，当S322中不为PB_cpnnector＝PB_Jno时，检测是否未将H逻辑的诊断用信号供给到与该物理编号相对应的测试模块50的诊断用电路70(S324)。当不为PB_cpnnector＝PB_Jno时，如果正确地进行开关电路32的设定，则因将L逻辑的信号供给到与该物理编号相对应的测试模块50，故当检测出已将H逻辑的诊断用信号供给到该诊断用电路70时，进行Fail(失败)处理(S330)，当检测出已将L逻辑的信号供给到该诊断用电路70时，进行Pass(通过)处理(S326)。
而且，通过判定所指定的物理编号是否等于将S306中所取得的物理编号的最大值加1后的值，来判定是否已扫描所有物理编号(S332)，当存在未扫描的物理编号时，将所指定的该物理编号加1(S334)，重复S320～S332的处理。当已扫描所有物理编号时，通过判定所指定的连接器识别编号是否大于已知的连接器数，来判定是否已对所有连接器36进行了诊断(S336)，当存在未诊断的连接器36时，将所指定的连接器识别编号加1(S338)，重复S316～S336的处理。当对所有连接器36的诊断已结束时，结束配置处理。
根据上述处理，可以诊断所有连接器36是否与正确的输出端或插槽20等连接。
以上，使用实施形态说明本发明，但本发明的技术性范围并非限定于上述实施形态中所记载的范围。可以对上述实施形态中进行多种变更或改良。可自权利要求书的记载内容明确了解到，进行了上述变更或改良的形态也可以包含在本发明的技术性范围内。
[产业上的可利用性]
如根据以上内容所明示般，如果根据本发明，则可以诊断连接在电子设备的连接器、与设置着测试模块的插槽等是否正确地连接。此外，可以诊断是否在各插槽中设置了正确的测试模块。

Claims (9)

1、一种测试装置，其对电子设备进行测试，其特征在于包括：
总线开关部，具有多个输出端，且可以对将所输入的信号从上述哪一个输出端输出进行切换；
控制部，将多个控制信号输入到上述总线开关部，且对将上述各控制信号从上述哪一个输出端输出进行控制，其中上述多个控制信号与用以对上述电子设备进行测试的测试程序相对应；
多个插槽，与上述多个输出端相对应而设置，并根据上述控制信号而生成应输入到上述电子设备的输入信号，且设置着接收上述电子设备所输出的输出信号的测试模块；以及
设备接口，具有应与上述电子设备连接的多个连接器，且可以对将上述多个插槽应与上述哪一个连接器连接进行切换，
且上述设备接口进而包括诊断用解码器，该诊断用解码器通过上述各连接器，将从设置着诊断用的上述测试模块的上述插槽接收的诊断用信号依次供给到上述各测试模块，
上述控制部检测通过上述各连接器的上述诊断用信号被供给到上述哪一个测试模块，且根据该检测结果，检测上述各输出端与上述哪一个连接器连接。
2、如权利要求1所述的测试装置，其特征在于：
进而包括配置存储器，该配置存储器预先存储着配置文件，上述配置文件表示上述各输出端应与上述哪一个连接器连接，
上述控制部通过将上述各输出端与上述哪一个连接器连接的检测结果、与上述配置文件加以比较，以判定上述多个输出端与上述多个连接器是否正确地连接。
3、如权利要求1所述的测试装置，其特征在于：
进而包括多个上述测试模块，该多个上述测试模块设置在上述各插槽中，且包括在接收到上述诊断用信号时，将规定的信号输出到上述控制部的诊断用电路。
4、如权利要求3所述的测试装置，其特征在于：
上述诊断用电路通过与该插槽相对应的上述输出端，将上述规定的信号输出到上述控制部，
上述控制部根据从上述哪一个输出端中接收到上述规定的信号，以检测出上述各输出端与上述哪一个连接器连接。
5、如权利要求3所述的测试装置，其特征在于：
上述配置存储器存储上述配置文件，该上述配置文件进而表示对应设置在上述各插槽中的上述测试模块进行识别的模块识别信息，
上述测试模块进而包括识别存储器，该识别存储器存储该测试模块的模块识别信息，
上述诊断用电路在接收到上述诊断用信号时，进而将存储在上述识别存储器中的上述模块识别信息输出到上述控制部，
上述控制部将从设置在上述各插槽中的上述测试模块接收到的上述模块识别信息、与应设置在该插槽的上述测试模块的上述模块识别信息加以比较，进而判定是否在上述各插槽中设置着正确的上述测试模块。
6、如权利要求3所述的测试装置，其特征在于：
上述测试模块进而包括设备测试用电路，该设备测试用电路根据上述控制信号而生成上述输入信号，
上述各连接器包括：
设备插头，使上述设备测试用电路与上述电子设备相连接；以及
诊断用插头，使上述诊断用电路与上述诊断用解码器相连接。
7、一种对测试电子设备的测试装置进行配置的配置方法，其特征在于：
上述测试装置包括：
总线开关部，具有多个输出端，且可以对将所输入的信号从上述哪一个输出端输出进行切换；
控制部，将多个控制信号输入到上述总线开关部，且对将上述各控制信号从上述哪一个输出端输出进行控制，其中上述多个控制信号与用以对上述电子设备进行测试的测试程序相对应；
多个插槽，与上述多个输出端相对应而设置，根据上述控制信号而生成应输入到上述电子设备的输入信号，且设置着接收上述电子设备所输出的输出信号的测试模块；以及
设备接口，具有应与上述电子设备连接的多个连接器，且可以对将上述多个插槽与上述哪一个连接器连接进行切换，
上述配置方法包括：
诊断用信号供给步骤，通过上述各连接器，使诊断用信号依次供给到上述各测试模块；
信号检测步骤，检测出通过上述各连接器的上述诊断用信号被供给到上述哪一个测试模块；以及
位置检测步骤，根据检测结果，以检测上述各输出端与上述哪一个连接器连接。
8、如权利要求7所述的配置方法，其特征在于：
上述诊断用信号供给步骤，在配置于规定的上述插槽的诊断用上述测试模块中，依次生成供给到其他上述测试模块的上述诊断用信号。
9、一种设备接口，其在对电子设备进行测试的测试装置中，使上述电子设备与上述测试装置本体相连接，其特征在于：
上述测试装置本体包括：
总线开关部，具有多个输出端，可以对将所输入的信号从上述哪一个输出端输出进行切换；
控制部，将多个控制信号输入到上述总线开关部，且对将上述各控制信号从上述哪一个输出端输出进行控制，其中上述多个控制信号与用以对上述电子设备进行测试的测试程序相对应；以及
多个插槽，与上述多个输出端相对应而设置，根据上述控制信号而生成应输入到上述电子设备的输入信号，且设置着接收上述电子设备所输出的输出信号的测试模块，
上述设备接口包括：
多个连接器，应与上述电子设备连接；
开关电路，对将上述多个插槽与上述哪一个连接器连接进行切换；以及
诊断用解码器，通过上述各连接器，将从设置着诊断用上述测试模块的上述插槽接收的诊断用信号依次供给到上述各测试模块。
CN2005800329978A 2004-08-20 2005-08-15 测试装置、配置方法、及设备接口 Active CN101031807B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/923,634 2004-08-20
US10/923,634 US7913002B2 (en) 2004-08-20 2004-08-20 Test apparatus, configuration method, and device interface
PCT/JP2005/014924 WO2006019082A1 (ja) 2004-08-20 2005-08-15 試験装置、コンフィグレーション方法、及びデバイスインターフェース

Publications (2)

Publication Number Publication Date
CN101031807A true CN101031807A (zh) 2007-09-05
CN101031807B CN101031807B (zh) 2010-09-29

Family

ID=35907469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800329978A Active CN101031807B (zh) 2004-08-20 2005-08-15 测试装置、配置方法、及设备接口

Country Status (6)

Country Link
US (1) US7913002B2 (zh)
EP (1) EP1790990A4 (zh)
JP (1) JP4842823B2 (zh)
KR (1) KR20070053274A (zh)
CN (1) CN101031807B (zh)
WO (1) WO2006019082A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495820A (zh) * 2011-11-24 2012-06-13 中国航空工业集团公司第六三一研究所 航空专用多接口维护方法及其系统
CN104569711A (zh) * 2013-10-22 2015-04-29 珠海格力电器股份有限公司 电子元器件开短路实验的方法及测试装置
CN115380257A (zh) * 2020-07-06 2022-11-22 三菱电机株式会社 输入输出模块、标准输入输出模块单元及安全电路单元

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
US7610538B2 (en) * 2007-04-13 2009-10-27 Advantest Corporation Test apparatus and performance board for diagnosis
JP5153670B2 (ja) * 2009-01-30 2013-02-27 株式会社アドバンテスト 診断装置、診断方法および試験装置
WO2012070076A1 (en) * 2010-11-26 2012-05-31 Microtest S.R.L. An equipment for testing electronic devices in general
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
US8966321B2 (en) * 2012-05-09 2015-02-24 Ixia Logical port and layer protocol test configuration resource manager
JP2014095994A (ja) * 2012-11-08 2014-05-22 Azbil Corp 入出力機器、システムおよびデバイス
US20140173346A1 (en) * 2012-12-19 2014-06-19 Lsi Corporation Validating operation of system-on-chip controller for storage device using programmable state machine
JP2019168427A (ja) * 2018-03-26 2019-10-03 三菱電機エンジニアリング株式会社 保護継電器試験用切替装置及び保護継電器試験用切替方法
KR102483371B1 (ko) * 2022-12-01 2022-12-30 (주)이랑텍 전자장비용 시험계측기 확장 장치 및 방법

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969821A (en) * 1975-01-22 1976-07-20 Lee Jr Henry L Orthodontic bracket
US4120090A (en) * 1975-11-03 1978-10-17 Kesling Peter C Orthodontic band with identification and method of making the identification
US4139945A (en) * 1977-03-18 1979-02-20 Digiulio Hugo J Orthodontic rotary angulating bracket assembly
US4180912A (en) * 1978-09-22 1980-01-01 Kesling Peter C Orthodontic light wire appliance
DE2903768B2 (de) * 1979-02-01 1980-11-20 Dentaurum Hans-Peter Winkelstroeter Kg, 7536 Ispringen Drahthalteelement für orthodontische Zwecke
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4626208A (en) * 1985-08-16 1986-12-02 Tp Orthodontics, Inc. Positioning jig for edgewise bracket
US4712999A (en) * 1986-09-10 1987-12-15 Farel Rosenberg Convertible, self-ligating, archwire positioning orthodontic bracket
DE3727102A1 (de) * 1987-08-14 1989-02-23 Winkelstroeter Dentaurum Orthodontisches hilfsteil mit einer markierung und verfahren zur herstellung desselben
US4913653A (en) * 1989-03-20 1990-04-03 Johnson & Johnson Consumer Products, Inc. Axis indicator for orthodotic bracket
US5032080A (en) * 1989-04-12 1991-07-16 Scandinavian Bioortodontic Ab Orthodontic appliance bracket and arch
AT401227B (de) * 1991-07-09 1996-07-25 Hat Entwicklungs Gmbh Zahnregulierungsvorrichtung mit einem keramischen zahnaufsatz
US5426361A (en) * 1991-09-09 1995-06-20 Simmons; Selwyn D. Electronic reconfigurable interconnect system
US5439378A (en) * 1993-04-08 1995-08-08 Damon Family Limited Partnership Orthodontic bracket assembly and method of installation
US5429500A (en) * 1993-04-08 1995-07-04 Damon Family Limited Partnership Self-locking orthodontic bracket
JPH0772215A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd 集積回路試験装置のテストステーション制御回路
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
JPH07209378A (ja) * 1994-01-25 1995-08-11 Yokogawa Electric Corp 試験装置
JP3364728B2 (ja) * 1994-04-13 2003-01-08 トミー株式会社 歯列矯正用ブラケット
US5542844A (en) * 1994-10-13 1996-08-06 Perret, Jr.; Gerard A. Disposable orthodontic bracket pad
US5556276A (en) * 1994-10-24 1996-09-17 Lancer Orthodontics, Inc. Laser annealing marking of orthodontic appliance
US5692896A (en) * 1995-03-15 1997-12-02 Minnesota Mining And Manufacturing Co. Light-transmissive orthodontic bracket wth alignment and indentification marking
US5711665A (en) * 1995-12-19 1998-01-27 Minnesota Mining & Manufacturing Method and apparatus for bonding orthodontic brackets to teeth
US5716208A (en) * 1996-05-03 1998-02-10 Forman; David Orthodontic bracket with a water insoluble colored coating and the associated methods of manufacture and use
JP3791859B2 (ja) * 1996-10-30 2006-06-28 富士通株式会社 ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
US5857849A (en) * 1996-12-06 1999-01-12 Kurz; Craven Self-ligating low profile orthodontic bracket
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
US5835506A (en) * 1997-04-29 1998-11-10 Credence Systems Corporation Single pass doublet mode integrated circuit tester
US6276930B1 (en) * 1997-05-06 2001-08-21 Leone S.P.A. Orthodontic aid
US6167352A (en) * 1997-06-26 2000-12-26 Agilent Technologies, Inc. Model-based diagnostic system with automated procedures for next test selection
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6028439A (en) 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
DE19812184A1 (de) * 1998-03-19 1999-09-23 Norbert Abels Orthodontisches Befestigungselement
US6071119A (en) * 1998-12-22 2000-06-06 3M Innovative Properties Company Dual mode self-ligating orthodontic bracket
US6202186B1 (en) 1999-01-29 2001-03-13 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
JP3771393B2 (ja) * 1999-04-30 2006-04-26 富士通株式会社 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
DE10011596B4 (de) * 2000-03-10 2007-12-27 Norbert Dr. Abels Orthodontisches Bracket
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
DE10035992A1 (de) * 2000-07-24 2002-02-07 Norbert Abels Orthodontisches Bracket
US7076714B2 (en) * 2000-07-31 2006-07-11 Agilent Technologies, Inc. Memory tester uses arbitrary dynamic mappings to serialize vectors into transmitted sub-vectors and de-serialize received sub-vectors into vectors
US6394798B1 (en) * 2000-08-31 2002-05-28 Ortho Organizers Unitary metal injection molded orthodontic bracket
WO2002064051A1 (en) * 2001-02-15 2002-08-22 Norbert Abels Self-ligating orthodontic brackets having a rigid bracket base and deformable ligation cover
ATE299356T1 (de) * 2001-02-15 2005-07-15 Norbert Abels Selbstklemmende orthodontische brackets mit sicherheitsverriegelungsmerkmal für ligaturdeckel
US7765443B1 (en) * 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
JP2002291769A (ja) * 2001-03-30 2002-10-08 Tomii Kk 歯列矯正器具
US7047174B2 (en) * 2001-05-02 2006-05-16 Freescale Semiconductor, Inc. Method for producing test patterns for testing an integrated circuit
JP4721565B2 (ja) * 2001-06-19 2011-07-13 株式会社アドバンテスト 半導体デバイス試験装置
US20020199141A1 (en) * 2001-06-20 2002-12-26 Carol Lemlein Calibration apparatus and method for automatic test equipment
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
US20030049582A1 (en) * 2001-09-12 2003-03-13 Norbert Abels Self-ligating orthodontic brackets that provide spring action from ligation cover to arch wire for dynamic active ligation
US7146584B2 (en) * 2001-10-30 2006-12-05 Teradyne, Inc. Scan diagnosis system and method
US20030182601A1 (en) 2002-03-19 2003-09-25 Scott Richardson System and method for integrating hardware switching operations into test executive software
KR101021375B1 (ko) * 2002-05-06 2011-03-14 넥스테스트 시스템즈 코포레이션 멀티태스킹 알고리즘 패턴 발생기를 갖춘 반도체 테스트시스템
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US6941232B2 (en) * 2003-01-28 2005-09-06 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
CN100345269C (zh) * 2003-03-03 2007-10-24 富士通株式会社 半导体器件测试装置
DE602004007498T2 (de) 2003-03-31 2008-03-13 Advantest Corp. Testemulationseinrichtung
JP4334285B2 (ja) * 2003-06-19 2009-09-30 株式会社アドバンテスト 半導体試験装置及びその制御方法
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
US7058535B2 (en) * 2004-02-12 2006-06-06 Credence Systems Corporation Test system for integrated circuits with serdes ports
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495820A (zh) * 2011-11-24 2012-06-13 中国航空工业集团公司第六三一研究所 航空专用多接口维护方法及其系统
CN104569711A (zh) * 2013-10-22 2015-04-29 珠海格力电器股份有限公司 电子元器件开短路实验的方法及测试装置
CN115380257A (zh) * 2020-07-06 2022-11-22 三菱电机株式会社 输入输出模块、标准输入输出模块单元及安全电路单元
CN115380257B (zh) * 2020-07-06 2023-10-24 三菱电机株式会社 输入输出模块、标准输入输出模块单元及安全电路单元

Also Published As

Publication number Publication date
KR20070053274A (ko) 2007-05-23
WO2006019082A1 (ja) 2006-02-23
US20060041694A1 (en) 2006-02-23
JP4842823B2 (ja) 2011-12-21
EP1790990A1 (en) 2007-05-30
JPWO2006019082A1 (ja) 2008-05-08
EP1790990A4 (en) 2010-08-11
US7913002B2 (en) 2011-03-22
CN101031807B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101031807A (zh) 测试装置、配置方法、及设备接口
JP5087557B2 (ja) 試験装置
US7265569B2 (en) Test apparatus
CN1708949A (zh) 电子仪器系统
US11359943B2 (en) Sensor system interconnect for automatic configuration
CN1908690A (zh) 边界扫描系统及方法
CN109901045A (zh) 电路板的连接器插槽引脚导通检测系统及其方法
CN101051524A (zh) 半导体存储器装置的数据输出电路及其控制方法
CN1296998C (zh) 半导体器件、半导体封装以及用于测试半导体器件的方法
US20080229162A1 (en) Test apparatus and test method
WO2007007658A1 (ja) 試験装置
CN1722121A (zh) 通信设备及其控制方法
CN1181541A (zh) 带有多个触发器的半导体集成电路
CN1991850A (zh) 库测试电路以及库测试方法
CN101059546A (zh) 具多种测试模式的系统芯片及其测试方法
CN1841075A (zh) 半导体器件和用于测试半导体器件的方法
CN1791803A (zh) 试验装置及测试模块
US6708302B1 (en) Semiconductor module
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
CN213244034U (zh) 一种可编程的can信号传感器以及数据处理装置
US20230168637A1 (en) Electronic control apparatus
US7257748B2 (en) Method for programming and/or testing for correct functioning of an electronic circuit
CN101339225A (zh) 具有混合信号处理装置的测试界面
US10319453B2 (en) Board level leakage testing for memory interface
CN1205788A (zh) 用于设置集成电路的操作模式的方法和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant