JPH07209378A - 試験装置 - Google Patents

試験装置

Info

Publication number
JPH07209378A
JPH07209378A JP6006227A JP622794A JPH07209378A JP H07209378 A JPH07209378 A JP H07209378A JP 6006227 A JP6006227 A JP 6006227A JP 622794 A JP622794 A JP 622794A JP H07209378 A JPH07209378 A JP H07209378A
Authority
JP
Japan
Prior art keywords
module
test
modules
bus
controllers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6006227A
Other languages
English (en)
Inventor
Hidenori Morita
英憲 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP6006227A priority Critical patent/JPH07209378A/ja
Publication of JPH07209378A publication Critical patent/JPH07209378A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 モジュールコントローラとモジュールとの間
にモジュールバスを介在させ、モジュールコントローラ
が任意のモジュールを制御できるようにすることによっ
て、被試験対象に応じて最適な時間で試験が行える試験
装置を実現することを目的にする。 【構成】 本装置は、被試験対象に信号を出力する出力
部あるいは被試験対象からの信号を入力する入力部の少
なくとも1つを有する2以上のモジュールと、モジュー
ルが接続するモジュールバスと、このモジュールバスを
介して、モジュールの少なくとも1つを制御する2以上
のモジュールコントローラと、を有することを特徴とす
る装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、被試験対象、例えばI
Cの試験を行う試験装置に関し、最適な時間で試験が行
える試験装置に関するものである。
【0002】
【従来の技術】IC試験装置は被試験対象(以下DUT
と略す)の所定の端子に各種信号を加え、そのときの所
定の端子における信号を測定して、その良否を判定・選
別するものである。この各種信号を出力し、また、信号
を測定する手段が計測モジュールである。従来のIC試
験装置を図7に示す。1はテストヘッドで、DUT(図
示せず)が搭載される。2はマルチプレクサで、テスト
ヘッド1に接続する。
【0003】31,32は計測モジュールであるパーピ
ンVIモジュール(PPVI)で、マルチプレクサ2を
介してテストヘッド1に搭載されるDUTの試験を行
う。PPVI31,32は、定電圧・定電流を発生で
き、電圧・電流が測定できる複数のモジュールを有し、
DUTのピンに1対1に接続できる。33〜35は計測
モジュールで、それぞれオーディオ信号を出力するオー
ディオソース(AUS),オーディオ信号のピーク値,
実効値,平均値,歪値などを測定するオーディオメジャ
(AUM),入力信号の周波数や周期などの時間関係を
測定するタイムメジャ(TM)で、マルチプレクサ2を
介してテストヘッド1に搭載されるDUTの試験を行
う。また、36は計測モジュールであるマイクロディジ
タルファンクションモジュール(MDFC)で、マルチ
プレクサ2を介してテストヘッド1に搭載されるDUT
の試験を行う。MDFC36は、DUTにディジタル信
号を出力する出力部やDUTからのディジタル信号を入
力し期待値と比較する入力部からなる複数モジュールを
有している。
【0004】41〜43はモジュールコントローラ(以
下MCと略す)で、計測モジュールの制御を行う。MC
41はPPVI31,32の制御を行う。そして、MC
42は、AUS33,AUM34,TM35の制御を行
う。また、MC43はMDFC36の制御を行う。6は
テストシステムコントローラ(以下TSCと略す)で、
ハードディスクドライバHDDやエンジニアリング・タ
ーミナルETやプリンタなどが接続され、テストプログ
ラムに従ってシステムバス5を介してMC41〜43の
制御を行う。
【0005】このような装置の動作を以下で説明する。
TSC6はテストプログラムに従ってシステムバス5を
介してMC41〜43に試験情報を送り、MC41〜4
3は試験情報に従って各計測モジュールの制御を行う。
そして、ある計測モジュール例えばMDFC36がマル
チプレクサ2を介してテストヘッド1に搭載されるDU
Tにディジタル信号を印加する。別の計測モジュール例
えばPPVI31がDUTからのアナログ信号をマルチ
プレクサ2を介して測定する。そして、MC41は測定
結果を記憶する。TSC6はMC41から測定結果を取
り出して、テストプログラムに記載されている所望の期
待値と比較し、DUTの良否の判定を行う。
【0006】
【発明が解決しようとする課題】このような構成の場
合、MCが制御を行う計測モジュールは決まっていて、
他の計測モジュールを制御できなかった。例えば、ある
DUTの試験を行うには、PPVI31,32,AUS
33,AUM34,TM35,MDFC36のすべての
計測モジュールが必要であるとする。そのため、MC4
1〜43は計測モジュールを制御するためすべて使用さ
れることになる。
【0007】また、別の機能を有するDUTの試験を行
うには、PPVI31,32,AUM34が必要でその
他の測定モジュールは必要がないとする。このため、M
C41,42が使用されて、MC43は使用されない状
態になる。このような場合、例えば、PPVI31,3
2が5つずつモジュールを有していて、合わせて10の
モジュールを設定しなければならないとき、MC41は
モジュールを1つずつ設定していく。また、MC42は
AUM34の設定を行う。このAUM34の設定時間は
PPVIの1つのモジュールの設定の3倍の時間を要す
る。つまり、早く設定が終了する。このとき、使用され
ていないMC43が使用できれば、PPVIのモジュー
ルの設定を早く終了させることができる。しかし、MC
43はMDFC36しか制御できない。
【0008】要するに、MC43がPPVIの制御を行
えば早く試験ができるが、MCは決まった測定モジュー
ルしか制御できないため、被試験対象に応じて最適な時
間で試験が行えないという問題点があった。
【0009】本発明の目的は、モジュールコントローラ
とモジュールとの間にモジュールバスを介在させ、モジ
ュールコントローラが任意のモジュールを制御できるよ
うにすることによって、被試験対象に応じて最適な時間
で試験が行える試験装置を実現することにある。
【0010】
【課題を解決するための手段】本発明は、被試験対象の
試験を行う試験装置において、前記被試験対象に信号を
出力する出力部あるいは被試験対象からの信号を入力す
る入力部の少なくとも1つを有する2以上のモジュール
と、前記モジュールが接続するモジュールバスと、この
モジュールバスを介して、前記モジュールの少なくとも
1つを制御する2以上のモジュールコントローラと、を
有することを特徴とするものである。
【0011】また、テストプログラムとモジュールコン
トローラの実装数とに基づいて、モジュールコントロー
ラが制御するモジュールの割当情報をモジュールコント
ローラに与えるテストシステムコントローラを有し、モ
ジュールコントローラは割当情報に従ってモジュールを
制御することを特徴とするものである。
【0012】
【作用】このような本発明では、モジュールコントロー
ラがバスを介してモジュールを制御する。また、テスト
システムコントローラは、テストプログラムとモジュー
ルコントローラの実装数とに基づいて、モジュールコン
トローラが制御するモジュールの割当情報をモジュール
コントローラに与える。そして、モジュールコントロー
ラは割当情報に従ってモジュールを制御する。
【0013】
【実施例】以下図面を用いて本発明を説明する。図1は
本発明の一実施例を示した構成図である。図7と同一の
ものは同一符号を付す。図において、71〜76はそれ
ぞれ計測モジュールであるPPVI,PPVI,AU
S,AUM,TM,MDFCである。8はモジュールバ
スで、PPVI71,72,AUS73,AUM74,
TM75,MDFC76に接続する。91〜93はMC
で、モジュールバス8を介して、モジュールを制御す
る。そして、TSC10は、システムバス5を介して、
MC91〜93が制御するモジュールを割り当て、MC
91〜93の制御を行う。ここで、モジュールとは、P
PVI71,72内のモジュール,AUS73,AUM
74,TM75,MDFC76内のモジュールを意味す
る。つまり、PPVIとMDFCとはDUTの多数のピ
ンに接続して試験ができるように複数のモジュールを有
する測定モジュールで、その他は、1つのモジュールで
構成される測定モジュールである。
【0014】図1の装置の具体的構成を図2に示す。M
C91において、910は確認手段で、計測モジュール
の種類と実装数とを確認し、共有メモリ911に書き込
む。そして、共有メモリ911には、TSC10により
MC91〜93の共有データが書き込まれる。ここで、
共有データとは、例えば、MCが他のMCと同期して、
計測モジュールを制御するときに用いられるデータであ
る。912は制御手段で、TSC10によりメモリ91
3に書き込まれたパラメータと命令コードとに基づい
て、TSC10により割り当てられたモジュールの設定
と制御とを行う。MC92,93において、それぞれ、
921,931は共有メモリで、共有メモリ911と同
一の内容が書き込まれる。922,932は制御手段
で、それぞれTSC10によりメモリ923,933に
書き込まれたパラメータと命令コードとに基づいて、割
り当てられたモジュールの設定と制御とを行う。
【0015】TSC10において、11は確認手段で、
MCの実装数を確認し、共有メモリ911に書き込まれ
た計測モジュールの種類と実装数とを取り込む。これら
の情報が実装情報である。12は翻訳手段で、記憶部で
あるハードディスクドライブHDDやエンジニアリング
・ターミナルETなどからテストプログラムを受け取
り、TSC10やMCが動作するコードに翻訳する。つ
まり、命令コードとピン条件などの電圧,電流値などの
パラメータとに変換し、全体の制御を司る命令コードを
記憶部であるメモリ13に格納する。14は割当手段
で、テストプログラムと実装情報とに基づいてどのMC
にどのモジュールを制御されるかを決め、各MCが制御
するモジュールの割当情報と共有データとを共有メモリ
911〜931に格納すると共に、パラメータとMC間
のモジュールの制御を司る命令コードとを各MCのメモ
リに格納する。15は制御手段で、メモリ13に格納さ
れた命令コードに基づいてMC91〜93の制御を行
う。
【0016】このような装置の動作を以下で説明する。
まず、装置の立ち上げ時の動作を説明する。図3は図1
の装置の立ち上げ時の動作を示したフローチャートであ
る。図4は図1の装置のMCへのモジュールの割当動作
を説明する図である。図4において、aはテストプログ
ラム、b,cは、それぞれPPVI,他の計測モジュー
ルのパラメータと命令コードとが設定されるEX−テー
ブル、d,eはそれぞれPPVIのモジュールであるピ
ン1〜4,5〜8のEX−テーブルである。
【0017】MC91の確認手段910が計測モジュー
ルの種類と実装数とを確認し、共有メモリ911〜93
1に書き込む。そして、TSC10の確認手段11はM
Cの実装数を確認し、共有メモリ911に書き込まれた
計測モジュールの種類と実装数とを取り込む。翻訳手段
12が計測モジュールの種類に従って、テストプログラ
ムを命令コードとパラメータとに翻訳する。つまり、図
4に示すようにテストプログラムaを計測モジュールに
対応するパラメータと命令コードとが設定されるEX−
テーブルb,cを作成する。
【0018】割当手段14が、テストプログラムと実装
情報とに基づいて、どのMCがどのモジュールを制御す
るかの割当情報を作成する。そして、割当情報と共有デ
ータとを共有メモリ911〜931に書き込むと共に、
制御するモジュールのパラメータと命令コードとを各M
Cのメモリ913〜933に書き込む。例えば、図4に
示すようにPPVIのEX−テーブルbをMCに制御さ
せるモジュールに対応して分割する。つまり、MCの制
御するPPVIのモジュールの数に従って、ピン1〜4
のEX−テーブルd,ピン5〜8のEX−テーブルeと
いうように分割し、MCのメモリに書き込む。そして、
MC91〜93の制御手段912〜932は割り当てら
れたモジュールの診断を行う。
【0019】次に装置の操業時、つまり、DUTの試験
時の動作を説明する。図5は図1の装置の操業時の動作
を示したフローチャートである。制御手段15はメモリ
13から命令コードを読み出し、MCに設定命令を与え
る。そして、設定命令を受けたMCは、共有メモリの割
当情報を読み出す。MCは、メモリからパラメータと命
令コードとを読み出して、パラメータに従ってモジュー
ルの設定を行う。各MCは、制御手段15に設定が終了
したことを通知する。制御手段15は命令コードにより
試験命令をMCに与える。MCはモジュールにDUTの
試験を行わさせる。そして、MCは、試験結果により良
否の判定を行う。制御手段15は、DUTの良否の総合
判断を行う。
【0020】ここで、試験途中におけるMC間のモジュ
ールの制御動作を以下に示す。図6はMC間のモジュー
ルの制御動作を示したフローチャートである。例えば、
MC91の制御手段912は、メモリ913に格納され
ている命令コードにより、MC92の制御手段922に
システムバス5を介して、MC92が制御するモジュー
ルの解放要求を行う。MC92の制御手段922は制御
するモジュールの制御が終了した時点で、MC92の制
御手段922はMC91の制御手段912に解放メッセ
ージを送る。その結果、MC91の制御手段912は、
MC92の制御するモジュールとMC91に割り当てら
れたモジュールの両方を制御してDUTの試験を行う。
試験が終了した時点で、MC91の制御手段912は、
MC92の制御手段922に解放メッセージを送る。再
びMC92の制御手段922は、割り当てられたモジュ
ールの制御を行う。
【0021】このようにMCとモジュールとをバスを介
して接続することにより、MCは任意のモジュールを制
御することができる。すなわち、被試験対象に応じて、
MCが制御するモジュールが設定できるので、最適な時
間で試験が行える。また、MC間で、同じモジュールを
制御できるので、複雑なDUTの試験が行える。そし
て、MCの数を可変にできるので、ユーザーのコスト要
求に応じて、装置が構成できる。
【0022】
【発明の効果】本発明によれば、以下のような効果があ
る。モジュールコントローラとモジュールとをバスを介
して接続することにより、モジュールコントローラは任
意のモジュールを制御することができる。すなわち、被
試験対象に応じて、モジュールコントローラが制御する
モジュールが設定できるので、最適な時間で試験が行え
る。また、モジュールコントローラ間で、同じモジュー
ルを制御できるので、複雑な被試験対象の試験が行え
る。そして、モジュールコントローラの数を可変にでき
るので、ユーザーのコスト要求に応じて、装置が構成で
きる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】図1の装置の具体的構成を示した図である。
【図3】図1の装置の立ち上げ時の動作を示したフロー
チャートである。
【図4】図1の装置のMCへのモジュールの割当動作を
説明する図である。
【図5】図1の装置の操業時の動作を示したフローチャ
ートである。
【図6】MC間のモジュールの制御動作を示したフロー
チャートである。
【図7】従来の試験装置の構成図である。
【符号の説明】
71〜76 計測モジュール 8 モジュールバス 91〜93 モジュールコントローラ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被試験対象の試験を行う試験装置におい
    て、 前記被試験対象に信号を出力する出力部あるいは被試験
    対象からの信号を入力する入力部の少なくとも1つを有
    する2以上のモジュールと、 前記モジュールが接続するモジュールバスと、 このモジュールバスを介して、前記モジュールの少なく
    とも1つを制御する2以上のモジュールコントローラ
    と、を有することを特徴とする試験装置。
  2. 【請求項2】 テストプログラムとモジュールコントロ
    ーラの実装数とに基づいて、モジュールコントローラが
    制御するモジュールの割当情報をモジュールコントロー
    ラに与えるテストシステムコントローラを有し、モジュ
    ールコントローラは割当情報に従ってモジュールを制御
    することを特徴とする請求項1の試験装置。
JP6006227A 1994-01-25 1994-01-25 試験装置 Pending JPH07209378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6006227A JPH07209378A (ja) 1994-01-25 1994-01-25 試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6006227A JPH07209378A (ja) 1994-01-25 1994-01-25 試験装置

Publications (1)

Publication Number Publication Date
JPH07209378A true JPH07209378A (ja) 1995-08-11

Family

ID=11632637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6006227A Pending JPH07209378A (ja) 1994-01-25 1994-01-25 試験装置

Country Status (1)

Country Link
JP (1) JPH07209378A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006019082A1 (ja) * 2004-08-20 2008-05-08 株式会社アドバンテスト 試験装置、コンフィグレーション方法、及びデバイスインターフェース

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006019082A1 (ja) * 2004-08-20 2008-05-08 株式会社アドバンテスト 試験装置、コンフィグレーション方法、及びデバイスインターフェース
JP4842823B2 (ja) * 2004-08-20 2011-12-21 株式会社アドバンテスト 試験装置、コンフィグレーション方法、及びデバイスインターフェース

Similar Documents

Publication Publication Date Title
KR100499848B1 (ko) 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
US4862460A (en) Test pattern generator
JPH04218785A (ja) Ic試験装置
KR20010031522A (ko) 분산 동기화 및 제어를 가지는 모듈식 집적 회로 테스터
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
JP2001522051A (ja) パターン発生器制御式のデータバスを有する集積回路テスタ
WO2007138814A1 (ja) 試験装置および試験モジュール
JP2000187999A (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法
JP4377238B2 (ja) 半導体試験装置
US20050182583A1 (en) Testing apparatus
JPH10232271A (ja) Ic試験装置
US6185708B1 (en) Maintenance free test system
JP4026945B2 (ja) 混在ic試験装置及びこのic試験装置の制御方法
JPH07209378A (ja) 試験装置
JPH0627784B2 (ja) Ic試験装置
EP0432292A1 (en) Logic IC tester
JP2903890B2 (ja) Icテスタ
JP2001083216A (ja) 半導体試験装置
JPH1026655A (ja) Lsiの試験装置
JP2003035753A (ja) Lsiテスタ及びlsiテスタにおけるパターンデータのダウンロード方法
WO2007020756A1 (ja) 試験装置
JP2000292500A (ja) Lsiテスタ及びlsiテスタにおけるパターンデータのダウンロード方法
JP2002257906A (ja) 多数ピンの半導体装置を効率よくテストできる半導体テストシステム及びテスト方法
JPH05150009A (ja) テスト設計装置
JPH05182494A (ja) 試験装置