WO2007020756A1 - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
WO2007020756A1
WO2007020756A1 PCT/JP2006/313463 JP2006313463W WO2007020756A1 WO 2007020756 A1 WO2007020756 A1 WO 2007020756A1 JP 2006313463 W JP2006313463 W JP 2006313463W WO 2007020756 A1 WO2007020756 A1 WO 2007020756A1
Authority
WO
WIPO (PCT)
Prior art keywords
pin
test
register
under test
pin number
Prior art date
Application number
PCT/JP2006/313463
Other languages
English (en)
French (fr)
Inventor
Tadashi Okazaki
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Publication of WO2007020756A1 publication Critical patent/WO2007020756A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration

Definitions

  • the present invention relates to a test apparatus.
  • the present invention relates to a test apparatus for testing a plurality of devices under test.
  • This application is related to the following Japanese application. For designated countries where incorporation by reference is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • a test apparatus improves testing efficiency by simultaneously testing a plurality of devices under test such as semiconductor devices.
  • the test apparatus supplies a test signal output block of one pin resource force to the same terminal of the plurality of devices under test.
  • a terminal of the device under test is allocated to each pin resource of the test apparatus.
  • Each pin resource generates a test signal corresponding to the allocated terminal and supplies the generated test signal to the terminal.
  • the test equipment changes the terminals assigned to each pin resource and changes the content of the test signal output from each pin resource.
  • Patent Document 1 Japanese Patent Application No. 11 256049
  • the wiring to the terminals of the pin resource force testing device is determined in advance by default, and it is difficult to change the wiring.
  • the test equipment If the number of terminals of the device under test is less than the number of terminals specified in the initial settings, the test signal supply path does not need to be changed, so that the device under test can be tested. If the number exceeds the number of terminals specified in the initial setting, it is necessary to change the test signal supply path signal, so it is very difficult to test the device under test.
  • the test equipment when switching the device under test, the test equipment must change the pin number assigned to the pin resource.
  • the test apparatus had to be individually set for each pin resource, and the processing was complicated.
  • an object of the present invention is to provide a test apparatus that can solve the above-described problems.
  • This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a test apparatus that tests a plurality of devices under test having the same pin arrangement, and a control device that controls a test of the plurality of devices under test.
  • a plurality of pin resources provided corresponding to the terminals of the device under test, each of the pin resources being connected to a terminal of the device under test corresponding to the pin resource,
  • a test signal supply unit that supplies a test signal to the terminal, a plurality of pin allocation registers that respectively store pin numbers of the device under test that can be connected to the pin resource, and a plurality of pin assignment registers from the control device.
  • a selection register that stores selection information indicating whether to select the pin allocation register with V deviation that is broadcast to the pin resource, and the plurality of pin allocations Among the registers, a selection unit that selects a pin number stored in the pin allocation register specified by the selection information as a pin number of a terminal to which the pin resource is connected, and the control device in the test signal supply unit
  • the write command to the register is issued, it is detected whether or not the pin number of the write target specified as a part of the write command matches the pin number selected by the selection unit Write the write data specified by the write command to the register in the test signal supply unit on condition that the pin number of the detection unit and the write target coincides with the pin number selected by the selection unit Test with writing unit Providing the device.
  • the control device broadcasts the write command to the plurality of pin resources, and the same pin number is selected by each of the selection units.
  • the same register value is written to the corresponding register, and the same pin number is selected by the selection unit.
  • the two or more test signal supply units receive the substantially same test signal to the connection destination terminal. Alternatively, it may be supplied.
  • the control device stores a default pin number when executing a management program of the test device that performs! / ⁇ processing independent of the type of the device under test connected to the test device.
  • the selection information for selecting the default pin number register is broadcast to the plurality of pin resources, and a test program for performing a test corresponding to the device under test connected to the test apparatus is executed.
  • the selection information for selecting the pin number register corresponding to the device under test other than the default pin number register may be broadcast to the plurality of pin resources.
  • Each of the default pin number registers may be prohibited from being written by the control device that has received an instruction from the test program.
  • Each of the pin resources is connected to a terminal of the device under test corresponding to the pin resource, and an output signal output from the terminal device of the connection destination by the connection target device is an expected value.
  • the detection unit in each of the pin resources the control unit issues a write command to the register in the determination unit of the pin resource. In this case, it is detected whether or not the pin number to be written specified as a part of the write command matches the pin number selected by the selection unit, and each pin resource in the pin resource is detected.
  • the writing unit transfers write data specified by the write command to a register in the determination unit on condition that the pin number to be written matches the pin number selected by the selection unit. It may be written to.
  • the invention's effect it is possible to provide a test apparatus for a plurality of devices under test having the same pin arrangement, which can efficiently change settings.
  • FIG. 1 shows an overall configuration of a test apparatus 10 according to an embodiment in which a device under test 1 is connected as a test target.
  • FIG. 2 shows an overall configuration of a test apparatus 10 according to an embodiment in which a device under test 2 is connected as a test target.
  • FIG. 3 Shows the pin resource and the pin number assigned to the judgment unit when device under test 1 is connected.
  • FIG. 4 Shows the pin resource and pin number assigned to the judgment unit when device under test 2 is connected.
  • FIG. 5 shows a configuration of a test apparatus 40 according to a modification of the present embodiment.
  • FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment.
  • the test apparatus 10 can change the pin arrangement setting when testing a plurality of devices under test having the same pin arrangement.
  • the test apparatus 10 includes a control apparatus 11 that controls tests of a plurality of devices under test 1 such as semiconductor devices, and a plurality of pin resources 12 that are provided corresponding to the terminals of the device under test 1, respectively. A plurality of devices under test 1 having the same pin arrangement are tested.
  • the test apparatus 10 includes, for example, a force including two pin resources 12 (12-1, 1, 2-2), and may include a plurality of pin resources 12 instead of the two pin resources 12.
  • the control device 11 controls the entire test device 10.
  • the control device 11 performs various settings and controls for the pin resource 12. Specifically, the control device 11 controls the operation of each pin resource 12 by broadcasting information and commands via the bus 13 and writing various data to various registers in the pin resource 12. .
  • Each pin resource 12 includes a test signal supply unit 21, a plurality of determination units 23, and a plurality of pin allocation registers 1st to n-th (n is an integer of 2 or more) 25-1, 25-2 ,..., 25—n (hereinafter collectively referred to as pin allocation register 25), selection register 26, selection unit 27, detection unit 28, and write unit 29 Have.
  • pin allocation register 25 a pin number of a terminal of the device under test 1 connected to the test apparatus 10.
  • Each pin resource 12 provides a test signal for the assigned pin number and also determines the output signal for the assigned pin number.
  • the test signal supply unit 21 is connected to a terminal of the device under test 1 corresponding to the pin resource 12 and supplies a test signal to a connection destination terminal. Each test signal supply unit 21 has 1 Alternatively, a test signal is supplied to a plurality of devices under test 1.
  • the test signal supply unit 21-1 supplies a test signal to the device under test 1-A and the device under test 1-C
  • the test signal supply unit 21-2 includes the device under test 1B and the device under test 1 Supply test signal to D.
  • the test signal supply unit 21 includes a register 22 inside.
  • the register 22 is written with data designated by a write command issued by the control device 11 by broadcast.
  • the test signal supply unit 21 operates according to the information written in the register 22.
  • Each determination unit 23 is connected to the terminal of the device under test 1 corresponding to the pin resource 12, and the output signal output from the connection destination terminal 1 by the connected device under test 1 is an expected value. It is determined whether or not it matches. More specifically, the determination unit 23 determines that the device under test 1 is a non-defective product if it determines that the output signal output from one device under test is the same as the expected value. If it is determined that the output signal that is output is not the same as the expected value, the device under test 1 is determined to be defective. Further, in one pin resource 12, there are provided as many determination units 23 as the number of devices under test 1 to which the test signal supply unit 21 supplies test signals.
  • Each judgment unit 23 receives an output signal from one device under test 1 and judges pass / fail for each device under test 1.
  • the determination unit 23 includes a register 24 inside. Information is written in the register 24 by a write command issued from the control device 11 by broadcast. The determination unit 23 operates according to the information written in the register 24.
  • Each pin allocation register 25 stores the pin number of the device under test 1 that can be connected to the pin resource 12. More specifically, the pin assignment register 25 stores the pin number of the device under test 1 assigned to the pin resource 12 corresponding to the type of the device under test 1 to be connected. For example, when the test apparatus 10 tests the first and second types of devices under test 1, the first pin allocation register 25-1 uses the corresponding pin resources when measuring the first type of devices under test 1. Stores the pin number of the 12 test signal supply destinations, and the second pin allocation register 25-2 stores the pin number for the pin resource 12 to supply the test signal when measuring the second type device under test 1.
  • the stored contents can be rewritten by the controller 11. Or at least one of them may be prohibited from being rewritten.
  • the selection register 26 stores selection information indicating which pin allocation register 25 to be broadcasted from the control device 11 to the plurality of pin resources 12 is selected. Each selection register 26 of each pin resource 12 stores the same selection information by broadcasting and writing the selection information. Then, the selection register 26 supplies the stored selection information to the selection unit 27.
  • the selection unit 27 selects a pin number stored in the pin allocation register 25 specified by the selection information among the plurality of pin allocation registers 25 as the pin number of the terminal to which the pin resource 12 is connected. Then, the selection unit 27 supplies the selected pin number to the detection unit 28.
  • the detection unit 28 has a write target pin number specified as a part of the write command, It is detected whether or not the force matches the pin number selected by the selector 27. More specifically, when the control device 11 sets a parameter or the like used for a test for the test signal supply unit 21 or the determination unit 23, the control device 11 stores the register 22 in the test signal supply unit 21 or the determination unit 23.
  • the write command to which the write data to be written to the register 24 and the pin number for specifying the pin resource 12 to be written is specified is issued by broadcast.
  • the detection unit 28 of each pin resource 12 receives the write command issued from the control device 11, the pin number specified in the write command matches the pin number selected by the selection unit 27. Is detected. If the detector 28 does not detect a match, it ignores the write command. Further, when detecting a match, the detection unit 28 supplies the write command to the writing unit 29, assuming that the write command is for the pin resource.
  • the writer 29 is subject to write data specified by the write command on condition that the pin number to be written matches the pin number selected by the selector 27.
  • the test signal supply unit 21 and the determination unit 23 in which information is written in the register operate according to the written information.
  • the test signal supply unit 21 generates a test signal according to the information in the register 22, and the determination unit 23 determines the output signal according to the information in the register 24.
  • the control apparatus 11 issues a write command specifying the target pin resource 12 by broadcasting, the test signal supply unit for the target pin resource 12 is obtained. 21 and judgment unit 23 can be rewritten. Therefore, the control device 11 can easily perform various settings for supplying the test signal and determining the output signal.
  • the test apparatus 10 can switch the type of device under test.
  • the control device 11 changes the terminal that receives the test signal of each pin resource 12 and the terminal that receives the output signal, and also sets the content and timing of the test signal and the content of the judgment process. Set a new resource 12.
  • the control device 11 issues selection information to each pin resource 12 by broadcasting, and each selection register 26 is internally The selection information is stored.
  • the selection unit 27 changes the pin allocation register 25 to be selected.
  • the pin resource 12 changes the pin number of the assigned device under test 1. That is, when a write command is issued from the control device 11 by broadcast, the detection unit 28 passes the write command in which the pin number after switching the type of device under test is passed to the writing unit 29. Supply. Therefore, the control device 11 can set the content and timing of the test signal corresponding to the device under test after switching to the pin resource 12.
  • the control device 11 broadcasts a write command to a plurality of pin resources 12, and two or more test signal supply units 21 in which the same pin number is selected by each selection unit 27.
  • the same register value may be written to the corresponding register 22 in the.
  • the two or more test signal supply units 21 for which the same pin number is selected by the selection unit 27 supplies substantially the same test signal to the connection destination terminal.
  • the pin resource 12—1 is connected to the device under test 1—A, 1— Power to supply test signal to C, pin resource 12-2 is 1-, 1 Power to supply test signal to D
  • Pin resource 12-1 and pin resource 12-2 are the devices under test 1—A to 1 — Output substantially the same test signal to the terminal with the same pin number of D.
  • the test apparatus 10 has a large number of terminals having relatively few terminals. The devices under test can be tested at the same time without changing the wiring.
  • FIG. 2 shows a configuration of the test apparatus 10 according to the present embodiment in which a device under test 2 (2-A, 2-C) having more terminals than the device under test 1 is connected.
  • the controller 11 supplies a pin number to the pin resource 12 so that a test signal is supplied from a plurality of pin resources 12 to one device under test 2. Is assigned. By assigning the pin numbers in this way, the test apparatus 10 can test the device under test 2 having a larger number of terminals than the number of terminals of the device under test 1 shown in FIG. .
  • FIG. 3 is a diagram showing pin number assignment to each pin resource 12 when four devices under test 1 having 13 terminals to which a test signal must be supplied are connected.
  • Figure 4 shows the pin number assignment for each pin resource 12 when two devices under test 2 with 26 terminals to which test signals must be supplied are connected. Note that the tables shown in Fig. 3 and Fig. 4 show the pin numbers to which the power numbers that indicate combinations of numbers and alphabets are assigned, and the device numbers of the devices under test to which the alphabets are connected. Is shown.
  • the first pin assignment register 25-1 of each pin resource 12 stores the pin number assignment information shown in Fig. 3, and the test signal is sent to four devices under test with two pin resources 12 Supply.
  • the second pin assignment register 25-2 of each pin resource 12 stores the pin number assignment information shown in Figure 4, and two pin resources 12 supply test signals to two test devices. is doing.
  • the test apparatus 10 can cope with the change of the device under test simply by switching the pin assignment register 25 stored in this way.
  • FIG. 5 shows a configuration of a test apparatus 40 according to a modification example of the present embodiment.
  • the test apparatus 40 includes a control apparatus 11 and a plurality of pin resources 12 and simultaneously tests a plurality of devices under test 1 having the same pin arrangement.
  • Pin resources 12 Includes a test signal supply unit 21, a plurality of determination units 23, and a plurality of first to nth (n is an integer of 2 or more) pin damage size registers 25—1, 25-2,. — N, a selection register 26, a selection register, a detection unit 28, a writing unit 29, and a default pin allocation register 41.
  • Elements having the same functions and configurations as those of the test apparatus 10 in the test apparatus 40 are denoted by the same reference numerals in the drawing, and detailed description thereof is omitted.
  • the test apparatus 40 will be described with respect to differences from the test apparatus 10.
  • the default pin assignment register 41 is provided in parallel with the plurality of pin assignment registers 25.
  • the selection unit 27 selects the pin number stored in the pin allocation register 25 specified by the selection information from among the default pin allocation register 41 and the plurality of pin allocation registers 25, and indicates the terminal to which the pin resource 12 is connected. Select as pin number.
  • the default pin assignment register 41 stores the default pin number when executing a management program for managing the test equipment.
  • the control device 11 When executing a test program for performing a test corresponding to the device under test 1 connected to the control device 11, the control device 11 is a pin allocation register corresponding to the device under test 1 other than the default pin number register. Broadcasts selection information for selecting 25 to multiple pin resources 12. Thus, the control device 11 can assign pin numbers to the plurality of pin resources 12 when testing the device under test 1.
  • the control device 11 executes the management program of the test device that performs! / ⁇ processing that does not depend on the type of the device under test 1 connected to the control device 11, the default pin
  • the selection information for selecting the default pin allocation register 41 storing the number is broadcast to a plurality of pin resources 12.
  • the management program is, for example, a diagnostic program for self-diagnosis of the test apparatus 10, a program for initializing the test apparatus 10, a calibration program for calibrating the test apparatus 10.
  • the default pin allocation register 41 may be a RAM! Alternatively, only the default pin assignment register 41 may be ROM. By using ROM, The test apparatus 10 can avoid such a situation that the default pin assignment register 41 cannot be restored to the default setting due to erroneous erasure or the like. As another example, the test apparatus 10 may prohibit writing to the default pin assignment register 41 by the user program.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　同一のピン配置を有する複数の被試験デバイスの試験を制御する制御装置と、それぞれが被試験デバイスの端子に対応して設けられた複数のピンリソースとを備える。各ピンリソースは、接続先の端子に試験信号を供給する試験信号供給部と、被試験デバイスのピン番号をそれぞれ記憶する複数のピン割付レジスタと、いずれのピン割付レジスタを選択するかを示す選択情報を記憶する選択レジスタと、選択情報により指定されるピン割付レジスタに記憶されたピン番号を選択する選択部と、制御装置が試験信号供給部へ書込コマンドを発行した場合に書込コマンドで指定されたピン番号が選択されたピン番号と一致するか否かを検出する検出部と、ピン番号が一致することを条件として書込コマンドで指定された書込データを試験信号供給部へ書き込む書込部とを有する。

Description

明 細 書
試験装置
技術分野
[0001] 本発明は、試験装置に関する。特に本発明は、複数の被試験デバイスを試験する 試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み 込みが認められる指定国については、下記の出願に記載された内容を参照により本 出願に組み込み、本出願の一部とする。
1.特願 2005— 233940 出願日 2005年 8月 12日
背景技術
[0002] 試験装置は、半導体デバイス等の被試験デバイスを複数同時に試験することにより 試験を効率ィ匕している。試験装置は、複数の被試験デバイスを同時に試験する場合 、試験信号の供給ブロックである 1つのピンリソース力 出力された試験信号を、複数 の被試験デバイスの同一端子に供給する。
ここで、試験装置の各ピンリソースには、被試験デバイスの端子が割り付けられる。 各ピンリソースは、割り付けられた端子に対応する試験信号を生成し、生成した試験 信号を当該端子に供給する。試験装置は、ピンリソースを変更せずに被試験デバィ スの種類を切り換える場合、各ピンリソースに割り付けている端子を変更するとともに 、各ピンリソースから出力する試験信号の内容を変更する。
また、従来、ハードウェアの構成変更を意識することなくテスタピンを変更するテスト システムが知られて 、る（例えば特許文献 1参照。）。
特許文献 1：特願平 11 256049
発明の開示
発明が解決しょうとする課題
[0003] ところで、複数の被試験デバイスを同時に試験する試験装置は、ピンリソース力 試 験デバイスの端子までの配線が初期設定で予め定まっており、その配線を変更する ことは困難である。
このことから、被試験デバイスの種類を切り換える場合、試験装置は、切り換え後の 被試験デバイスの端子数が初期設定で定められた端子数以下であれば試験信号供 給経路を変更しなくてもよいため、その被試験デバイスを試験できるが、切り換え後 の被試験デバイスの端子数が初期設定で定められた端子数を超えていれば試験信 号供給経路信号の変更が必要となるため、その被試験デバイスを試験することは非 常に困難である。
また、試験装置は、被試験デバイスを切り換える場合、ピンリソースに割り付けられ ているピン番号を変更しなければならない。しかし、試験装置は、各ピンリソースに対 してそれぞれ個別に設定しなければならず処理が煩雑であった。
[0004] そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目 的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせ により達成される。また従属項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0005] 即ち、本発明の第 1の形態によると、同一のピン配置を有する複数の被試験デバィ スを試験する試験装置であって、前記複数の被試験デバイスの試験を制御する制御 装置と、それぞれが前記被試験デバイスの端子に対応して設けられた複数のピンリソ 一スとを備え、 それぞれの前記ピンリソースは、当該ピンリソースに対応する前記被 試験デバイスの端子に接続され、接続先の当該端子に試験信号を供給する試験信 号供給部と、当該ピンリソースに接続されうる前記被試験デバイスのピン番号をそれ ぞれ記憶する複数のピン割付レジスタと、前記制御装置から前記複数のピンリソース に対してブロードキャストされる、 Vヽずれの前記ピン割付レジスタを選択するかを示す 選択情報を記憶する選択レジスタと、前記複数のピン割付レジスタのうち、前記選択 情報により指定される前記ピン割付レジスタに記憶されたピン番号を、当該ピンリソー スが接続された端子のピン番号として選択する選択部と、前記制御装置が前記試験 信号供給部内のレジスタへの書込コマンドを発行した場合に、前記書込コマンドの一 部として指定された書込対象のピン番号が、前記選択部により選択されたピン番号と 一致するか否かを検出する検出部と、前記書込対象のピン番号が前記選択部により 選択されたピン番号と一致することを条件として、前記書込コマンドにより指定される 書込データを前記試験信号供給部内のレジスタへ書き込む書込部とを有する試験 装置を提供する。
[0006] 前記制御装置は、前記複数のピンリソースに対して前記書込コマンドをブロードキ ャストして、それぞれの前記選択部により同一の前記ピン番号が選択された 2以上の 前記試験信号供給部内の対応するレジスタに対し同一のレジスタ値を書き込み、前 記選択部により同一の前記ピン番号が選択された 2以上の前記試験信号供給部は、 実質的に同一の前記試験信号を接続先の端子に対して供給してもよい。
[0007] 前記制御装置は、当該試験装置に接続される前記被試験デバイスの種類に依存 しな!/ヽ処理を行う当該試験装置の管理プログラムを実行する場合に、デフォルトのピ ン番号を記憶したデフォルト用ピン番号レジスタを選択する前記選択情報を前記複 数のピンリソースに対してブロードキャストし、当該試験装置に接続される前記被試験 デバイスに対応する試験を行う試験プログラムを実行する場合に、前記デフォルト用 ピン番号レジスタ以外の、当該被試験デバイスに応じた前記ピン番号レジスタを選択 する前記選択情報を前記複数のピンリソースに対してブロードキャストしてもよい。
[0008] それぞれの前記デフォルト用ピン番号レジスタは、前記試験プログラムの指示を受 けた前記制御装置による書き込みを禁止してもよい。
[0009] それぞれの前記ピンリソースは、当該ピンリソースに対応する前記被試験デバイス の端子に接続され、接続先の前記被試験デバイスが接続先の当該端子カゝら出力す る出力信号が期待値と一致するか否かを判定する判定部を更に有し、それぞれの前 記ピンリソース内の前記検出部は、前記制御装置が当該ピンリソースの前記判定部 内のレジスタへの書込コマンドを発行した場合に、前記書込コマンドの一部として指 定された書込対象のピン番号が、前記選択部により選択されたピン番号と一致する か否かを検出し、それぞれの前記ピンリソース内の前記書込部は、前記書込対象の ピン番号が前記選択部により選択されたピン番号と一致することを条件として、前記 書込コマンドにより指定される書込データを前記判定部内のレジスタへ書き込んでも よい。
[0010] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。
発明の効果 [0011] 本発明によれば、同一のピン配置を有する複数の被試験デバイスの試験装置であ つて、効率的に設定変更する試験装置を提供することができる。
図面の簡単な説明
[0012] [図 1]試験対象として被試験デバイス 1が接続された実施形態に係る試験装置 10の 全体構成を示す。
[図 2]試験対象として被試験デバイス 2が接続された実施形態に係る試験装置 10の 全体構成を示す。
[図 3]被試験デバイス 1が接続された場合のピンリソース及び判定部に割り付けられる ピン番号を示す。
[図 4]被試験デバイス 2が接続された場合のピンリソース及び判定部に割り付けられる ピン番号を示す。
[図 5]本実施形態の変形例に係る試験装置 40の構成を示す。
符号の説明
[0013] 1 被試験デバイス
2 被試験デバイス
10 試験装置
11 制御装置
12 ピンリソース
13 ノ ス
21 試験信号供給部
22 レジスタ
23 判定部
24 レジスタ
25 ピン害 ij付レジスタ
26 選択レジスタ
27 選択部
28 検出部
29 書込部 40 試験装置
41 デフォルト用ピン割付レジスタ
発明を実施するための最良の形態
[0014] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0015] 図 1は、本実施形態に係る試験装置 10の構成を示す。試験装置 10は、同一のピン 配置を有する複数の被試験デバイスの試験にお!、て、ピン配置の設定変更を行うこ とがでさる。
試験装置 10は、半導体デバイス等の複数の被試験デバイス 1の試験を制御する制 御装置 11と、それぞれが被試験デバイス 1の端子に対応して設けられた複数のピン リソース 12とを備え、同一のピン配置を有する複数の被試験デバイス 1を試験する。 なお、本実施形態では、試験装置 10は、一例として 2つのピンリソース 12 (12—1, 1 2— 2)を備える力 2つのピンリソース 12に限らず複数のピンリソース 12を備えてよい
[0016] 制御装置 11は、試験装置 10の全体を制御する。制御装置 11は、ピンリソース 12 に対して各種の設定及び制御を行う。具体的には、制御装置 11は、バス 13を介して 情報及びコマンドをブロードキャストし、ピンリソース 12内の各種のレジスタに対して 各種のデータを書き込むことにより、各ピンリソース 12の動作を制御する。
[0017] それぞれのピンリソース 12は、試験信号供給部 21と、複数の判定部 23と、第 1〜 第 n (nは 2以上の整数）の複数のピン割付レジスタ 25— 1, 25- 2, · ··, 25— n (以下 、総称して説明する場合にはピン割付レジスタ 25という。）と、選択レジスタ 26と、選 択部 27と、検出部 28と、書込部 29とを有する。各ピンリソース 12は、当該試験装置 1 0に接続される被試験デバイス 1の端子のピン番号が割り付けられている。各ピンリソ ース 12は、割り付けられたピン番号に対して試験信号を供給し、また、割り付けられ たピン番号力もの出力信号を判定する。
[0018] 試験信号供給部 21は、当該ピンリソース 12に対応する被試験デバイス 1の端子に 接続され、接続先の端子に試験信号を供給する。また、各試験信号供給部 21は、 1 又は複数の被試験デバイス 1に対して試験信号を供給する。例えば、試験信号供給 部 21— 1は、被試験デバイス 1— A及び被試験デバイス 1—Cに試験信号を供給し、 試験信号供給部 21— 2は、被試験デバイス 1 B及び被試験デバイス 1 Dに試験 信号を供給する。試験信号供給部 21は、内部にレジスタ 22を含む。レジスタ 22は、 制御装置 11からブロードキャストにより発行された書込コマンドによって指定されたデ ータが書き込まれる。試験信号供給部 21は、レジスタ 22に書き込まれている情報に 従って動作する。
[0019] それぞれの判定部 23は、当該ピンリソース 12に対応する被試験デバイス 1の端子 に接続され、接続先の被試験デバイス 1が接続先の端子カゝら出力する出力信号が期 待値と一致するか否かを判定する。より具体的には、判定部 23は、被試験デバイス 1 カゝら出力された出力信号が期待値と同一と判断すれば被試験デバイス 1は良品であ ると判定し、被試験デバイス 1から出力された出力信号が期待値と同一ではないと判 断すれば被試験デバイス 1は不良であると判定する。また、 1つのピンリソース 12内 には、試験信号供給部 21が試験信号を供給する被試験デバイス 1の数と同数の判 定部 23が設けられている。各判定部 23は、 1つの被試験デバイス 1から出力信号が 入力され、被試験デバイス 1毎に良否を判定する。また、判定部 23は、内部にレジス タ 24を含む。レジスタ 24は、制御装置 11からブロードキャストにより発行された書込 コマンドによって情報が書き込まれる。判定部 23は、レジスタ 24に書き込まれている 情報に従って動作する。
[0020] 各ピン割付レジスタ 25は、当該ピンリソース 12に接続されうる被試験デバイス 1のピ ン番号をそれぞれ記憶する。より具体的には、ピン割付レジスタ 25は、接続される被 試験デバイス 1の種類に対応して、当該ピンリソース 12に割り付けられた被試験デバ イス 1のピン番号を記憶する。例えば、試験装置 10が第 1及び第 2の種類の被試験 デバイス 1を試験する場合において、第 1ピン割付レジスタ 25— 1は第 1種類の被試 験デバイス 1を測定する場合における当該ピンリソース 12の試験信号の供給先のピ ン番号を記憶し、第 2ピン割付レジスタ 25— 2は第 2種類被試験デバイス 1を測定す る場合における当該ピンリソース 12が試験信号を供給するピン番号を記憶する。な お、ピン割付レジスタ 25は、記憶している内容が、制御装置 11により書き換え可能で あっても、また少なくとも一つが書き換え禁止であってもよい。
[0021] 選択レジスタ 26は、制御装置 11から複数のピンリソース 12に対してブロードキャス トされる、いずれのピン割付レジスタ 25を選択するかを示す選択情報を記憶する。各 ピンリソース 12の各選択レジスタ 26は、選択情報がブロードキャストされて書き込ま れることにより、同一の選択情報を記憶する。そして、選択レジスタ 26は、記憶してい る選択情報を選択部 27に供給する。
選択部 27は、複数のピン割付レジスタ 25のうち、選択情報により指定されるピン割 付レジスタ 25に記憶されたピン番号を、当該ピンリソース 12が接続された端子のピン 番号として選択する。そして、選択部 27は、選択したピン番号を検出部 28に供給す る。
[0022] 検出部 28は、制御装置 11が試験信号供給部 21内のレジスタ 22への書込コマンド を発行した場合に、書込コマンドの一部として指定された書込対象のピン番号が、選 択部 27により選択されたピン番号と一致する力否かを検出する。より具体的には、制 御装置 11は、試験信号供給部 21又は判定部 23に対して試験に用いるパラメータ等 の設定をする場合、試験信号供給部 21内のレジスタ 22又は判定部 23内のレジスタ 24に書き込む書込データ、及び、書き込み対象となるピンリソース 12を特定するピン 番号が指定された書込コマンドをブロードキャストにより発行する。各ピンリソース 12 の検出部 28は、制御装置 11から発行された書込コマンドを受け付けると、その書込 コマンドに指定されているピン番号と、選択部 27により選択されているピン番号との 一致を検出する。検出部 28は、一致を検出しない場合、その書込コマンドを無視す る。また、検出部 28は、一致を検出した場合、その書込コマンドが当該ピンリソースを 対象とするものであるとして、書込部 29に供給する。
[0023] 書込部 29は、書込対象のピン番号が選択部 27により選択されたピン番号と一致す ることを条件として、書込コマンドにより指定される書込データを、書き込み対象となる レジスタ 22又はレジスタ 24へ書き込む。レジスタ内に情報が書き込まれた試験信号 供給部 21及び判定部 23は、書き込まれた情報に従って動作する。例えば、試験信 号供給部 21は、レジスタ 22内の情報に従って試験信号を生成し、判定部 23は、レ ジスタ 24内の情報に従って出力信号を判定する。 [0024] 以上のような試験装置 10によれば、制御装置 11がブロードキャストにより目的のピ ンリソース 12を指定した書込コマンドを発行することにより、その目的のピンリソース 1 2の試験信号供給部 21及び判定部 23を書き換えることができる。従って、制御装置 11は、試験信号の供給及び出力信号の判定の各種設定を容易に行うことができる。
[0025] さらに、試験装置 10は、被試験デバイスの種類を切り替えることができる。被試験 デバイスの種類を切り換える場合、制御装置 11は、各ピンリソース 12の試験信号の 供給先の端子及び出力信号を受け付ける端子を変更するとともに、試験信号の内容 及びタイミング並びに判定処理の内容をピンリソース 12に対して新たに設定する。
[0026] 各ピンリソース 12の試験信号の供給先の端子が変更される場合、制御装置 11は、 各ピンリソース 12に対して選択情報をブロードキャストにより発行し、各選択レジスタ 2 6は、内部にその選択情報を記憶する。選択レジスタ 26内の選択情報が変更される と、選択部 27は、選択するピン割付レジスタ 25を変更する。
これによりピンリソース 12は、割り付けられた被試験デバイス 1のピン番号を変更す る。すなわち、制御装置 11からブロードキャストにより書込コマンドが発行された場合 、検出部 28は、被試験デバイスの種類を切り換えた後のピン番号が指定された書込 コマンドを通過させて書込部 29に供給する。従って、制御装置 11は、ピンリソース 12 に対して、切り換え後の被試験デバイスに対応した試験信号の内容及びタイミング等 を設定できる。
[0027] また、制御装置 11は、複数のピンリソース 12に対して書込コマンドをブロードキャス トして、それぞれの選択部 27により同一のピン番号が選択された 2以上の試験信号 供給部 21内の対応するレジスタ 22に対し同一のレジスタ値を書き込んでも良い。こ の場合、選択部 27により同一のピン番号が選択された 2以上の試験信号供給部 21 は、実質的に同一の試験信号を接続先の端子に対して供給する。例えば、制御装 置 11に対して被試験デバイス 1—A, 1 -B, 1 -C, 1—Dが接続されている場合、ピ ンリソース 12— 1は被試験デバイス 1—A, 1—Cに対して試験信号を供給し、ピンリソ ース 12— 2は1ー ， 1 Dに試験信号を供給する力 ピンリソース 12—1及びピンリ ソース 12— 2は、被試験デバイス 1— A〜 1— Dの同一ピン番号の端子に実質的に 同一の試験信号を出力する。 このように、 2以上の試験信号供給部 21が実質的に同一の試験信号を出力して複 数の被試験デバイス 1を試験することにより、試験装置 10は、比較的に少ない端子を 有する多数の被試験デバイスを、配線の変更をせずに、同時に試験をすることがで きる。
[0028] 図 2は、被試験デバイス 1よりも端子数が多い被試験デバイス 2 (2— A, 2— C)が接 続された本実施形態に係る試験装置 10の構成を示す。
端子数が多い被試験デバイス 2が接続される場合、制御装置 11は、 1つの被試験 デバイス 2に対して複数のピンリソース 12から試験信号を供給するように、ピンリソー ス 12に対してピン番号を割り付ける。このようにピン番号が割け付られることにより、試 験装置 10は、図 1で示した被試験デバイス 1が有する端子数よりも、端子数が多い被 試験デバイス 2に対して試験することができる。
[0029] 図 3は、試験信号を供給しなければならない端子数が 13本の被試験デバイス 1が 4 つ接続された場合における、各ピンリソース 12に対するピン番号の割付を示した図 である。図 4は、試験信号を供給しなければならない端子数が 26本の被試験デバィ ス 2が 2つ接続された場合における、各ピンリソース 12に対するピン番号の割付を示 した図である。なお、図 3及び図 4に示した表の中には、数字とアルファベットの組み 合わせが示されている力 数字が割り付けられたピン番号を示し、アルファベットが接 続された被試験デバイスのデバイス番号を示している。
例えば、各ピンリソース 12の第 1ピン割付レジスタ 25— 1は、図 3に示したピン番号 の割付情報を記憶しており、 2つのピンリソース 12で 4つの被試験デバイスに対して 試験信号を供給している。また、各ピンリソース 12の第 2ピン割付レジスタ 25— 2は、 図 4に示したピン番号の割付情報を記憶しており、 2つのピンリソース 12で 2つの試験 デバイスに対して試験信号を供給している。試験装置 10は、このように記憶がされた ピン割付レジスタ 25を切り換えるだけで被試験デバイスの変更に対応することができ る。
[0030] 図 5は、本実施形態の変形例に係る試験装置 40の構成を示す。
本変形例に係る試験装置 40は、制御装置 11と、複数のピンリソース 12を備え、同 一のピン配置を有する複数の被試験デバイス 1を、同時に試験する。ピンリソース 12 は、試験信号供給部 21と、複数の判定部 23と、第 1〜第 n(nは 2以上の整数)の複 数のピン害 寸レジスタ 25— 1, 25- 2, · ··, 25— nと、選択レジスタ 26と、選択咅 と 、検出部 28と、書込部 29と、デフォルト用ピン割付レジスタ 41とを有する。なお、試 験装置 40における試験装置 10と同一の機能及び構成を取る要素は、図面中に同 一の符号を付けてその詳細な説明を省略する。試験装置 40は、以下、試験装置 10 との相違点について説明をする。
[0031] デフォルト用ピン割付レジスタ 41は、複数のピン割付レジスタ 25と並列的に設けら れている。選択部 27は、デフォルト用ピン割付レジスタ 41及び複数のピン割付レジス タ 25のうち、選択情報により指定されるピン割付レジスタ 25に記憶されたピン番号を 、当該ピンリソース 12が接続された端子のピン番号として選択する。デフォルト用ピン 割付レジスタ 41は、試験装置を管理するための管理プログラムを実行する場合のデ フォルトのピン番号を記憶して!/、る。
制御装置 11は、当該制御装置 11に接続される被試験デバイス 1に対応する試験 を行う試験プログラムを実行する場合に、デフォルト用ピン番号レジスタ以外の、当該 被試験デバイス 1に応じたピン割付レジスタ 25を選択する選択情報を複数のピンリソ ース 12に対してブロードキャストする。これにより、制御装置 11は、被試験デバイス 1 を試験する場合に、複数のピンリソース 12に対してピン番号の割付ができる。
[0032] また、制御装置 11は、当該制御装置 11に接続される被試験デバイス 1の種類に依 存しな!/ヽ処理を行う当該試験装置の管理プログラムを実行する場合に、デフォルトの ピン番号を記憶したデフォルト用ピン割付レジスタ 41を選択する選択情報を複数の ピンリソース 12に対してブロードキャストする。管理プログラムは、例えば、当該試験 装置 10を自己診断する診断プログラム、当該試験装置 10を初期化するプログラム及 び当該試験装置 10を校正するキャリブレーションプログラム等である。これにより制御 装置 11は、各種の被試験デバイスに対して試験をすることによって設定が変更され た場合であっても、速やかにピンリソースの割付をしてデフォルトに戻した状態で診 断、初期化及びキャリブレーション等をすることができる。
[0033] なお、デフォルト用ピン割付レジスタ 41は、 RAMであってよ!、。また、これに代えて 、デフォルト用ピン割付レジスタ 41のみ ROMであってよい。 ROMにすることにより、 試験装置 10は、デフォルト用ピン割付レジスタ 41が誤消去等されることによりデフォ ルトの設定に戻せなくなる等の事態を回避できる。また、他の例として、試験装置 10 は、ユーザプログラムによるデフォルト用ピン割付レジスタ 41に対する書き込みを禁 止してちょい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良を加えることが可能であることが当業者に明らかである。その様な変更または改 良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載 力 明らかである。

Claims

請求の範囲
[1] 同一のピン配置を有する複数の被試験デバイスを試験する試験装置であって、 前記複数の被試験デバイスの試験を制御する制御装置と、
それぞれが前記被試験デバイスの端子に対応して設けられた複数のピンリソースと を備え、
それぞれの前記ピンリソースは、
当該ピンリソースに対応する前記被試験デバイスの端子に接続され、接続先の当 該端子に試験信号を供給する試験信号供給部と、
当該ピンリソースに接続されうる前記被試験デバイスのピン番号をそれぞれ記憶す る複数のピン割付レジスタと、
前記制御装置力も前記複数のピンリソースに対してブロードキャストされる、 V、ずれ の前記ピン割付レジスタを選択するかを示す選択情報を記憶する選択レジスタと、 前記複数のピン割付レジスタのうち、前記選択情報により指定される前記ピン割付 レジスタに記憶されたピン番号を、当該ピンリソースが接続された端子のピン番号とし て選択する選択部と、
前記制御装置が前記試験信号供給部内のレジスタへの書込コマンドを発行した場 合に、前記書込コマンドの一部として指定された書込対象のピン番号が、前記選択 部により選択されたピン番号と一致するか否かを検出する検出部と、
前記書込対象のピン番号が前記選択部により選択されたピン番号と一致することを 条件として、前記書込コマンドにより指定される書込データを前記試験信号供給部内 のレジスタへ書き込む書込部と
を有する試験装置。
[2] 前記制御装置は、前記複数のピンリソースに対して前記書込コマンドをブロードキ ャストして、それぞれの前記選択部により同一の前記ピン番号が選択された 2以上の 前記試験信号供給部内の対応するレジスタに対し同一のレジスタ値を書き込み、 前記選択部により同一の前記ピン番号が選択された 2以上の前記試験信号供給部 は、実質的に同一の前記試験信号を接続先の端子に対して供給する
請求項 1に記載の試験装置。
[3] 前記制御装置は、
当該試験装置に接続される前記被試験デバイスの種類に依存しな ヽ処理を行う当 該試験装置の管理プログラムを実行する場合に、デフォルトのピン番号を記憶したデ フォルト用ピン番号レジスタを選択する前記選択情報を前記複数のピンリソースに対 してブロードキャストし、
当該試験装置に接続される前記被試験デバイスに対応する試験を行う試験プログ ラムを実行する場合に、前記デフォルト用ピン番号レジスタ以外の、当該被試験デバ イスに応じた前記ピン番号レジスタを選択する前記選択情報を前記複数のピンリソー スに対してブロードキャストする
請求項 1に記載の試験装置。
[4] それぞれの前記デフォルト用ピン番号レジスタは、前記試験プログラムの指示を受 けた前記制御装置による書き込みを禁止する
請求項 3に記載の試験装置。
[5] それぞれの前記ピンリソースは、当該ピンリソースに対応する前記被試験デバイス の端子に接続され、接続先の前記被試験デバイスが接続先の当該端子カゝら出力す る出力信号が期待値と一致するか否かを判定する判定部を更に有し、
それぞれの前記ピンリソース内の前記検出部は、前記制御装置が当該ピンリソース の前記判定部内のレジスタへの書込コマンドを発行した場合に、前記書込コマンドの 一部として指定された書込対象のピン番号が、前記選択部により選択されたピン番 号と一致するか否かを検出し、
それぞれの前記ピンリソース内の前記書込部は、前記書込対象のピン番号が前記 選択部により選択されたピン番号と一致することを条件として、前記書込コマンドによ り指定される書込データを前記判定部内のレジスタへ書き込む
請求項 1に記載の試験装置。
PCT/JP2006/313463 2005-08-12 2006-07-06 試験装置 WO2007020756A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-233940 2005-08-12
JP2005233940A JP2007047098A (ja) 2005-08-12 2005-08-12 試験装置

Publications (1)

Publication Number Publication Date
WO2007020756A1 true WO2007020756A1 (ja) 2007-02-22

Family

ID=37757424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313463 WO2007020756A1 (ja) 2005-08-12 2006-07-06 試験装置

Country Status (3)

Country Link
JP (1) JP2007047098A (ja)
TW (1) TW200706896A (ja)
WO (1) WO2007020756A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044391A1 (fr) 2006-10-05 2008-04-17 Advantest Corporation Dispositif de contrôle, procédé de contrôle et procédé de fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168061A (ja) * 1984-02-10 1985-08-31 Advantest Corp 論理回路試験装置
JPH0273250U (ja) * 1988-11-22 1990-06-05
JPH03128473A (ja) * 1989-06-22 1991-05-31 Texas Instr Inc <Ti> 再構成可能論理検査装置
JP2002203399A (ja) * 2000-10-31 2002-07-19 Agilent Technol Inc 高機能化された後デコードを有するメモリテスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168061A (ja) * 1984-02-10 1985-08-31 Advantest Corp 論理回路試験装置
JPH0273250U (ja) * 1988-11-22 1990-06-05
JPH03128473A (ja) * 1989-06-22 1991-05-31 Texas Instr Inc <Ti> 再構成可能論理検査装置
JP2002203399A (ja) * 2000-10-31 2002-07-19 Agilent Technol Inc 高機能化された後デコードを有するメモリテスタ

Also Published As

Publication number Publication date
TW200706896A (en) 2007-02-16
JP2007047098A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
US7421632B2 (en) Mapping logic for controlling loading of the select ram of an error data crossbar multiplexer
KR100781431B1 (ko) 반도체 웨이퍼 칩을 테스트하고 개별적으로 구성하는 방법및 시스템
JP3823087B2 (ja) 組み込み型メモリを含むシステム及びビルトイン・セルフテスト機構を備える集積回路及びこれのテスト方法。
US20090089637A1 (en) Semiconductor test system and test method thereof
US5923675A (en) Semiconductor tester for testing devices with embedded memory
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
JP2007264995A (ja) リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
US7752512B2 (en) Semiconductor integrated circuit
WO2004114318A1 (ja) 半導体試験装置及びその制御方法
US8368418B2 (en) Testing apparatus for multiple identical circuit components
WO2008044391A1 (fr) Dispositif de contrôle, procédé de contrôle et procédé de fabrication
JP5841457B2 (ja) 試験装置および試験モジュール
CN101165502B (zh) 测试仪同测方法
WO2007020756A1 (ja) 試験装置
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
US6992576B2 (en) Test device and test module
US7711512B2 (en) System and method for testing semiconductor device
JP3548483B2 (ja) 半導体デバイスの試験方法および試験装置
CN114174843B (zh) 测试设备中的测试器通道复用
JP2011141140A (ja) Ｌｓｉ試験装置および試験方法
JPWO2008139606A1 (ja) 試験装置
JPH10253707A (ja) 集積回路試験装置
KR20080099902A (ko) 반도체 메모리 장치의 테스트 시스템
KR20230052434A (ko) 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ
JPH05334899A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06767922

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP