JP2007264995A - リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 - Google Patents
リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 Download PDFInfo
- Publication number
- JP2007264995A JP2007264995A JP2006088796A JP2006088796A JP2007264995A JP 2007264995 A JP2007264995 A JP 2007264995A JP 2006088796 A JP2006088796 A JP 2006088796A JP 2006088796 A JP2006088796 A JP 2006088796A JP 2007264995 A JP2007264995 A JP 2007264995A
- Authority
- JP
- Japan
- Prior art keywords
- test
- self
- board
- elements
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】セルフテスト装置は、コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイスを搭載したボード301の運用時の運用パラメータに基づいて、ボード301のデバイス310,320内にて運用に用いられる運用エレメント312,322と、非運用エレメントとをそれぞれ算出する運用メント決定部331と、運用メント決定部331によって算出された非運用エレメントのなかからセルフテスト対象のエレメント313,323,314,324を割り当てるエレメント割当決定部332と、エレメント割当決定部332によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させてエレメント313,323,314,324のテストを行うテスト手段とを備える。
【選択図】図3
Description
以下に添付図面を参照して、この発明にかかるリコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法の好適な実施の形態を詳細に説明する。リコンフィグラブルデバイスとしては、FPGA(Field Programmable Gate Array)、CPLD(Complex Programmable Logic Device)、DSP(Digital Signal Processor)等があり、ソフトウェア、ファームウェアの変更(再コンフィグレーションによる変更)により、機能を変更することができるデバイスである。このリコンフィグラブルデバイス搭載ボードは、複数のデバイスからなる。
図1は、本発明のセルフテスト装置がセルフテストするリコンフィグラブルデバイス搭載ボードを示す図である。図1には一つのデバイス#1(101)を記載した。このデバイス#1は、マトリクス状に配置されている複数のエレメント#i,j(i,j:行列記号)によって構成されている。エレメントとは、同一機能の最小処理単位が複数、集まって一つのデバイスを構成する再コンフィグレーション可能なデバイスにおける個々の最小処理単位を示している。この最小処理単位は、それぞれの特徴により、複数の種類を持っていても構わない。エレメントの例としては、FPGAのセルやLUTがある。
次に、セルフテストを行う際に必要な前処理の各内容について説明する。
(1)運用に必要なエレメント数の算出
運用に必要なエレメント数は、例えば下記式(1)により算出する。
X=f(A,B,C,D) …(1)
(Xは、運用パラメータA,B,C,Dの関数であり、
X:運用エレメント数
A:送信要求データ量、または、送信要求レート
B:Qos(Quality of service)値であり、データの種類により即座に送信しなければならないデータ、それ以外のデータ等の指標となる値
C:伝搬環境値であり、伝搬環境を例えば1番から30番で数値化したもの
D:ユーザー数)
上記(1)により、一つのデバイスにおける運用エレメント数が算出されるので、次に、マトリクス状に配置されている複数のデバイスによるマトリクススイッチを構成したときのマトリクススイッチ用エレメント数を算出する。この発明では、複数のデバイスをバス(BUS)で接続し、それぞれのテスト経路の入出力間における各エレメントと、デバイス上の結線状態と、バスの接続状態をセルフテストする。
Y=f(a) …(2)
(Yはaの関数であり、
Y:マトリクススイッチ用エレメント数
a:デバイス間の接続バス本数)
次に、下記式(3)により、個々のデバイスの最大使用可能エレメント数から上記の(1)運用エレメント数と、(2)マトリクススイッチ用エレメント数を差し引くことで、テスト用エレメント数を算出する。
T=M−X−Y …(3)
(T:テスト用エレメント数
X:運用エレメント数
Y:マトリクススイッチ用エレメント数
M:個々のデバイスの最大利用可能エレメント数)
次に、テスト用エレメントをデバイス上でどのように割り当てていくかを説明する。このテスト用エレメントの割り当ては、周期的に行われ、特定のエレメントだけがテスト用エレメントとして何度も割り当てられることを避ける。
2.テスト用エレメントに割り当てられたエレメントの割当量に1を加算する。
3.全エレメントのなかで、テスト用エレメントに割り当てられたエレメントの割当量が最も小さなエレメントからテスト用エレメントを割り当てる。
4.故障部位である故障エレメント、または、故障バスを検出すると、故障エレメント番号には、運用エレメントもテスト用エレメントもマトリクススイッチ用エレメントも割り当てないようにする。
5.故障を検出した場合、アラーム(ALM)をOAM(Operation Administration and Maintenance)管理系の装置へ外部通知する。
6.上記1.〜5.を周期的に繰り返す。
図3は、本発明のセルフテスト装置を示すブロック図である。ボード301上には、リコンフィグラブルデバイスとしてのデバイス310,320が搭載されている。これらデバイス310,320を備えたボード301は、ユーザーデータを伝送する伝送装置内部の一部の機能として配置されている。例えば、デバイス310に入力されたユーザーデータは、デバイス310内で信号処理された後、バス(BUS)ライン304を介してデバイス320に送出され、デバイス320内で信号処理された後、ユーザーデータとして出力される。
図4は、本発明のセルフテスト装置によるセルフテストの処理内容を示すフローチャートである。この処理は、図3の制御部330が実行するものであり、通常の運用中に、テストエレメントに対して同時にセルフテストを行う。以下の説明では、便宜上、図3に示したように、デバイス310,320の使用ブロック(運用エレメント312,322、テスト用エレメント313,323、マトリクススイッチ用エレメント314,324の総称)がそれぞれの機能毎にブロック化されているものとして説明する。また、i,jの記号は、デバイス内のエレメントの行列記号、およびデバイス間のバス(BUS)番号を示すためのデバイス番号として用いている。図3の構成例の場合、デバイス310が一つめのデバイスなのでi=1、デバイス320が2つめのデバイスなのでj=2とし、その間のバスライン304の番号BUS#ij=12とした。
エレメント割当決定部332は、送信データ量、Qos、伝搬環境、ユーザー数等から運用エレメント個数とマトリクススイッチ用エレメント個数を算出し、図5−1に示すように、エレメントのなかから運用エレメント312を図の領域(運用エレメントの領域)501の上から矢印の方向に沿った順番に割り当てる。また、マトリクススイッチ用エレメント314として図の斜線の領域(マトリクススイッチ用エレメントの領域)502の上から順番に割り当てる。そして、バス(BUS)504を上から順番に割り当てる。この際、バスライン304に接続するデバイス310の位置により、どの方向(上下左右)の領域502と、バス504を使用するかを考慮して割り当てる。余った領域503は、セルフテストを行うテスト用エレメント311用のテスト用エレメントの領域として割り当てる。このような周期的割り当てにより、テストガバレッジを向上させることができる。
エレメントあるいはバス(BUS)に故障があった場合には、故障部位を回避してエレメントの割り当てを行う。図5−3に示す例では、エレメントの23番が故障エレメントとして検出されたものであり、テスト経路は、この故障エレメント23番を回避して設定する。
図6は、セルフテストの一例の期待値照合テストを説明する図である。図3と同様の構成部には同一の符号を付してある。図6に記載されている複数のデバイスでは、複数のテスト経路が同時に期待値照合テストを行うことができるが、便宜上、期待値照合テストをデバイス310とデバイス320との間のテスト経路で行う場合について説明する。また、各エレメントの領域内に配置されている複数のエレメントの記載は省略してある。
図7は、セルフテストの一例のループバックテストを説明する図である。図7に記載されている複数のデバイスでは、複数のテスト経路が同時にループバックテストを行うことができるが、便宜上、ループバックテストをデバイス310とデバイス320との間のテスト経路で行う場合について説明する。図示のループバックテストでは、送信側のデバイス310から期待値を送信し、受信側のデバイス320でLOOPBACK(折り返し)を行い、送信側のデバイス310で期待値照合を行う。
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出手段と、
前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当手段と、
前記エレメント割当手段によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト手段と、
を備えたことを特徴とするセルフテスト装置。
前記運用パラメータとしてボードに入力されるデータ量に基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出することを特徴とする付記1に記載のセルフテスト装置。
前記エレメント割当手段は、
前記エレメント算出手段によって算出された非運用エレメントと、前記バス数算出手段によって算出されたバス本数に基づき、デバイス間をバスで接続させてセルフテスト対象となるエレメントおよびバスを通過する所定のテスト経路を割り当てることを特徴とする付記1または2に記載のセルフテスト装置。
前記テスト経路上に配置されたエレメントを用いて前記テストデータを発生させ、前記テスト経路に送り出すテストデータ発生手段と、
前記テスト経路を介して受け取ったテストデータに基づいて、テスト経路上での故障部位を判断するテストチェッカーと、
からなることを特徴とする付記1〜3のいずれか一つに記載のセルフテスト装置。
前記テストデータ発生手段と前記テストチェッカーとが一つのデバイスに配置され、前記テストデータのテスト経路が他のデバイスを経由し当該他のデバイスにて折り返される、ループバックテストを行うことを特徴とする付記4または5に記載のセルフテスト装置。
前記テスト手段によるテスト結果がOKの場合には、前記非運用エレメントのなかからセルフテスト対象として異なるエレメントの割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする付記1〜7のいずれか一つに記載のセルフテスト装置。
前記テスト手段によるテスト結果がNGの場合には、故障部位を回避するように、前記運用エレメントの運用経路および前記テスト経路の割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする付記1〜7のいずれか一つに記載のセルフテスト装置。
前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象となるエレメントとして、テスト用エレメントと、マトリクススイッチ用エレメントをそれぞれ割り当てることを特徴とする付記1〜9のいずれか一つに記載のセルフテスト装置。
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出工程と、
前記エレメント算出工程によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当工程と、
前記エレメント割当工程によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト工程と、
を含むことを特徴とするセルフテスト方法。
110 運用エレメント
120 非運用エレメント
130 テスト用エレメント
140 マトリクススイッチ用エレメント
301 ボード
304 バス(BUS)ライン
310,320 デバイス
311,321 エレメント
312,322 運用エレメント
313,323 テスト用エレメント
314,324 マトリクススイッチ用エレメント
330 制御部
331 運用エレメント決定部
332 エレメント割当決定部
333 バス数決定部
334 故障エレメント通知部
501 運用エレメントの領域
502 マトリクススイッチ用エレメントの領域
503 テスト用エレメントの領域
L1,L2 運用経路
T1,T2,Ta,Tb テスト経路
Claims (5)
- コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト装置において、
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出手段と、
前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当手段と、
前記エレメント割当手段によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト手段と、
を備えたことを特徴とするセルフテスト装置。 - 前記エレメント算出手段は、
前記運用パラメータとしてボードに入力されるデータ量に基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出することを特徴とする請求項1に記載のセルフテスト装置。 - 前記エレメント割当手段は、
前記テスト手段によるテスト結果がOKの場合には、前記非運用エレメントのなかからセルフテスト対象として異なるエレメントの割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする請求項1または2に記載のセルフテスト装置。 - 前記エレメント割当手段は、
前記テスト手段によるテスト結果がNGの場合には、故障部位を回避するように、前記運用エレメントの運用経路および前記テスト経路の割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする請求項1または2に記載のセルフテスト装置。 - コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト方法において、
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出工程と、
前記エレメント算出工程によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当工程と、
前記エレメント割当工程によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト工程と、
を含むことを特徴とするセルフテスト方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088796A JP4457083B2 (ja) | 2006-03-28 | 2006-03-28 | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 |
EP06252900A EP1840585B1 (en) | 2006-03-28 | 2006-06-05 | Self test device and self test method for a reconfigurable device mounted on a board |
DE602006008425T DE602006008425D1 (de) | 2006-03-28 | 2006-06-05 | Selbsttestvorrichtung und Selbsttestverfahren für eine auf einer Karte montierte rekonfigurierbare Vorrichtung |
US11/451,053 US7487416B2 (en) | 2006-03-28 | 2006-06-12 | Self test device and self test method for reconfigurable device mounted board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088796A JP4457083B2 (ja) | 2006-03-28 | 2006-03-28 | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007264995A true JP2007264995A (ja) | 2007-10-11 |
JP4457083B2 JP4457083B2 (ja) | 2010-04-28 |
Family
ID=38267508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006088796A Expired - Fee Related JP4457083B2 (ja) | 2006-03-28 | 2006-03-28 | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7487416B2 (ja) |
EP (1) | EP1840585B1 (ja) |
JP (1) | JP4457083B2 (ja) |
DE (1) | DE602006008425D1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211529A (ja) * | 2009-03-10 | 2010-09-24 | Fujitsu Ltd | ストレージ装置、中継装置、及び、診断方法 |
WO2015104621A1 (en) * | 2014-01-09 | 2015-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Device |
WO2015118435A1 (en) * | 2014-02-07 | 2015-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Device |
JP2018005384A (ja) * | 2016-06-29 | 2018-01-11 | 三菱重工業株式会社 | 処理同期制御システム及び処理同期制御方法 |
WO2022102220A1 (ja) * | 2020-11-13 | 2022-05-19 | 日立Astemo株式会社 | 演算装置、テスト方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4457083B2 (ja) * | 2006-03-28 | 2010-04-28 | 富士通株式会社 | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 |
JP2010097357A (ja) * | 2008-10-15 | 2010-04-30 | Fujitsu Ltd | 異常通報システム及び診断方法 |
JP6478562B2 (ja) | 2013-11-07 | 2019-03-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
NL2015524B1 (en) * | 2015-09-29 | 2017-04-20 | Topic Ip2 B V | A reconfigurable hardware device for providing a reliable output signal as well as a method for providing said reliable output. |
US10816595B2 (en) * | 2018-10-19 | 2020-10-27 | Nxp Usa, Inc. | Self-test apparatuses having distributed self-test controller circuits and controller circuitry to control self-test execution based on self-test properties and method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0962534A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 電子計算機の自己診断方法 |
JP2000196555A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 多重装置の自己診断システム |
JP2001144261A (ja) * | 1999-09-27 | 2001-05-25 | Lucent Technol Inc | フィールド・プログラム可能ゲート・アレイにおけるプログラム可能な相互接続ネットワークのオンライン試験 |
JP2002050957A (ja) * | 2000-07-06 | 2002-02-15 | Agere Systems Guardian Corp | フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135543A (en) | 1981-02-13 | 1982-08-21 | Nec Corp | Data transmitter |
US5991907A (en) * | 1996-02-02 | 1999-11-23 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
US5844917A (en) * | 1997-04-08 | 1998-12-01 | International Business Machines Corporation | Method for testing adapter card ASIC using reconfigurable logic |
US7152027B2 (en) * | 1998-02-17 | 2006-12-19 | National Instruments Corporation | Reconfigurable test system |
US6256758B1 (en) * | 1999-03-03 | 2001-07-03 | Agere Systems Guardian Corp. | Fault tolerant operation of field programmable gate arrays |
US7287189B1 (en) * | 2003-06-25 | 2007-10-23 | Altera Corporation | I/O configuration and reconfiguration trigger through testing interface |
US7587649B2 (en) * | 2003-09-30 | 2009-09-08 | Mentor Graphics Corporation | Testing of reconfigurable logic and interconnect sources |
US20070011537A1 (en) * | 2005-06-22 | 2007-01-11 | Toshiba America Electronic Components | Systems and methods for self-diagnosing LBIST |
US7345507B1 (en) * | 2005-11-01 | 2008-03-18 | Xilinx, Inc. | Multi-product die configurable as two or more programmable integrated circuits of different logic capacities |
JP4457083B2 (ja) * | 2006-03-28 | 2010-04-28 | 富士通株式会社 | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 |
-
2006
- 2006-03-28 JP JP2006088796A patent/JP4457083B2/ja not_active Expired - Fee Related
- 2006-06-05 DE DE602006008425T patent/DE602006008425D1/de active Active
- 2006-06-05 EP EP06252900A patent/EP1840585B1/en not_active Expired - Fee Related
- 2006-06-12 US US11/451,053 patent/US7487416B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0962534A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 電子計算機の自己診断方法 |
JP2000196555A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 多重装置の自己診断システム |
JP2001144261A (ja) * | 1999-09-27 | 2001-05-25 | Lucent Technol Inc | フィールド・プログラム可能ゲート・アレイにおけるプログラム可能な相互接続ネットワークのオンライン試験 |
JP2002050957A (ja) * | 2000-07-06 | 2002-02-15 | Agere Systems Guardian Corp | フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211529A (ja) * | 2009-03-10 | 2010-09-24 | Fujitsu Ltd | ストレージ装置、中継装置、及び、診断方法 |
WO2015104621A1 (en) * | 2014-01-09 | 2015-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Device |
US9594115B2 (en) | 2014-01-09 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Device for generating test pattern |
WO2015118435A1 (en) * | 2014-02-07 | 2015-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Device |
US9983265B2 (en) | 2014-02-07 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Device including programmable logic element and programmable switch |
JP2018005384A (ja) * | 2016-06-29 | 2018-01-11 | 三菱重工業株式会社 | 処理同期制御システム及び処理同期制御方法 |
WO2022102220A1 (ja) * | 2020-11-13 | 2022-05-19 | 日立Astemo株式会社 | 演算装置、テスト方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1840585A1 (en) | 2007-10-03 |
US20070234160A1 (en) | 2007-10-04 |
US7487416B2 (en) | 2009-02-03 |
EP1840585B1 (en) | 2009-08-12 |
DE602006008425D1 (de) | 2009-09-24 |
JP4457083B2 (ja) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4457083B2 (ja) | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 | |
KR100570134B1 (ko) | 자체 치유 칩과 칩 사이의 인터페이스 | |
JP4856429B2 (ja) | バス検査のためのオンチップ回路 | |
KR100727975B1 (ko) | 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩 | |
JP2004118839A (ja) | 技術設備内で故障した機能ユニットの特定を支援する方法 | |
US9459982B2 (en) | Bus interface optimization by selecting bit-lanes having best performance margins | |
US8589879B2 (en) | Debugging system, debugging method, and program | |
US6625745B1 (en) | Network component failure identification with minimal testing | |
JP5457717B2 (ja) | 試験装置及び故障モジュール特定方法 | |
KR20170133781A (ko) | 가상 인프라 스트럭처의 시험 및 진단 장치 및 방법 | |
Dalirsani et al. | Structural test for graceful degradation of NoC switches | |
US10999128B2 (en) | System and method for automatically repairing a faultily connected network element | |
JP5696492B2 (ja) | 故障検出装置、故障検出方法、及び、故障検出プログラム | |
JP6326383B2 (ja) | ネットワーク評価システム、ネットワーク評価方法、及びネットワーク評価プログラム | |
Dalirsani et al. | Structural test and diagnosis for graceful degradation of NoC switches | |
JP2017111579A (ja) | 半導体集積回路及びその機能回復方法 | |
JP2005348272A (ja) | 共通パッケージ搭載装置 | |
JP2004069642A (ja) | 半導体集積回路装置 | |
WO2007020756A1 (ja) | 試験装置 | |
CN118033274A (zh) | 故障检测方法、装置、电子设备及可读存储介质 | |
JP2012117932A (ja) | 半導体試験装置、半導体試験装置の診断プログラムおよび半導体試験装置の診断方法 | |
JPH037442A (ja) | 障害装置切り分け方式 | |
JPH1040126A (ja) | 回路データ用モニタ装置 | |
JP2008287672A (ja) | 計算機システムの管理装置及び方法 | |
JP2011185847A (ja) | 半導体集積回路の診断テストパターン数最適化プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |