JP2007264995A - リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 - Google Patents

リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 Download PDF

Info

Publication number
JP2007264995A
JP2007264995A JP2006088796A JP2006088796A JP2007264995A JP 2007264995 A JP2007264995 A JP 2007264995A JP 2006088796 A JP2006088796 A JP 2006088796A JP 2006088796 A JP2006088796 A JP 2006088796A JP 2007264995 A JP2007264995 A JP 2007264995A
Authority
JP
Japan
Prior art keywords
test
self
board
elements
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006088796A
Other languages
English (en)
Other versions
JP4457083B2 (ja
Inventor
Yoshiyuki Ota
喜幸 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006088796A priority Critical patent/JP4457083B2/ja
Priority to EP06252900A priority patent/EP1840585B1/en
Priority to DE602006008425T priority patent/DE602006008425D1/de
Priority to US11/451,053 priority patent/US7487416B2/en
Publication of JP2007264995A publication Critical patent/JP2007264995A/ja
Application granted granted Critical
Publication of JP4457083B2 publication Critical patent/JP4457083B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31704Design for test; Design verification
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

【課題】運用中にもセルフテストを実行でき、故障検出率を向上できること。
【解決手段】セルフテスト装置は、コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイスを搭載したボード301の運用時の運用パラメータに基づいて、ボード301のデバイス310,320内にて運用に用いられる運用エレメント312,322と、非運用エレメントとをそれぞれ算出する運用メント決定部331と、運用メント決定部331によって算出された非運用エレメントのなかからセルフテスト対象のエレメント313,323,314,324を割り当てるエレメント割当決定部332と、エレメント割当決定部332によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させてエレメント313,323,314,324のテストを行うテスト手段とを備える。
【選択図】図3

Description

この発明は、リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法にかかり、特に、ボード上に搭載されるリコンフィグラブルデバイスとそれらのボード上の接続を自己診断(セルフテスト)するリコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法に関する。
従来、セルフテスト方式は、例えば、機能毎にボードが分かれ、そのボードがシェルフに搭載された装置の場合、装置が運用状態に入る前、またはテストモード時にセルフテストをボード毎に行い、結果がOKであれば運用状態へ移行させ、NGの場合には結果がOKとなった別ボードを用いて運用状態へ移行させていた。
上述したセルフテスト方式としては、例えば、ある一定期間アクセスがない空き時間を利用してメモリチェック等の自己診断を行う技術(例えば、下記特許文献1参照。)、複数チャネルのうち、空きチャネルに試験データを挿入し、その出力を期待値照合して装置の故障を他のチャネルの伝送中に検出する技術(例えば、下記特許文献2参照。)、FPGAを通常の動作の作業区域と自己試験区域とに分け、自己試験区域での診断を実行後に、作業区域の一部を自己試験区域として構成し、最初の自己試験区域の一部を作業領域と置き換え、順次作業領域を診断することにより、運用中にもFPGAの試験をできるようにした技術(例えば、下記特許文献3参照。)がある。
特開平9−62534号公報 特開2000−196555号公報 特開2001−144261号公報
しかしながら、装置が運用状態に入るとボード毎のセルフテストが行えず、運用状態中に突然の故障が起きると、運用が停止する問題があった。例えば、装置が無線装置の場合、電波が送信されずサービス停止になる場合があった。
特許文献1の発明では、予め設定された固定のハードウェア単位で自己診断を行うものであり、より細分化されたボード単位およびボード上のエレメント集合単位での自己診断を行うことはできない。加えて、空き時間に自己診断を行う構成であるため、装置の運用が継続すると、自己診断を開始できない。
特許文献2の発明では、チャネルに空きが生じなければその空きチャネルから出力までの間に至る経路の自己診断を開始できない。この技術は複数チャネルを多重化チャネルスイッチで多重化する多重装置であるため、自己診断結果は、予め設定した切り替え範囲の各チャネル単位でしか行えない。また、チャネル別にNGが検出できたとしても、この検出はチャネル毎の入力選択スイッチ、入力処理部の入力段の範囲でしかなく、後段の多重化チャネルスイッチの故障時等には、他のチャネルの伝送も継続できなくなる。
特許文献3の発明では、通常の動作の作業区域と自己試験区域とに分けて自己試験区域を自己試験する構成であるため、自己試験区域が確保できないときには自己試験を開始できない。また、通常の動作に必要な作業領域を構成するセグメントは、機能別や時刻別、例えば必要なデータ処理量等に基づき変化するものであるが、特許文献3の発明は、この作業領域を構成するセグメントの変更に対応して自己試験区域の設定を行うものではないため、データ処理量の増大時であっても固定的な自己試験区域に対する自己試験を行いデータ処理効率が低下する等、動作状態に適応した柔軟な自己試験を行うことができなかった。
この発明は、上述した従来技術による問題点を解消するため、運用中にもセルフテストを実行でき、故障検出率を向上できるリコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法を提供することを目的とする。また、セルフテストのテスト経路を変更してエレメント全体をセルフテストできるとともに、故障部位の故障エレメントあるいは故障バスを回避して運用を継続できることを目的としている。
上述した課題を解決し、目的を達成するため、この発明にかかるリコンフィグラブルデバイス搭載ボードのセルフテスト装置は、コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト装置において、前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出手段と、前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当手段と、前記エレメント割当手段によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト手段と、を備えたことを特徴とする。
上記構成によれば、運用パラメータに基づいて運用エレメントと非運用エレメントとが算出され、非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるため、運用中にセルフテストが行える。運用パラメータの変更により運用エレメントが変更されてもその都度非運用エレメントを算出するため、ボードが実行する運用中の処理負荷等に対応して運用を妨げずにセルフテストを行える。
本発明にかかるリコンフィグラブルデバイス搭載ボードのセルフテスト装置によれば、ボードの運用中でも非運用エレメントに対してセルフテストを行うため、故障検出率を向上させることができる。また、運用パラメータの変更による運用エレメントの変更に対応して非運用エレメントに対するセルフテストを行うので、ボードに対する処理負荷等の変化があっても運用に支障なくセルフテストを実行できるという効果を奏する。
(実施の形態)
以下に添付図面を参照して、この発明にかかるリコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法の好適な実施の形態を詳細に説明する。リコンフィグラブルデバイスとしては、FPGA(Field Programmable Gate Array)、CPLD(Complex Programmable Logic Device)、DSP(Digital Signal Processor)等があり、ソフトウェア、ファームウェアの変更(再コンフィグレーションによる変更)により、機能を変更することができるデバイスである。このリコンフィグラブルデバイス搭載ボードは、複数のデバイスからなる。
(セルフテスト対象となるボードの構成)
図1は、本発明のセルフテスト装置がセルフテストするリコンフィグラブルデバイス搭載ボードを示す図である。図1には一つのデバイス#1(101)を記載した。このデバイス#1は、マトリクス状に配置されている複数のエレメント#i,j(i,j:行列記号)によって構成されている。エレメントとは、同一機能の最小処理単位が複数、集まって一つのデバイスを構成する再コンフィグレーション可能なデバイスにおける個々の最小処理単位を示している。この最小処理単位は、それぞれの特徴により、複数の種類を持っていても構わない。エレメントの例としては、FPGAのセルやLUTがある。
そして、本発明では、一つのデバイス#1単位で、送信データ量、Qos、伝搬環境、User数等の運用パラメータに基づいて、運用に必要なエレメント数とバス数を計算する。運用するエレメントは運用エレメント110である。運用エレメント110以外のエレメントは非運用エレメント120である。セルフチェック時には、この非運用エレメント120のなかからセルフテストを行うテスト用エレメント130と、マトリクススイッチ用エレメント140としてコンフィグレーションを行い、動作させる。
また、テスト用エレメント130は偏りが生じない様に周期的に変更する。そして、故障検出した場合、故障エレメントと故障バスを回避して運用エレメント110と、テスト用エレメント130と、マトリクススイッチ用エレメント140とを割り当て、再コンフィグレーションを行い、引き続き運用する。
このように、本発明では、非運用エレメント120を検出して、その非運用エレメント120に対するセルフテストを行う。また、非運用エレメント120のなかからテスト用エレメント130と、マトリクススイッチ用エレメント140として選択したエレメントの集合(ブロック)に偏りが生じないように、運用に支障ない範囲で例えば周期的にブロックを変更させてセルフテストを行う。
(セルフテスト時の前処理内容)
次に、セルフテストを行う際に必要な前処理の各内容について説明する。
(1)運用に必要なエレメント数の算出
運用に必要なエレメント数は、例えば下記式(1)により算出する。
X=f(A,B,C,D) …(1)
(Xは、運用パラメータA,B,C,Dの関数であり、
X:運用エレメント数
A:送信要求データ量、または、送信要求レート
B:Qos(Quality of service)値であり、データの種類により即座に送信しなければならないデータ、それ以外のデータ等の指標となる値
C:伝搬環境値であり、伝搬環境を例えば1番から30番で数値化したもの
D:ユーザー数)
図2は、運用に必要なエレメント数のテーブルを示す図である。このテーブル200は、運用エレメント数201と運用BUS数202のテーブルからなる。予め、デバイス毎の運用パラメータ、すなわち、処理する入力データ量とUser数により使用される運用エレメント数201と、運用BUS202数をシミュレーション等により求め、テーブル200に記憶しておくことができる。また、上記式(1)の計算結果を、図2に示す運用エレメント数201のテーブルに記憶してもよい。
(2)マトリクススイッチ用エレメント数の算出
上記(1)により、一つのデバイスにおける運用エレメント数が算出されるので、次に、マトリクス状に配置されている複数のデバイスによるマトリクススイッチを構成したときのマトリクススイッチ用エレメント数を算出する。この発明では、複数のデバイスをバス(BUS)で接続し、それぞれのテスト経路の入出力間における各エレメントと、デバイス上の結線状態と、バスの接続状態をセルフテストする。
マトリクススイッチに必要なエレメント数は、例えば下記式(2)により算出する。
Y=f(a) …(2)
(Yはaの関数であり、
Y:マトリクススイッチ用エレメント数
a:デバイス間の接続バス本数)
また、上記式(2)の計算結果は、デバイス間のバス本数が決定されると一意的に決定するので、予めメモリに記憶しておくことができる。
(3)テスト用エレメント数の算出
次に、下記式(3)により、個々のデバイスの最大使用可能エレメント数から上記の(1)運用エレメント数と、(2)マトリクススイッチ用エレメント数を差し引くことで、テスト用エレメント数を算出する。
T=M−X−Y …(3)
(T:テスト用エレメント数
X:運用エレメント数
Y:マトリクススイッチ用エレメント数
M:個々のデバイスの最大利用可能エレメント数)
(4)テスト用エレメントの割り当て、故障部位の回避、巡回
次に、テスト用エレメントをデバイス上でどのように割り当てていくかを説明する。このテスト用エレメントの割り当ては、周期的に行われ、特定のエレメントだけがテスト用エレメントとして何度も割り当てられることを避ける。
1.初期はエレメント番号の若い順から運用エレメントを割り当て、残りをテスト用エレメントとマトリクススイッチ用エレメントとして割り当てる。
2.テスト用エレメントに割り当てられたエレメントの割当量に1を加算する。
3.全エレメントのなかで、テスト用エレメントに割り当てられたエレメントの割当量が最も小さなエレメントからテスト用エレメントを割り当てる。
4.故障部位である故障エレメント、または、故障バスを検出すると、故障エレメント番号には、運用エレメントもテスト用エレメントもマトリクススイッチ用エレメントも割り当てないようにする。
5.故障を検出した場合、アラーム(ALM)をOAM(Operation Administration and Maintenance)管理系の装置へ外部通知する。
6.上記1.〜5.を周期的に繰り返す。
なお、送信データ量が大きくなり、多くのユーザーを同時に処理しなければならない場合などは、運用エレメント数が多くなり、対応してテスト用エレメントの割り当て数が少なくなるため、テストカバレッジは小さくなる。
(セルフテスト装置の構成)
図3は、本発明のセルフテスト装置を示すブロック図である。ボード301上には、リコンフィグラブルデバイスとしてのデバイス310,320が搭載されている。これらデバイス310,320を備えたボード301は、ユーザーデータを伝送する伝送装置内部の一部の機能として配置されている。例えば、デバイス310に入力されたユーザーデータは、デバイス310内で信号処理された後、バス(BUS)ライン304を介してデバイス320に送出され、デバイス320内で信号処理された後、ユーザーデータとして出力される。
ところで、セルフテストにおいては、デバイス310がテスト信号の送信側デバイスとなり、デバイス320が受信側デバイスとなる。これらのデバイス310,320は、複数のエレメント311,321を有している。このエレメント311,321は、例えば、図示のように、運用エレメント312,322と、テスト用エレメント313,323と、マトリクススイッチ用エレメント314,324として割り当てられる。図示の例では、ブロックの領域毎に異なる割り当てが行われた例であるが、この割り当てはブロックのようなまとまった範囲がない状態でも(例えば、線状のテスト経路がクロスする等)割り当てることができる。
そして、このボード301上には、セルフテストを行う制御部330が設けられている。この制御部330は、運用エレメント決定部331と、エレメント割当決定部332と、バス数決定部333と、故障エレメント通知部334とを備えている。この制御部330は、ボード301上のエレメントを用いたコンピュータ機能により構成できる。
運用エレメント決定部331とバス数決定部333には、それぞれ送信データ量と、Qosと、伝搬環境と、ユーザー数等の運用パラメータの情報が入力される。運用エレメント決定部331は、上記(1)運用に必要なエレメント数と、(2)マトリクススイッチ用エレメント数と、(3)テスト用エレメント数を、運用パラメータに基づきそれぞれ算出し、決定する。バス数決定部333は、送信データ量と、Qosと、伝搬環境と、ユーザー数の情報に基づきデバイス310,320間のバスライン304の本数を算出し決定する。このバス数は、運用エレメント決定部331によって上記(2)マトリクススイッチ用エレメント数の算出時に用いたバス数を用いることもできる。
エレメント割当決定部332は、運用エレメント決定部331およびバス数決定部333により決定された運用エレメント数およびバス数に基づいて、上記(4)テスト用エレメントの割り当てを行う。テスト用エレメントの割り当てにより、複数のテストエレメントによるテスト経路が生成されることになる。このエレメント割当決定部332は、故障エレメント通知部334から故障部位が通知された場合には、故障部位を回避するために、該当する故障エレメントあるいは故障バスには、運用エレメントもテスト用エレメントもマトリクススイッチ用エレメントも割り当てを行わない。同様に、故障バスを用いない。
テスト用エレメント313,323の一部は、セルフテストを行うテスト手段として機能する。テスト手段は、テストデータを発生させるテストデータ発生部と、テスト経路を経由するテストデータを検出するテストデータチェッカーからなる(詳細は後述する)。テストデータ発生部は、テストデータをテスト経路の入力側から入力させる。テストデータチェッカーは、テスト経路の出力側からテストデータの検出結果を出力する。図示の例では、故障部位の故障エレメント、および故障バスの情報を出力する。
故障エレメント通知部334は、テストデータチェッカーの検出結果に基づいて、故障部位の情報が入力されたときには、アラーム(ALM)をOAM管理系の装置へ通知するとともに、故障部位である故障エレメント、あるいは故障バスの情報をエレメント割当決定部332に通知する。エレメント(およびバス)が故障しているか否かは、テストデータチェッカーの検出結果に基づき故障エレメント通知部334が判断する構成としてもよい。
(セルフテストの処理内容)
図4は、本発明のセルフテスト装置によるセルフテストの処理内容を示すフローチャートである。この処理は、図3の制御部330が実行するものであり、通常の運用中に、テストエレメントに対して同時にセルフテストを行う。以下の説明では、便宜上、図3に示したように、デバイス310,320の使用ブロック(運用エレメント312,322、テスト用エレメント313,323、マトリクススイッチ用エレメント314,324の総称)がそれぞれの機能毎にブロック化されているものとして説明する。また、i,jの記号は、デバイス内のエレメントの行列記号、およびデバイス間のバス(BUS)番号を示すためのデバイス番号として用いている。図3の構成例の場合、デバイス310が一つめのデバイスなのでi=1、デバイス320が2つめのデバイスなのでj=2とし、その間のバスライン304の番号BUS#ij=12とした。
まず、セルフテストするテスト経路で互いに接続された複数のデバイスについて、デバイス番号i,jの初期値i=0,j=1を設定する(ステップS401)。次に、デバイス番号#iを1インクリメントし(ステップS402)、デバイス番号#jを1インクリメントする(ステップS403)。そして、バス(BUS)#ij間に接続された一方のデバイス#iにおける使用ブロックを算出し(ステップS404)、バス(BUS)#ij間に接続された他方デバイス#jにおける使用ブロックを算出する(ステップS405)。上述したように、ステップS404,S405における使用ブロックは、それぞれ、送信データ量、Qos、伝搬環境、ユーザー(User)数等に基づき算出される。
そして、デバイスi上で最終位置のエレメントに至るまでの使用ブロックの算出処理が終わったか(j=end)を確認し(ステップS406)、最終位置のデバイスでなければ(ステップS406:No)、ステップS403に戻り、デバイス番号#jをインクリメントさせて上記処理を再度行う。最終位置のエレメントの処理が終われば(ステップS406:Yes)、次に、デバイスj上で最終位置のエレメントに至るまでの使用ブロックの算出処理が終わったか(i=end)を確認し(ステップS407)、最終位置のデバイスでなければ(ステップS407:No)、ステップS402に戻り、デバイス番号iをインクリメントさせて上記処理を行う。
最終位置のデバイスiまでの上記処理が終われば(ステップS407:Yes)、運用エレメント決定部331は、デバイス番号#1の運用エレメントを決定し(ステップS408)、バス数決定部333は、この運用エレメントに対応して使用するバス番号BUS#ijの運用バスを決定する(ステップS409)。次に、エレメント割当決定部332により、デバイス番号#iのテスト用エレメントとマトリクススイッチ用エレメントを決定し(ステップS410)、バス番号BUS#ijのテスト用BUSを決定する(ステップS411)。
次に、全てのデバイス内のエレメント割当終了か判断する(ステップS412)。割り当てが終了していなければ(ステップS412:No)、ステップS402に戻り、割り当てが終了していないデバイスに関する上記処理を行う。割り当てが終了すれば(ステップS412:Yes)、セルフテストをスタートさせる(ステップS413)。セルフテストは、ループバック、あるいは期待値照合テストのいずれかを選択して行う(詳細は後述する)。
そして、全てのテスト経路上のテスト対象エレメントおよびバス(BUS)に対するセルフテストが終了したか判断し(ステップS414)、終了せず、まだ残っているテスト経路があれば(ステップS414:No)、ステップS413のテストを継続して行う。セルフテストが終了すると(ステップS414:Yes)、各テスト経路のテスト結果がOKであるか判断する(ステップS415)。全てのテスト経路のテスト結果がOKであれば(ステップS415:Yes)、次に、エレメントおよびバス(BUS)の割当を変更し(ステップS416)、以上の1回のセルフテストを終了する。すなわち、テスト結果がOKであれば、故障エレメント通知部334からエレメント割当決定部332に対してテスト結果OKが通知され、エレメント割当決定部332は、エレメントおよびバス(BUS)の割り当てを変更する。この割当の変更は、後述する周期的割り当てとしてボード301に対する再コンフィグレーションの要求となる。ボード301は、再コンフィグレーションにより、正常な運用を継続しつつ、テスト経路を変更できるようになる。
一方、あるテスト経路のテスト結果がNGであれば(ステップS415:No)、故障エレメント通知部334は、故障が生じた故障エレメント、あるいは故障バス(BUS)を通知する(ステップS417)。この通知は、アラーム(ALM)を外部の管理系の装置へ行うとともに(ステップS418)、エレメント割当決定部332に対しても該当する故障エレメント、あるいは故障バス(BUS)を通知する。この通知により、エレメント割当決定部332は、通知された故障エレメント、あるいは故障バス(BUS)を回避して運用エレメントと、テスト用エレメントと、マトリクススイッチ用エレメントとを割り当て(ステップS416)、以上の1回のセルフテストを終了する。故障時のこの割り当ては、ボード301に対する再コンフィグレーションの要求となり、ボード301は、故障部位である故障エレメントおよび故障バス(BUS)を回避して正常な運用を継続できるようになる。
次に、エレメントとバスの割り当てについて具体的に説明する。図5−1〜図5−3は、それぞれエレメントとバスの割り当てを説明するための図である。これらの図において図3と同じ構成部には同じ符号を付している。
a)周期的割り当てについて
エレメント割当決定部332は、送信データ量、Qos、伝搬環境、ユーザー数等から運用エレメント個数とマトリクススイッチ用エレメント個数を算出し、図5−1に示すように、エレメントのなかから運用エレメント312を図の領域(運用エレメントの領域)501の上から矢印の方向に沿った順番に割り当てる。また、マトリクススイッチ用エレメント314として図の斜線の領域(マトリクススイッチ用エレメントの領域)502の上から順番に割り当てる。そして、バス(BUS)504を上から順番に割り当てる。この際、バスライン304に接続するデバイス310の位置により、どの方向(上下左右)の領域502と、バス504を使用するかを考慮して割り当てる。余った領域503は、セルフテストを行うテスト用エレメント311用のテスト用エレメントの領域として割り当てる。このような周期的割り当てにより、テストガバレッジを向上させることができる。
1回のセルフテスト終了後には、図5−2に示すように、運用エレメント312の領域501を変更する。割り当てに際しては、通常動作に要求されるスキューや動作速度を満足する範囲内となるように割り当てる。
b)故障エレメント/故障バスが生じた場合の割り当て
エレメントあるいはバス(BUS)に故障があった場合には、故障部位を回避してエレメントの割り当てを行う。図5−3に示す例では、エレメントの23番が故障エレメントとして検出されたものであり、テスト経路は、この故障エレメント23番を回避して設定する。
(期待値照合テストの具体例)
図6は、セルフテストの一例の期待値照合テストを説明する図である。図3と同様の構成部には同一の符号を付してある。図6に記載されている複数のデバイスでは、複数のテスト経路が同時に期待値照合テストを行うことができるが、便宜上、期待値照合テストをデバイス310とデバイス320との間のテスト経路で行う場合について説明する。また、各エレメントの領域内に配置されている複数のエレメントの記載は省略してある。
ボード301の外部からは、送信データ量、Qos、伝搬環境、ユーザー数、ユーザーデータが入力される。ユーザーデータは、デバイス310側に入力され、送信データ量、Qos、伝搬環境、ユーザー数は、制御部330に入力される。制御部330は、上述した制御により、運用エレメントとして割り当てられた運用エレメント番号と、テスト用エレメントとして割り当てられたテスト用エレメント番号と、マトリクススイッチ用エレメントとして割り当てられたマトリクススイッチ用エレメント番号の各情報を、デバイス310,320に出力し、これらデバイス310,320はコンフィグレーションを行う。
入力されるユーザーデータは、デバイス310の運用エレメントの領域501〜マトリクススイッチ用エレメントの領域502〜バスライン304(バス番号#2,3)〜デバイス320のマトリクススイッチ用エレメントの領域502〜運用エレメントの領域501に至る運用経路L1,L2を流れて外部に出力される。
そして、上述したエレメントの割り当て、およびデバイス310,320のコンフィグレーションにより、この運用経路L1,L2と異なる経路となるようにテスト経路T1,T2が設定される。この際、デバイス310側をテストデータの送信部、デバイス320側をテストデータの送信部として機能させる。このために、デバイス310のテスト用エレメントの領域503内の一部のエレメントは、テストデータ発生部として機能させる。テストデータ(期待値)としては、PN9等の擬似ランダム符号や、「0X55AA」等の固定パターンを用いる。一方、デバイス320のテスト用エレメントの領域503内の一部のエレメントは、テストデータチェッカーとして機能させる。
テストデータは、デバイス310のテスト用エレメントの領域503〜マトリクススイッチ用エレメントの領域502〜バスライン304(バス番号#1,n)〜デバイス320のマトリクススイッチ用エレメントの領域502〜テスト用エレメントの領域503に至るテスト経路T1,T2を流れる。これにより、送信側のデバイス310のテストデータ発生器用のテスト用エレメント313と、テスト用バスに割り当てられたマトリクススイッチ用エレメント314と、テストデータが流れるバスライン304(バス番号#1,n)と、受信側のデバイス320のテスト用バスに割り当てられたマトリクススイッチ用エレメント324と、テストチェッカー用のテスト用エレメント323が試験対象になる。
そして、送信側のデバイス310のテスト用エレメントの領域503内のテストデータ発生器用のテスト用エレメント(テストデータ発生部)313から期待値を送信する。そして、受信側のデバイス320のテスト用エレメントの領域503内のテストチェッカー用のテスト用エレメント323(テストデータチェッカー)によりテストデータを受信して送信した期待値と期待値照合を行う。この期待値照合の結果、エラーが発生した場合には、テストデータチェッカーは、エラー箇所を特定し、その箇所を避けるために故障エレメント、あるいは故障バスの情報を制御部330の故障エレメント通知部334へ通知する。
(ループバックテストの具体例)
図7は、セルフテストの一例のループバックテストを説明する図である。図7に記載されている複数のデバイスでは、複数のテスト経路が同時にループバックテストを行うことができるが、便宜上、ループバックテストをデバイス310とデバイス320との間のテスト経路で行う場合について説明する。図示のループバックテストでは、送信側のデバイス310から期待値を送信し、受信側のデバイス320でLOOPBACK(折り返し)を行い、送信側のデバイス310で期待値照合を行う。
ボード301の外部からは、送信データ量、Qos、伝搬環境、ユーザー数、ユーザーデータが入力される。ユーザーデータは、デバイス310側に入力され、送信データ量、Qos、伝搬環境、ユーザー数は、制御部330に入力される。制御部330は、上述した制御により、運用エレメント312として割り当てられた運用エレメント番号と、テスト用エレメントとして割り当てられたテスト用エレメント番号と、マトリクススイッチ用エレメントとして割り当てられたマトリクススイッチ用エレメント番号の各情報を、デバイス310,320に出力し、これらデバイス310,320はコンフィグレーションを行う。
入力されるユーザーデータは、デバイス310の運用エレメントの領域501〜マトリクススイッチ用エレメントの領域502〜バスライン304(バス番号#2,3)〜デバイス320のマトリクススイッチ用エレメントの領域502〜運用エレメントの領域501に至る運用経路L1,L2を流れて外部に出力される。
そして、上述したエレメントの割り当て、およびデバイス310,320のコンフィグレーションにより、この運用経路L1,L2と異なる経路となるようにループバックのテスト経路Ta,Tbが設定される。デバイス310からデバイス320への方向のテスト経路をテスト経路Taとし、デバイス320からデバイス310へ折り返したテスト経路をテスト経路Tbとして記載した。
そして、デバイス310側にテストデータの送信部と受信部を配置させる。このために、デバイス310のテスト用エレメントの領域503内の一部のエレメントは、テストデータ発生部およびテストデータチェッカーとして機能させる。デバイス320側のテスト用エレメントの領域503内では、テスト経路Taとテスト経路Tbをつないで折り返すループバックを形成させる。テストデータ(期待値)としては、PN9等の擬似ランダム符号や、「0X55AA」等の固定パターンを用いることができる。
テストデータは、一方のデバイス310のテスト用エレメントの領域503〜マトリクススイッチ用エレメントの領域502〜バスライン304(バス番号#1)〜他方のデバイス320のマトリクススイッチ用エレメントの領域502〜テスト用エレメントの領域503に至るテスト経路Taを流れる。この後、テスト信号はループバックにより折り返され、他方のデバイス320のテスト用エレメントの領域503〜マトリクススイッチ用エレメントの領域502〜バスライン304(バス番号#n)〜一方のデバイス310のマトリクススイッチ用エレメントの領域502〜テスト用エレメントの領域503に至るテスト経路Tbを流れる。
これにより、一方のデバイス310のテストデータ発生器用のテスト用エレメント313と、テスト用バスに割り当てられたマトリクススイッチ用エレメント314と、テストデータが流れるバスライン304(バス番号#1,n)と、他方のデバイス320のテスト用バスに割り当てられたマトリクススイッチ用エレメント324と、テストチェッカー用のテスト用エレメント323が試験対象になる。
そして、デバイス310のテスト用エレメントの領域503内のテストデータ発生器用のテスト用エレメント(テストデータ発生部)313から期待値を送信する。そして、このデバイス310のテスト用エレメントの領域503内のテストチェッカー用のテスト用エレメント323(テストデータチェッカー)によりテストデータを受信して期待値照合を行う。この期待値照合の結果、エラーが発生した場合には、テストデータチェッカーは、エラー箇所を特定し、その箇所を避けるために故障エレメント、あるいは故障バスの情報を制御部330の故障エレメント通知部334へ通知する。
上記実施の形態において説明した各セルフテストの例では、2つのデバイス310,320間をバスライン304にて接続したテスト経路を例に説明したが、セルフテストの対象となるデバイスおよびバスの数は任意に設定することができる。
そして、伝送機器の運用中においては、送信データ量の変化等によって、運用エレメントの数が変化するが、運用エレメントの数が変化してもその都度、非運用エレメントのなかからテスト用エレメントを割り当てるため、運用に支障がない状態で運用を継続させながらセルフテストを行うことができるため、早期に故障部位を検出できるようになる。
また、上記実施の形態では、リコンフィグラブルデバイス搭載ボードにより伝送機器を構成する例を説明したが、本発明のセルフテスト装置は、伝送機器に限らず、リコンフィグラブルデバイスが搭載されたボードを有する各種装置に適用することができ、故障部位の早期検出を可能とする。
なお、本実施の形態で説明したセルフテスト方法は、予め用意されたプログラムをコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
(付記1)コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト装置において、
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出手段と、
前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当手段と、
前記エレメント割当手段によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト手段と、
を備えたことを特徴とするセルフテスト装置。
(付記2)前記エレメント算出手段は、
前記運用パラメータとしてボードに入力されるデータ量に基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出することを特徴とする付記1に記載のセルフテスト装置。
(付記3)前記ボードの運用時の運用パラメータに基づいて、前記ボードの運用に必要なデバイス間のバス本数を算出するバス数算出手段を備え、
前記エレメント割当手段は、
前記エレメント算出手段によって算出された非運用エレメントと、前記バス数算出手段によって算出されたバス本数に基づき、デバイス間をバスで接続させてセルフテスト対象となるエレメントおよびバスを通過する所定のテスト経路を割り当てることを特徴とする付記1または2に記載のセルフテスト装置。
(付記4)前記テスト手段は、
前記テスト経路上に配置されたエレメントを用いて前記テストデータを発生させ、前記テスト経路に送り出すテストデータ発生手段と、
前記テスト経路を介して受け取ったテストデータに基づいて、テスト経路上での故障部位を判断するテストチェッカーと、
からなることを特徴とする付記1〜3のいずれか一つに記載のセルフテスト装置。
(付記5)前記テストデータ発生手段は、前記テストデータとして擬似ランダム符号、あるいは固定パターンを発生し、前記テストチェッカーは、前記テストデータの期待値を用いてテスト結果を得ることを特徴とする付記4に記載のセルフテスト装置。
(付記6)前記テスト手段は、
前記テストデータ発生手段と前記テストチェッカーとが一つのデバイスに配置され、前記テストデータのテスト経路が他のデバイスを経由し当該他のデバイスにて折り返される、ループバックテストを行うことを特徴とする付記4または5に記載のセルフテスト装置。
(付記7)前記テスト手段によるテスト結果を受けて、前記故障部位を前記エレメント割当手段、および外部の管理装置に通知する故障通知手段をさらに備えたことを特徴とする付記1〜6のいずれか一つに記載のセルフテスト装置。
(付記8)前記エレメント割当手段は、
前記テスト手段によるテスト結果がOKの場合には、前記非運用エレメントのなかからセルフテスト対象として異なるエレメントの割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする付記1〜7のいずれか一つに記載のセルフテスト装置。
(付記9)前記エレメント割当手段は、
前記テスト手段によるテスト結果がNGの場合には、故障部位を回避するように、前記運用エレメントの運用経路および前記テスト経路の割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする付記1〜7のいずれか一つに記載のセルフテスト装置。
(付記10)前記エレメント割当手段は、
前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象となるエレメントとして、テスト用エレメントと、マトリクススイッチ用エレメントをそれぞれ割り当てることを特徴とする付記1〜9のいずれか一つに記載のセルフテスト装置。
(付記11)コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト方法において、
前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出工程と、
前記エレメント算出工程によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当工程と、
前記エレメント割当工程によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト工程と、
を含むことを特徴とするセルフテスト方法。
以上のように、本発明にかかるリコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法は、リコンフィグラブルデバイスのエレメントおよびバスのセルフチェックに有用であり、特に、セルフテストのために運用を停止させることができない伝送装置等のインフラ基幹に配備される装置に適している。
本発明のセルフテスト装置がセルフテストするリコンフィグラブルデバイス搭載ボードを示す図である。 運用に必要なエレメント数のテーブルを示す図である。 本発明のセルフテスト装置を示すブロック図である。 本発明のセルフテスト装置によるセルフテストの処理内容を示すフローチャートである。 エレメントとバスの割り当てを説明するための図である(その1)。 エレメントとバスの割り当てを説明するための図である(その2)。 エレメントとバスの割り当てを説明するための図である(その3)。 セルフテストの一例の期待値照合テストを説明する図である。 セルフテストの一例のループバックテストを説明する図である。
符号の説明
101 デバイス
110 運用エレメント
120 非運用エレメント
130 テスト用エレメント
140 マトリクススイッチ用エレメント
301 ボード
304 バス(BUS)ライン
310,320 デバイス
311,321 エレメント
312,322 運用エレメント
313,323 テスト用エレメント
314,324 マトリクススイッチ用エレメント
330 制御部
331 運用エレメント決定部
332 エレメント割当決定部
333 バス数決定部
334 故障エレメント通知部
501 運用エレメントの領域
502 マトリクススイッチ用エレメントの領域
503 テスト用エレメントの領域
L1,L2 運用経路
T1,T2,Ta,Tb テスト経路

Claims (5)

  1. コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト装置において、
    前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出手段と、
    前記エレメント算出手段によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当手段と、
    前記エレメント割当手段によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト手段と、
    を備えたことを特徴とするセルフテスト装置。
  2. 前記エレメント算出手段は、
    前記運用パラメータとしてボードに入力されるデータ量に基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出することを特徴とする請求項1に記載のセルフテスト装置。
  3. 前記エレメント割当手段は、
    前記テスト手段によるテスト結果がOKの場合には、前記非運用エレメントのなかからセルフテスト対象として異なるエレメントの割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする請求項1または2に記載のセルフテスト装置。
  4. 前記エレメント割当手段は、
    前記テスト手段によるテスト結果がNGの場合には、故障部位を回避するように、前記運用エレメントの運用経路および前記テスト経路の割り当てを再度行い、前記ボードに対する再コンフィグレーションを要求することを特徴とする請求項1または2に記載のセルフテスト装置。
  5. コンフィグレーションにより機能を変更自在なリコンフィグラブルデバイス搭載ボードを運用中にセルフテストするセルフテスト方法において、
    前記ボードの運用時の運用パラメータに基づいて、当該ボードのデバイス内にて運用に用いられる運用エレメントと、非運用エレメントとをそれぞれ算出するエレメント算出工程と、
    前記エレメント算出工程によって算出された非運用エレメントのなかからセルフテスト対象のエレメントを割り当てるエレメント割当工程と、
    前記エレメント割当工程によって割り当てられたエレメントを通過するテスト経路に対してテスト信号を通過させて当該エレメントのテストを行うテスト工程と、
    を含むことを特徴とするセルフテスト方法。
JP2006088796A 2006-03-28 2006-03-28 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 Expired - Fee Related JP4457083B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006088796A JP4457083B2 (ja) 2006-03-28 2006-03-28 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
EP06252900A EP1840585B1 (en) 2006-03-28 2006-06-05 Self test device and self test method for a reconfigurable device mounted on a board
DE602006008425T DE602006008425D1 (de) 2006-03-28 2006-06-05 Selbsttestvorrichtung und Selbsttestverfahren für eine auf einer Karte montierte rekonfigurierbare Vorrichtung
US11/451,053 US7487416B2 (en) 2006-03-28 2006-06-12 Self test device and self test method for reconfigurable device mounted board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088796A JP4457083B2 (ja) 2006-03-28 2006-03-28 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法

Publications (2)

Publication Number Publication Date
JP2007264995A true JP2007264995A (ja) 2007-10-11
JP4457083B2 JP4457083B2 (ja) 2010-04-28

Family

ID=38267508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088796A Expired - Fee Related JP4457083B2 (ja) 2006-03-28 2006-03-28 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法

Country Status (4)

Country Link
US (1) US7487416B2 (ja)
EP (1) EP1840585B1 (ja)
JP (1) JP4457083B2 (ja)
DE (1) DE602006008425D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211529A (ja) * 2009-03-10 2010-09-24 Fujitsu Ltd ストレージ装置、中継装置、及び、診断方法
WO2015104621A1 (en) * 2014-01-09 2015-07-16 Semiconductor Energy Laboratory Co., Ltd. Device
WO2015118435A1 (en) * 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Device
JP2018005384A (ja) * 2016-06-29 2018-01-11 三菱重工業株式会社 処理同期制御システム及び処理同期制御方法
WO2022102220A1 (ja) * 2020-11-13 2022-05-19 日立Astemo株式会社 演算装置、テスト方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4457083B2 (ja) * 2006-03-28 2010-04-28 富士通株式会社 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
JP2010097357A (ja) * 2008-10-15 2010-04-30 Fujitsu Ltd 異常通報システム及び診断方法
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
NL2015524B1 (en) * 2015-09-29 2017-04-20 Topic Ip2 B V A reconfigurable hardware device for providing a reliable output signal as well as a method for providing said reliable output.
US10816595B2 (en) * 2018-10-19 2020-10-27 Nxp Usa, Inc. Self-test apparatuses having distributed self-test controller circuits and controller circuitry to control self-test execution based on self-test properties and method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962534A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 電子計算機の自己診断方法
JP2000196555A (ja) * 1998-12-28 2000-07-14 Nec Corp 多重装置の自己診断システム
JP2001144261A (ja) * 1999-09-27 2001-05-25 Lucent Technol Inc フィールド・プログラム可能ゲート・アレイにおけるプログラム可能な相互接続ネットワークのオンライン試験
JP2002050957A (ja) * 2000-07-06 2002-02-15 Agere Systems Guardian Corp フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135543A (en) 1981-02-13 1982-08-21 Nec Corp Data transmitter
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US5844917A (en) * 1997-04-08 1998-12-01 International Business Machines Corporation Method for testing adapter card ASIC using reconfigurable logic
US7152027B2 (en) * 1998-02-17 2006-12-19 National Instruments Corporation Reconfigurable test system
US6256758B1 (en) * 1999-03-03 2001-07-03 Agere Systems Guardian Corp. Fault tolerant operation of field programmable gate arrays
US7287189B1 (en) * 2003-06-25 2007-10-23 Altera Corporation I/O configuration and reconfiguration trigger through testing interface
US7587649B2 (en) * 2003-09-30 2009-09-08 Mentor Graphics Corporation Testing of reconfigurable logic and interconnect sources
US20070011537A1 (en) * 2005-06-22 2007-01-11 Toshiba America Electronic Components Systems and methods for self-diagnosing LBIST
US7345507B1 (en) * 2005-11-01 2008-03-18 Xilinx, Inc. Multi-product die configurable as two or more programmable integrated circuits of different logic capacities
JP4457083B2 (ja) * 2006-03-28 2010-04-28 富士通株式会社 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962534A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 電子計算機の自己診断方法
JP2000196555A (ja) * 1998-12-28 2000-07-14 Nec Corp 多重装置の自己診断システム
JP2001144261A (ja) * 1999-09-27 2001-05-25 Lucent Technol Inc フィールド・プログラム可能ゲート・アレイにおけるプログラム可能な相互接続ネットワークのオンライン試験
JP2002050957A (ja) * 2000-07-06 2002-02-15 Agere Systems Guardian Corp フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211529A (ja) * 2009-03-10 2010-09-24 Fujitsu Ltd ストレージ装置、中継装置、及び、診断方法
WO2015104621A1 (en) * 2014-01-09 2015-07-16 Semiconductor Energy Laboratory Co., Ltd. Device
US9594115B2 (en) 2014-01-09 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Device for generating test pattern
WO2015118435A1 (en) * 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Device
US9983265B2 (en) 2014-02-07 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Device including programmable logic element and programmable switch
JP2018005384A (ja) * 2016-06-29 2018-01-11 三菱重工業株式会社 処理同期制御システム及び処理同期制御方法
WO2022102220A1 (ja) * 2020-11-13 2022-05-19 日立Astemo株式会社 演算装置、テスト方法

Also Published As

Publication number Publication date
EP1840585A1 (en) 2007-10-03
US20070234160A1 (en) 2007-10-04
US7487416B2 (en) 2009-02-03
EP1840585B1 (en) 2009-08-12
DE602006008425D1 (de) 2009-09-24
JP4457083B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
JP4457083B2 (ja) リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
KR100570134B1 (ko) 자체 치유 칩과 칩 사이의 인터페이스
JP4856429B2 (ja) バス検査のためのオンチップ回路
KR100727975B1 (ko) 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩
JP2004118839A (ja) 技術設備内で故障した機能ユニットの特定を支援する方法
US9459982B2 (en) Bus interface optimization by selecting bit-lanes having best performance margins
US8589879B2 (en) Debugging system, debugging method, and program
US6625745B1 (en) Network component failure identification with minimal testing
JP5457717B2 (ja) 試験装置及び故障モジュール特定方法
KR20170133781A (ko) 가상 인프라 스트럭처의 시험 및 진단 장치 및 방법
Dalirsani et al. Structural test for graceful degradation of NoC switches
US10999128B2 (en) System and method for automatically repairing a faultily connected network element
JP5696492B2 (ja) 故障検出装置、故障検出方法、及び、故障検出プログラム
JP6326383B2 (ja) ネットワーク評価システム、ネットワーク評価方法、及びネットワーク評価プログラム
Dalirsani et al. Structural test and diagnosis for graceful degradation of NoC switches
JP2017111579A (ja) 半導体集積回路及びその機能回復方法
JP2005348272A (ja) 共通パッケージ搭載装置
JP2004069642A (ja) 半導体集積回路装置
WO2007020756A1 (ja) 試験装置
CN118033274A (zh) 故障检测方法、装置、电子设备及可读存储介质
JP2012117932A (ja) 半導体試験装置、半導体試験装置の診断プログラムおよび半導体試験装置の診断方法
JPH037442A (ja) 障害装置切り分け方式
JPH1040126A (ja) 回路データ用モニタ装置
JP2008287672A (ja) 計算機システムの管理装置及び方法
JP2011185847A (ja) 半導体集積回路の診断テストパターン数最適化プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees