JP2018005384A - 処理同期制御システム及び処理同期制御方法 - Google Patents

処理同期制御システム及び処理同期制御方法 Download PDF

Info

Publication number
JP2018005384A
JP2018005384A JP2016128684A JP2016128684A JP2018005384A JP 2018005384 A JP2018005384 A JP 2018005384A JP 2016128684 A JP2016128684 A JP 2016128684A JP 2016128684 A JP2016128684 A JP 2016128684A JP 2018005384 A JP2018005384 A JP 2018005384A
Authority
JP
Japan
Prior art keywords
synchronization
processing
input
synchronization signal
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016128684A
Other languages
English (en)
Other versions
JP6722055B2 (ja
Inventor
保夫 江崎
Yasuo Ezaki
保夫 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2016128684A priority Critical patent/JP6722055B2/ja
Priority to US15/629,045 priority patent/US10165314B2/en
Publication of JP2018005384A publication Critical patent/JP2018005384A/ja
Application granted granted Critical
Publication of JP6722055B2 publication Critical patent/JP6722055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1691—Temporal synchronisation or re-synchronisation of redundant processing components using a quantum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2048—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

【課題】冗長化された複数の機器間の処理を精度よく同期させ、簡易な構成で信頼性の高いものとすることができる信号同期制御システム等を提供する。【解決手段】冗長化されたチャンネルＡ〜Ｃ間における処理を同期させる同期処理を行う処理同期制御システム１０において、各チャンネルＡ〜Ｃは、入力部２１と、出力部２２と、処理部２３と、チャンネルＡ〜Ｃでの処理の実行時に用いられる処理実行用タイマ２４と、同期処理時に待機時間を計測する待機時間計測用タイマ２５とを有し、処理部２３は、同期処理の開始時に、同期信号を他のチャンネルＡ〜Ｃへ出力する同期信号出力処理と、待機時間計測用タイマ２５により所定の待機時間が経過するまで、他のチャンネルＡ〜Ｃからの同期信号の入力を待機する同期信号入力処理と、待機時間の経過後、他のチャンネルＡ〜Ｃの同期信号が入力されたら、処理実行用タイマ２４を同期させるタイマ同期処理と、を実行する。【選択図】図２

Description

本発明は、冗長化された複数の機器間の処理を同期させる処理同期制御システム及び処理同期制御方法に関するものである。
従来、複数の演算部を備えた冗長構成を有し、外部からの割込要求に応じて複数の演算部の各々が割込処理を行う冗長演算システムが知られている（例えば、特許文献１参照）。この冗長演算システムにおいて、各演算部は、自身の演算部に設けられるカウンタのカウンタ値と、他の演算部に設けられるカウンタのカウント値とを比較し、その差分に応じて、自身の演算部の動作クロックの周期を補正している。
特開２０１１−２４８８０９号公報
ところで、冗長化された複数の機器としては、例えば、飛行用の制御装置に用いられるチャンネルがある。複数のチャンネル間において処理を同期させる場合、飛行用の制御装置には、信頼性が高いものが要求され、また、同期の精度が高いものが要求される。特許文献１では、動作クロックの周期を補正する補正制御（演算）を行うことから、同期するための補正制御が複雑となり、飛行制御に関する演算の信頼性が低下する可能性がある。
そこで、本発明は、冗長化された複数の機器間の処理を精度よく同期させ、簡易な構成で信頼性の高いものとすることができる処理同期制御システム及び処理同期制御方法を提供することを課題とする。
本発明の処理同期制御システムは、冗長化された複数の機器間における処理を同期させる処理同期制御システムにおいて、複数の前記機器のそれぞれは、他の前記機器から同期信号が入力される入力部と、他の前記機器へ向けて前記同期信号を出力する出力部と、前記入力部及び前記出力部に接続され、他の前記機器との間で処理を同期させる同期処理を実行する同期処理部と、前記機器において処理を実行するために用いられる処理実行用タイマと、同期処理時において待機時間を計測する待機時間計測用タイマと、を有し、前記同期処理部は、同期処理の開始時において、前記同期信号を、前記出力部を介して、他の前記機器へ向けて出力する同期信号出力処理と、前記待機時間計測用タイマにより所定の待機時間が経過するまで、前記入力部を介して入力される他の前記機器からの前記同期信号を待機する同期信号入力処理と、前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記処理実行用タイマを同期させるタイマ同期処理と、を実行することを特徴とする。
また、本発明の処理同期制御方法は、冗長化された複数の機器間における処理を同期させる処理同期制御方法において、複数の前記機器のそれぞれが、同期処理の開始時において、他の前記機器と同期するための同期信号を、他の前記機器へ向けて出力する同期信号出力処理工程と、所定の待機時間が経過するまで、他の前記機器からの前記同期信号の入力を待機する同期信号入力処理工程と、前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記機器において処理を実行するために用いられる処理実行用タイマを同期させるタイマ同期処理工程と、を実行することを特徴とする。
これらの構成によれば、自身の機器における同期処理部は、同期処理の開始時において、他の機器の同期信号の入力を待った後、処理実行用タイマを同期させることができる。このため、同期信号の入力待ちをするという簡易な構成で、冗長化された複数の機器間の処理を精度よく同期させることができるため、信頼性の高いシステム構成とすることができる。なお、信頼性をより高めるべく、入力部、出力部、同期処理部、処理実行用タイマ及び待機時間計測用タイマを、パッケージ化した一体ものとしてもよい。また、入力部、出力部、同期処理部、処理実行用タイマ及び待機時間計測用タイマは、個別の装置を接続したものであってもよい。さらに、機器としては、例えば、アクチュエータの作動を制御するシステム制御装置がある。
また、前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマをリセットした後、前記処理実行用タイマによる時間の計測を開始することが好ましい。
この構成によれば、複数の機器にそれぞれ設けられる処理実行用タイマを、簡単に同期させることができる。そして、同期した処理実行用タイマに基づいて、各種処理が行われることで、複数の機器間において同期して各種処理を実行することができる。
また、前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマを同期させた後に、前記同期信号の出力を停止することが好ましい。
この構成によれば、同期信号の出力を停止することで、タイマ同期処理を誤って再度実行されることを抑制しつつ、次回の同期処理のための準備をすることができる。
また、前記同期処理部は、前記同期信号入力処理において、前記待機時間内に他の前記機器の全てから前記同期信号の入力が無かった場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、他の機器からの同期信号の入力の有無に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。
また、複数の前記機器のそれぞれは、前記出力部から前記入力部に向けて前記同期信号を伝送する信号伝送路を、さらに有し、前記同期処理部は、前記出力部から出力した前記同期信号と、前記信号伝送路を介して前記入力部から入力される前記同期信号とが異なる場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、自身の機器において入出力される同期信号に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。
また、前記同期処理部は、前記入力部からの前記同期信号の入力が異常である場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、同期信号の入力異常の有無に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。なお、同期信号の入力異常は、例えば、同期処理を行っていないタイミングにもかかわらず、入力部から他の機器の同期信号が入力される場合、及び、他の機器が同期処理の停止状態であるにもかかわらず、入力部から他の機器の同期信号が入力される場合等がある。
また、前記同期処理部は、前記処理実行用タイマにより計測した時間に基づいて、前記待機時間計測用タイマにより計測した時間が予め設定したしきい値よりも過大であるまたは停止していると判定すると、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、待機時間計測用タイマの過大な時間のずれまたは停止に基づいて、待機時間計測用タイマ自身の故障判定を行うことができるため、より信頼性の高い構成とすることができる。具体的には、例えば、同期信号入力処理時において、処理実行用タイマによる時間の計測を行い、処理実行用タイマによる時間の計測が上限時間（リミットタイム）を超えると、待機時間計測用タイマが故障していると判定する。
また、前記同期処理部は、自身の前記機器が故障であると判定すると、処理を停止するダウン処理を実行することが好ましい。
この構成によれば、故障であると判定された機器による処理を停止することができるため、正常な機器における処理の不安定化または誤処理等を抑制することができる。
図１は、本実施形態に係る処理同期制御システムを概略的に示す説明図である。 図２は、本実施形態に係る処理同期制御システムに関する説明図である。 図３は、本実施形態に係る処理同期制御システムの回路構成に関する説明図である。 図４は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示すフローチャートである。 図５は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示す説明図である。
以下に、本発明に係る実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能であり、また、実施形態が複数ある場合には、各実施形態を組み合わせることも可能である。
［実施形態］
図１は、本実施形態に係る処理同期制御システムを概略的に示す説明図である。図２は、本実施形態に係る処理同期制御システムに関する説明図である。図３は、本実施形態に係る処理同期制御システムの回路構成に関する説明図である。図４は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示すフローチャートである。図５は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示す説明図である。
図１に示すように、本実施形態に係る処理同期制御システム１０は、例えば、航空機の飛行制御を行う飛行制御システムに組み込まれており、飛行制御システムは、冗長化された複数の機器を含む構成となっている。そして、処理同期制御システム１０は、冗長化された複数の機器間における処理を同期させるシステムとなっている。なお、本実施形態では、飛行制御システムに組み込まれる場合について説明するが、例えば、自動車等の車両制御システムに組み込んでもよく、冗長化された複数の機器間の処理を同期するものであれば、いずれのシステムに適用してもよい。
複数の機器としては、例えば、入出力制御装置等の複数のチャンネル機器（以下、単にチャンネルともいう）Ａ〜Ｃがあり、処理同期制御システム１０は、この複数のチャンネルＡ〜Ｃのそれぞれに組み込まれている。処理同期制御システム１０は、例えば、３重冗長化された３つのチャンネルＡ〜Ｃ間における処理を同期させている。なお、本実施形態では、３重冗長を一例とするが、３重冗長に特に限定されない。
３つのチャンネルＡ〜Ｃには、航空機に設けられる各種センサ１５が接続され、センサ１５から出力される入力信号をそれぞれ取得する。また、３つのチャンネルＡ〜Ｃには、航空機の作動状態を調整するためのアクチュエータが接続され、アクチュエータとしては、例えば、主翼、水平尾翼及び垂直尾翼等の翼１７の舵面の角度（舵角）を変化させる舵面アクチュエータ１６が接続されている。このため、３つのチャンネルＡ〜Ｃは、センサ１５から入力信号をそれぞれ取得し、取得した入力信号に基づく要求舵角を、舵角コマンド計算処理を行って舵角コマンドとして算出し、舵角コマンドを出力信号として、舵面アクチュエータ１６に向けて出力する。
このような、３つのチャンネルＡ〜Ｃ間において処理を同期させる同期処理を行わない場合、図１に示すように、各チャンネルＡ〜Ｃに入力される入力信号の位相が異なってしまう。このため、各チャンネルＡ〜Ｃから出力される舵角コマンドの位相も異なってしまう。そして、位相が異なる３つの舵角コマンドが、舵面アクチュエータ１６にそれぞれ入力されると、舵面アクチュエータ１６は、位相が異なる３つの舵角コマンドに基づいて、舵角を調整することになる。このとき、舵面アクチュエータ１６では、舵角コマンドの引っ張り合い、いわゆる、フォースファイトが発生し、点線Ｌ１ａで示す理想の舵角コマンドに対して、舵面アクチュエータ１６により調整される実舵角（実線Ｌ１ｂ）の位相及び振幅がずれてしまい、飛行性能が不安定となる可能性がある。このため、本実施形態の処理同期制御システム１０では、３つのチャンネルＡ〜Ｃ間において処理を同期させている。
次に、図２及び図３を参照して、処理同期制御システム１０を構成する３つのチャンネルＡ〜Ｃについて説明する。各チャンネルＡ〜Ｃは、入力部２１と、出力部２２と、処理部２３と、処理実行用タイマ２４と、待機時間計測用タイマ２５と、を含んで構成されている。各チャンネルＡ〜Ｃは、各部が一体となるようにパッケージ化された機器となっている。
入力部２１は、複数の入力ポート３１を有しており、複数の入力ポート３１は、自入力ポート３１ａと、複数の他入力ポート３１ｂと、を有している。自入力ポート３１ａには、所定の伝送路（信号伝送路）３２を介して出力部２２が接続されており、自身のチャンネルＡ〜Ｃから出力される同期信号が入力される。つまり、伝送路３２は、ラップアラウンド回路となっている。ここで、同期信号とは、チャンネルＡ〜Ｃの間で同期をとるための信号となっており、２値化された信号となっている。他入力ポート３１ｂには、所定の伝送路を介して他のチャンネルＡ〜Ｃの出力部２２が接続されており、他のチャンネルＡ〜Ｃから出力される同期信号が入力される。このように、入力部２１は、自身のチャンネルＡ〜Ｃから入力された同期信号及び他のチャンネルＡ〜Ｃから入力された同期信号を、処理部２３へ向けて出力する。
出力部２２は、自身のチャンネルＡ〜Ｃの処理部２３において生成した同期信号を出力する。
処理部２３は、集積回路と作業領域となるメモリとを含んでおり、各チャンネルＡ〜Ｃでの飛行制御に関する各種処理を実行したり、各チャンネルＡ〜Ｃ間の同期に関する同期処理を実行したりしている。なお、飛行制御に関する各種処理としては、例えば、上記した舵角コマンドを計算する処理等である。また、同期処理について、詳細は後述する。そして、処理部２３は、同期処理に関するプログラムが実行されることで、同期処理を実行する同期処理部として機能している。また、この処理部２３は、各チャンネルＡ〜Ｃが故障しているか否かを検出する故障検出機能を有している。
処理実行用タイマ２４は、処理部２３における各種処理を実行するときに、時間を計測するものである。つまり、処理部２３は、処理実行用タイマ２４により計測される時間をトリガとして、各種処理を実行している。
待機時間計測用タイマ２５は、同期処理時において待機時間を計測するものである。待機時間は、他のチャンネルＡ〜Ｃから自身のチャンネルＡ〜Ｃへの同期信号の入力を待つ時間である。処理部２３は、同期処理時において、待機時間計測用タイマ２５により計測される待機時間内に、他のチャンネルＡ〜Ｃから同期信号が入力されたか否かを判定している。
次に、図４及び図５を参照して、上記の処理同期制御システム１０による処理同期制御方法に関する一連の制御動作について説明する。なお、以下の説明では、３つのチャンネルＡ〜Ｃのうち、同期処理の開始のタイミングが最も早いものを最先行のチャンネルＡとし、同期処理の開始のタイミングが最も遅いものを最後行のチャンネルＣとし、同期処理の開始のタイミングがチャンネルＡとチャンネルＣとの間のタイミングとなるものをチャンネルＢとする。このとき、最先行のチャンネルＡの同期処理の開始のタイミングに対する、最後行のチャンネルＣの同期処理の開始のタイミングは、Δｔｍａｘ分だけ遅れたものとなっている。また、以下の説明では、最先行のチャンネルＡの制御動作を主に説明する。
図４に示すように、処理同期制御システム１０におけるチャンネルＡ〜Ｃの処理部２３は、同期信号出力処理（同期信号出力処理工程Ｓ１）と、同期信号入力処理（同期信号入力処理工程Ｓ２）と、追随待ち処理（追随待ち処理工程Ｓ３）と、タイマ同期処理（タイマ同期処理工程Ｓ４）と、を実行している。
ここで、処理同期制御システム１０における同期処理は、所定の周期毎に行っており、例えば、飛行制御に影響が出ず、また、処理を好適に同期して飛行制御の安定化を図ることが可能な周期毎に行っている。
チャンネルＡの処理部２３は、同期信号出力処理において、同期処理の開始時に、他のチャンネルＢ，Ｃと同期するための同期信号を、他のチャンネルＢ，Ｃへ向けて出力する（同期信号出力処理工程Ｓ１）。上記したように、同期信号は、２値化されたものであり、同期信号の出力状態を「１」とし、同期信号の非出力状態を「０」としている。
続いて、チャンネルＡの処理部２３は、同期信号出力処理後、同期信号入力処理を行う。チャンネルＡの処理部２３は、同期信号入力処理時において、待機時間計測用タイマ２５により時間を計測し、予め設定した所定の待機時間内において、他のチャンネルＢ，Ｃから同期信号が入力されるまで、他のチャンネルＢ，Ｃからの同期信号の入力を待機する（同期信号入力処理工程Ｓ２）。つまり、同期信号入力処理工程Ｓ２では、所定の待機時間内に、他のチャンネルＢ，Ｃから同期信号が入力された時点で、処理を終了する。
具体的に、同期信号入力処理工程Ｓ２では、まず、同期信号の入出力時において、チャンネルＡ〜Ｃを含むハードウェア機器の応答遅れに起因するチャンネル間での判定矛盾を防止するためのディレイ（ＤＥＬＡＹ）を行う（ステップＳ２ａ）。例えば、チャンネルＡが最先行ではなく、他のチャンネルＢ，Ｃと同期できないほど遅れて同期処理を開始し、更に後述のステップＳ２ｂにおいて、他のチャンネルＢ，Ｃからの同期信号が非出力状態に切り替わる前に他チャンネルＢ，Ｃからの同期信号を検出した場合、チャンネルＡは他のチャンネルＢ，Ｃと同期できたと誤判定してしまう。このような誤判定を回避するため、ステップＳ２ｂの開始を遅らせるべく、ステップＳ２ａのディレイを行っている。
同期信号入力処理工程Ｓ２では、ステップＳ２ａの後、他のチャンネルＢ，Ｃの何れか１つからの同期信号の入力を待機する（ステップＳ２ｂ）。チャンネルＡの処理部２３は、待機時間内において、何れか１つのチャンネルＢ，Ｃ（図５では、チャンネルＢを示す）からの同期信号が入力されると、ステップＳ２ａと同様のディレイを行う（ステップＳ２ｃ）。
同期信号入力処理工程Ｓ２では、ステップＳ２ｃの後、他のチャンネルＢ，Ｃの残りの１つからの同期信号の入力を待機する（ステップＳ２ｄ）。チャンネルＡの処理部２３は、待機時間内において、残りの１つのチャンネルＢ，Ｃ（図５では、チャンネルＣを示す）からの同期信号が入力されると、追随待ち処理を実行する。
チャンネルＡの処理部２３は、追随待ち処理時において、最後行のチャンネルＣが、チャンネルＡの処理に追いつくまで、さらに待機する（追随待ち処理工程Ｓ３）。つまり、最後行となるチャンネルＣは、同期処理の開始が、他のチャンネルＡ，Ｂに比して遅れているので、追随待ち処理工程Ｓ３を行うことにより、全てのチャンネルＡ〜Ｃの処理が揃った状態で、同期信号入力処理を終了できる。
続いて、チャンネルＡの処理部２３は、追随待ち処理後、タイマ同期処理を行う。チャンネルＡの処理部２３は、タイマ同期処理時において、処理実行用タイマ２４を同期させる（タイマ同期処理工程Ｓ４）。
具体的に、タイマ同期処理工程Ｓ４において、チャンネルＡの処理部２３は、同期信号の出力値を「０」として、同期信号の出力を停止（非出力状態）する（ステップＳ４ａ）。この後、チャンネルＡの処理部２３は、処理実行用タイマ２４をリセットした後、処理実行用タイマ２４による時間の計測を開始する（リスタートする）（ステップＳ４ｂ）。このように、全てのチャンネルＡ〜Ｃが、ステップＳ４ｂを実行することで、処理実行用タイマ２４の時間が揃うこととなり、チャンネルＡ〜Ｃにおける処理が、同じタイミングで行われることとなる。
そして、チャンネルＡの処理部２３は、ステップＳ４ｂの実行後、一連の同期処理を終了する。なお、上記では、チャンネルＡの同期処理に関する制御動作を説明したが、チャンネルＢ及びチャンネルＣについても、図５を参照しながら、チャンネルＡと異なる部分について簡単に説明する。
チャンネルＢ及びチャンネルＣは、チャンネルＡと同様に、同期信号出力処理工程Ｓ１と、同期信号入力処理工程Ｓ２と、追随待ち処理工程Ｓ３と、タイマ同期処理工程Ｓ４と、を順に実行している。チャンネルＢ及びチャンネルＣにおいて、同期信号出力処理工程Ｓ１、追随待ち処理工程Ｓ３、及びタイマ同期処理工程Ｓ４は、チャンネルＡと同様であることから、説明を省略する。
チャンネルＢは、同期信号入力処理工程Ｓ２において、最先行するチャンネルＡが既に同期信号を出力していることから、ステップＳ２ａ及びステップＳ２ｂをすぐに経た後、ステップＳ２ｃ及びステップＳ２ｄに移行することとなる。
また、チャンネルＣは、同期信号入力処理工程Ｓ２において、チャンネルＡ及びチャンネルＢが既に同期信号を出力していることから、ステップＳ２ａからステップＳ２ｄを含む同期信号入力処理工程Ｓ２をすぐに経た後、追随待ち処理工程Ｓ３に移行することとなる。
ここで、上記の待機時間計測用タイマ２５は、その分解能が小さいほど、処理同期制御システム１０における同期制御が精度の高いものとなる。つまり、待機時間計測用タイマ２５は、航空機の飛行制御を実行するにあたって、同期処理を行うために必要十分な分解能となっている。また、本実施形態では、航空機の飛行制御に適する待機時間計測用タイマ２５が用いられるが、要求されるシステムに応じて、適切な分解能となる待機時間計測用タイマ２５が用いられる。
上記のように、３つのチャンネルＡ〜Ｃ間において処理を同期させる同期処理を行った場合、図１に示すように、各チャンネルＡ〜Ｃに入力される入力信号の位相が同期したものとなる。このため、各チャンネルＡ〜Ｃから出力される舵角コマンドの位相も同期したものとなる。そして、位相が同期した３つの舵角コマンドが、舵面アクチュエータ１６にそれぞれ入力されると、舵面アクチュエータ１６は、位相が同期した３つの舵角コマンドに基づいて、舵角を調整することになる。このとき、舵面アクチュエータ１６では、舵角コマンドによるフォースファイトの発生が抑制されることから、舵面アクチュエータ１６により調整される実舵角（実線Ｌ２ｂ）は、点線Ｌ２ａで示す理想の舵角コマンドと同様の挙動となり、飛行性能の安定化を図ることができる。
次に、各チャンネルＡ〜Ｃの処理部２３による故障検出機能について説明する。処理部２３は、予め設定された故障条件となった場合、チャンネルＡ〜Ｃによる飛行制御に関する各種処理を停止するダウン処理を実行している。
具体的に、チャンネルＡ〜Ｃの処理部２３は、同期信号入力処理工程Ｓ２のステップＳ２ｂ，Ｓ２ｄにおいて、待機時間内に他のチャンネルＡ〜Ｃの全てから同期信号の入力が無いという故障条件である場合、自身のチャンネルＡ〜Ｃが故障であると判定している。
また、チャンネルＡ〜Ｃの処理部２３は、出力部２２から出力した同期信号と、伝送路３２を介して入力部２１から入力される同期信号とが異なるという故障条件である場合、自身のチャンネルＡ〜Ｃが故障であると判定している。
また、チャンネルＡ〜Ｃの処理部２３は、入力部２１からの同期信号の入力が異常であるという故障条件である場合、自身のチャンネルＡ〜Ｃが故障であると判定している。ここで、同期信号の入力異常は、例えば、チャンネルＡ〜Ｃが同期処理を行っていないタイミングにもかかわらず、入力部２１から他のチャンネルＡ〜Ｃの同期信号が入力される場合がある。また、他のチャンネルＡ〜Ｃが処理の停止状態（ダウン処理の実行状態）であるにもかかわらず、入力部２１から他のチャンネルＡ〜Ｃの同期信号が入力される場合等がある。
また、チャンネルＡ〜Ｃの処理部２３は、同期信号入力処理工程Ｓ２において、処理実行用タイマ２４による時間の計測を実行し、処理実行用タイマ２４により計測した時間に基づいて、待機時間計測用タイマ２５により計測した時間が予め設定したしきい値よりも過大であるまたは停止しているという故障条件である場合、自身のチャンネルＡ〜Ｃの待機時間計測用タイマ２５が故障であると判定している。具体的に、チャンネルＡ〜Ｃの処理部２３は、処理実行用タイマ２４により計測される時間に対して上限時間（リミットタイム）を設定する。この上限時間は、待機時間よりも長い時間となるように設定される。そして、チャンネルＡ〜Ｃの処理部２３は、待機時間計測用タイマ２５により計測される待機時間が、上限時間を超えると、待機時間計測用タイマ２５が故障していると判定する。
以上のように、本実施形態によれば、自身のチャンネルＡ〜Ｃの処理部２３は、同期処理の開始時において、他のチャンネルＡ〜Ｃの同期信号の入力を待った後、処理実行用タイマ２４を同期させることができる。このため、処理同期制御システム１０は、同期信号の入力待ちをするという簡易な構成で、冗長化された複数のチャンネルＡ〜Ｃ間の処理を精度よく同期させることができるため、信頼性の高いシステム構成とすることができる。
また、本実施形態によれば、複数のチャンネルＡ〜Ｃにそれぞれ設けられる処理実行用タイマ２４を、リセットした後、時間の計測をリスタートすることで、複数のチャンネルＡ〜Ｃ間を簡単に同期させることができる。このため、同期した処理実行用タイマ２４に基づいて、処理部２３による各種処理が行われることで、複数のチャンネルＡ〜Ｃ間において同期して各種処理を実行することができる。
また、本実施形態によれば、タイマ同期処理工程Ｓ４において、処理実行用タイマ２４を同期させた後に、同期信号の出力を停止することで、タイマ同期処理を誤って再度実行されることを抑制しつつ、次回の同期処理のための準備をすることができる。
また、本実施形態によれば、同期信号入力処理工程Ｓ２において、同期信号の入力の有無に基づいて、チャンネルＡ〜Ｃの故障判定を行うことができるため、処理同期制御システム１０をより信頼性の高い構成とすることができる。
また、本実施形態によれば、自身のチャンネルＡ〜Ｃにおいて入出力される同期信号に基づいて、自身のチャンネルＡ〜Ｃの故障判定を行うことができるため、処理同期制御システム１０をより信頼性の高い構成とすることができる。
また、本実施形態によれば、同期信号の入力異常の有無に基づいて、自身のチャンネルＡ〜Ｃの故障判定を行うことができるため、処理同期制御システム１０をより信頼性の高い構成とすることができる。
また、本実施形態によれば、待機時間計測用タイマ２５の過大な時間のずれまたは停止に基づいて、各チャンネルＡ〜Ｃの待機時間計測用タイマ２５の故障判定を行うことができるため、処理同期制御システム１０をより信頼性の高い構成とすることができる。
また、本実施形態によれば、故障であると判定されたチャンネルＡ〜Ｃをダウン処理することができるため、正常なチャンネルＡ〜Ｃにおける処理の不安定化または誤処理等を抑制することができる。
なお、本実施形態では、各チャンネルＡ〜Ｃを、各部が一体となるようにパッケージ化した機器として構成したが、各チャンネルＡ〜Ｃにおいて、入力部２１、出力部２２、処理部２３、処理実行用タイマ２４及び待機時間計測用タイマ２５を、個別の装置を接続して構成してもよく、特に限定されない。
また、本実施形態では、冗長化された機器として、チャンネルＡ〜Ｃに適用して説明したが、この機器に限定されず、同期処理が必要な機器であれば、通信機器等のいずれの機器に適用してもよい。
１０ 処理同期制御システム
１５ センサ
１６ 舵面アクチュエータ
１７ 翼
２１ 入力部
２２ 出力部
２３ 処理部
２４ 処理実行用タイマ
２５ 待機時間計測用タイマ
３１ 入力ポート
３１ａ 自入力ポート
３１ｂ 他入力ポート
３２ 伝送路
Ａ〜Ｃ チャンネル機器

Claims (9)

  1. 冗長化された複数の機器間における処理を同期させる処理同期制御システムにおいて、
    複数の前記機器のそれぞれは、
    他の前記機器から同期信号が入力される入力部と、
    他の前記機器へ向けて前記同期信号を出力する出力部と、
    前記入力部及び前記出力部に接続され、他の前記機器との間で処理を同期させる同期処理を実行する同期処理部と、
    前記機器において処理を実行するために用いられる処理実行用タイマと、
    同期処理時において待機時間を計測する待機時間計測用タイマと、を有し、
    前記同期処理部は、
    同期処理の開始時において、前記同期信号を、前記出力部を介して、他の前記機器へ向けて出力する同期信号出力処理と、
    前記待機時間計測用タイマにより所定の待機時間が経過するまで、前記入力部を介して入力される他の前記機器からの前記同期信号を待機する同期信号入力処理と、
    前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記処理実行用タイマを同期させるタイマ同期処理と、を実行することを特徴とする処理同期制御システム。
  2. 前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマをリセットした後、前記処理実行用タイマによる時間の計測を開始することを特徴とする請求項１に記載の処理同期制御システム。
  3. 前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマを同期させた後に、前記同期信号の出力を停止することを特徴とする請求項１または２に記載の処理同期制御システム。
  4. 前記同期処理部は、
    前記同期信号入力処理において、前記待機時間内に他の前記機器の全てから前記同期信号の入力が無かった場合、自身の前記機器が故障であると判定することを特徴とする請求項１から３のいずれか１項に記載の処理同期制御システム。
  5. 複数の前記機器のそれぞれは、
    前記出力部から前記入力部に向けて前記同期信号を伝送する信号伝送路を、さらに有し、
    前記同期処理部は、
    前記出力部から出力した前記同期信号と、前記信号伝送路を介して前記入力部から入力される前記同期信号とが異なる場合、自身の前記機器が故障であると判定することを特徴とする請求項１から４のいずれか１項に記載の処理同期制御システム。
  6. 前記同期処理部は、
    前記入力部からの前記同期信号の入力が異常である場合、自身の前記機器が故障であると判定することを特徴とする請求項１から５のいずれか１項に記載の処理同期制御システム。
  7. 前記同期処理部は、
    前記処理実行用タイマにより計測した時間に基づいて、前記待機時間計測用タイマにより計測した時間が予め設定したしきい値よりも過大であるまたは停止していると判定すると、自身の前記機器が故障であると判定することを特徴とする請求項１から６のいずれか１項に記載の処理同期制御システム。
  8. 前記同期処理部は、
    自身の前記機器が故障であると判定すると、処理を停止するダウン処理を実行することを特徴とする請求項４から７のいずれか１項に記載の処理同期制御システム。
  9. 冗長化された複数の機器間における処理を同期させる処理同期制御方法において、
    複数の前記機器のそれぞれが、
    同期処理の開始時において、他の前記機器と同期するための同期信号を、他の前記機器へ向けて出力する同期信号出力処理工程と、
    所定の待機時間が経過するまで、他の前記機器からの前記同期信号の入力を待機する同期信号入力処理工程と、
    前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記機器において処理を実行するために用いられる処理実行用タイマを同期させるタイマ同期処理工程と、を実行することを特徴とする処理同期制御方法。
JP2016128684A 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法 Active JP6722055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016128684A JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法
US15/629,045 US10165314B2 (en) 2016-06-29 2017-06-21 Process synchronization control system and process synchronization control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016128684A JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法

Publications (2)

Publication Number Publication Date
JP2018005384A true JP2018005384A (ja) 2018-01-11
JP6722055B2 JP6722055B2 (ja) 2020-07-15

Family

ID=60807288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128684A Active JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法

Country Status (2)

Country Link
US (1) US10165314B2 (ja)
JP (1) JP6722055B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113300585B (zh) * 2021-05-26 2022-03-29 上海军陶科技股份有限公司 一种电源系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011101A (ja) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd 三重系フォールトトレラントシステム
JPH1021104A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 情報処理装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2007264995A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
JP2010122848A (ja) * 2008-11-19 2010-06-03 Fujitsu Ltd バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法
JP2012150618A (ja) * 2011-01-18 2012-08-09 Fuji Electric Co Ltd 安全制御システム
JP2016048507A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 通信制御装置および計算装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011248809A (ja) 2010-05-31 2011-12-08 Nec Engineering Ltd 冗長演算システム
WO2013030893A1 (en) * 2011-08-31 2013-03-07 Hitachi, Ltd. Computer system and data access control method
US9519516B2 (en) * 2012-07-11 2016-12-13 Nec Corporation Migration system, migration method and non-transitory computer-readable medium storing control program

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011101A (ja) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd 三重系フォールトトレラントシステム
JPH1021104A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 情報処理装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2007264995A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
JP2010122848A (ja) * 2008-11-19 2010-06-03 Fujitsu Ltd バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法
JP2012150618A (ja) * 2011-01-18 2012-08-09 Fuji Electric Co Ltd 安全制御システム
JP2016048507A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 通信制御装置および計算装置

Also Published As

Publication number Publication date
US20180007408A1 (en) 2018-01-04
US10165314B2 (en) 2018-12-25
JP6722055B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
CN107390511B (zh) 用于运行冗余的自动化系统的方法
US9563523B2 (en) Architecture for scalable fault tolerance in integrated fail-silent and fail-operational systems
KR101560497B1 (ko) 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템
JP6722055B2 (ja) 処理同期制御システム及び処理同期制御方法
US20110298407A1 (en) Motor position controller
US20130266053A1 (en) Signal selecting circuit and signal selecting method
WO2012046609A1 (ja) 制御装置および原子力発電プラント制御システム
EP3613954B1 (en) Rate based fault restart scheme
US20160116895A1 (en) Remote unit and abnormality determining method therein
US20170090464A1 (en) Numerical control system having synchronous control function between units
WO2012043317A1 (ja) 制御装置および原子力発電プラント制御システム
JP6115478B2 (ja) 通信システム
WO2019242321A1 (zh) 时间同步方法、装置、网络设备及计算机可读存储介质
JP6690523B2 (ja) 検出装置
TWI574151B (zh) 時脈診斷裝置及時脈診斷方法
KR20140092132A (ko) 알티오에스 마이컴의 오에스 태스크의 모니터링 방법
US20200218206A1 (en) Operation verification program, operation synchronization method, and error detection apparatus
US10877919B2 (en) Method to synchronize integrated circuits fulfilling functional safety requirements
JP2017016319A (ja) 多重化データ処理装置
US10969819B2 (en) Security control and method for operating a security control
JP5892083B2 (ja) パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法
US9992010B2 (en) System and method for augmenting duplexed replicated computing
JP2023074675A (ja) 安全ｐｌｃ
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JP6270369B2 (ja) 交通信号制御機、交通信号装置、表示制御装置及び情報表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200619

R150 Certificate of patent or registration of utility model

Ref document number: 6722055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150