JP2018005384A - 処理同期制御システム及び処理同期制御方法 - Google Patents

処理同期制御システム及び処理同期制御方法 Download PDF

Info

Publication number
JP2018005384A
JP2018005384A JP2016128684A JP2016128684A JP2018005384A JP 2018005384 A JP2018005384 A JP 2018005384A JP 2016128684 A JP2016128684 A JP 2016128684A JP 2016128684 A JP2016128684 A JP 2016128684A JP 2018005384 A JP2018005384 A JP 2018005384A
Authority
JP
Japan
Prior art keywords
synchronization
processing
input
synchronization signal
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016128684A
Other languages
English (en)
Other versions
JP6722055B2 (ja
Inventor
保夫 江崎
Yasuo Ezaki
保夫 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2016128684A priority Critical patent/JP6722055B2/ja
Priority to US15/629,045 priority patent/US10165314B2/en
Publication of JP2018005384A publication Critical patent/JP2018005384A/ja
Application granted granted Critical
Publication of JP6722055B2 publication Critical patent/JP6722055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242Synchronization processes, e.g. processing of PCR [Program Clock References]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1691Temporal synchronisation or re-synchronisation of redundant processing components using a quantum
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2048Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

【課題】冗長化された複数の機器間の処理を精度よく同期させ、簡易な構成で信頼性の高いものとすることができる信号同期制御システム等を提供する。【解決手段】冗長化されたチャンネルA〜C間における処理を同期させる同期処理を行う処理同期制御システム10において、各チャンネルA〜Cは、入力部21と、出力部22と、処理部23と、チャンネルA〜Cでの処理の実行時に用いられる処理実行用タイマ24と、同期処理時に待機時間を計測する待機時間計測用タイマ25とを有し、処理部23は、同期処理の開始時に、同期信号を他のチャンネルA〜Cへ出力する同期信号出力処理と、待機時間計測用タイマ25により所定の待機時間が経過するまで、他のチャンネルA〜Cからの同期信号の入力を待機する同期信号入力処理と、待機時間の経過後、他のチャンネルA〜Cの同期信号が入力されたら、処理実行用タイマ24を同期させるタイマ同期処理と、を実行する。【選択図】図2

Description

本発明は、冗長化された複数の機器間の処理を同期させる処理同期制御システム及び処理同期制御方法に関するものである。
従来、複数の演算部を備えた冗長構成を有し、外部からの割込要求に応じて複数の演算部の各々が割込処理を行う冗長演算システムが知られている(例えば、特許文献1参照)。この冗長演算システムにおいて、各演算部は、自身の演算部に設けられるカウンタのカウンタ値と、他の演算部に設けられるカウンタのカウント値とを比較し、その差分に応じて、自身の演算部の動作クロックの周期を補正している。
特開2011−248809号公報
ところで、冗長化された複数の機器としては、例えば、飛行用の制御装置に用いられるチャンネルがある。複数のチャンネル間において処理を同期させる場合、飛行用の制御装置には、信頼性が高いものが要求され、また、同期の精度が高いものが要求される。特許文献1では、動作クロックの周期を補正する補正制御(演算)を行うことから、同期するための補正制御が複雑となり、飛行制御に関する演算の信頼性が低下する可能性がある。
そこで、本発明は、冗長化された複数の機器間の処理を精度よく同期させ、簡易な構成で信頼性の高いものとすることができる処理同期制御システム及び処理同期制御方法を提供することを課題とする。
本発明の処理同期制御システムは、冗長化された複数の機器間における処理を同期させる処理同期制御システムにおいて、複数の前記機器のそれぞれは、他の前記機器から同期信号が入力される入力部と、他の前記機器へ向けて前記同期信号を出力する出力部と、前記入力部及び前記出力部に接続され、他の前記機器との間で処理を同期させる同期処理を実行する同期処理部と、前記機器において処理を実行するために用いられる処理実行用タイマと、同期処理時において待機時間を計測する待機時間計測用タイマと、を有し、前記同期処理部は、同期処理の開始時において、前記同期信号を、前記出力部を介して、他の前記機器へ向けて出力する同期信号出力処理と、前記待機時間計測用タイマにより所定の待機時間が経過するまで、前記入力部を介して入力される他の前記機器からの前記同期信号を待機する同期信号入力処理と、前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記処理実行用タイマを同期させるタイマ同期処理と、を実行することを特徴とする。
また、本発明の処理同期制御方法は、冗長化された複数の機器間における処理を同期させる処理同期制御方法において、複数の前記機器のそれぞれが、同期処理の開始時において、他の前記機器と同期するための同期信号を、他の前記機器へ向けて出力する同期信号出力処理工程と、所定の待機時間が経過するまで、他の前記機器からの前記同期信号の入力を待機する同期信号入力処理工程と、前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記機器において処理を実行するために用いられる処理実行用タイマを同期させるタイマ同期処理工程と、を実行することを特徴とする。
これらの構成によれば、自身の機器における同期処理部は、同期処理の開始時において、他の機器の同期信号の入力を待った後、処理実行用タイマを同期させることができる。このため、同期信号の入力待ちをするという簡易な構成で、冗長化された複数の機器間の処理を精度よく同期させることができるため、信頼性の高いシステム構成とすることができる。なお、信頼性をより高めるべく、入力部、出力部、同期処理部、処理実行用タイマ及び待機時間計測用タイマを、パッケージ化した一体ものとしてもよい。また、入力部、出力部、同期処理部、処理実行用タイマ及び待機時間計測用タイマは、個別の装置を接続したものであってもよい。さらに、機器としては、例えば、アクチュエータの作動を制御するシステム制御装置がある。
また、前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマをリセットした後、前記処理実行用タイマによる時間の計測を開始することが好ましい。
この構成によれば、複数の機器にそれぞれ設けられる処理実行用タイマを、簡単に同期させることができる。そして、同期した処理実行用タイマに基づいて、各種処理が行われることで、複数の機器間において同期して各種処理を実行することができる。
また、前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマを同期させた後に、前記同期信号の出力を停止することが好ましい。
この構成によれば、同期信号の出力を停止することで、タイマ同期処理を誤って再度実行されることを抑制しつつ、次回の同期処理のための準備をすることができる。
また、前記同期処理部は、前記同期信号入力処理において、前記待機時間内に他の前記機器の全てから前記同期信号の入力が無かった場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、他の機器からの同期信号の入力の有無に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。
また、複数の前記機器のそれぞれは、前記出力部から前記入力部に向けて前記同期信号を伝送する信号伝送路を、さらに有し、前記同期処理部は、前記出力部から出力した前記同期信号と、前記信号伝送路を介して前記入力部から入力される前記同期信号とが異なる場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、自身の機器において入出力される同期信号に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。
また、前記同期処理部は、前記入力部からの前記同期信号の入力が異常である場合、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、同期信号の入力異常の有無に基づいて、自身の機器の故障判定を行うことができるため、より信頼性の高い構成とすることができる。なお、同期信号の入力異常は、例えば、同期処理を行っていないタイミングにもかかわらず、入力部から他の機器の同期信号が入力される場合、及び、他の機器が同期処理の停止状態であるにもかかわらず、入力部から他の機器の同期信号が入力される場合等がある。
また、前記同期処理部は、前記処理実行用タイマにより計測した時間に基づいて、前記待機時間計測用タイマにより計測した時間が予め設定したしきい値よりも過大であるまたは停止していると判定すると、自身の前記機器が故障であると判定することが好ましい。
この構成によれば、待機時間計測用タイマの過大な時間のずれまたは停止に基づいて、待機時間計測用タイマ自身の故障判定を行うことができるため、より信頼性の高い構成とすることができる。具体的には、例えば、同期信号入力処理時において、処理実行用タイマによる時間の計測を行い、処理実行用タイマによる時間の計測が上限時間(リミットタイム)を超えると、待機時間計測用タイマが故障していると判定する。
また、前記同期処理部は、自身の前記機器が故障であると判定すると、処理を停止するダウン処理を実行することが好ましい。
この構成によれば、故障であると判定された機器による処理を停止することができるため、正常な機器における処理の不安定化または誤処理等を抑制することができる。
図1は、本実施形態に係る処理同期制御システムを概略的に示す説明図である。 図2は、本実施形態に係る処理同期制御システムに関する説明図である。 図3は、本実施形態に係る処理同期制御システムの回路構成に関する説明図である。 図4は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示すフローチャートである。 図5は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示す説明図である。
以下に、本発明に係る実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能であり、また、実施形態が複数ある場合には、各実施形態を組み合わせることも可能である。
[実施形態]
図1は、本実施形態に係る処理同期制御システムを概略的に示す説明図である。図2は、本実施形態に係る処理同期制御システムに関する説明図である。図3は、本実施形態に係る処理同期制御システムの回路構成に関する説明図である。図4は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示すフローチャートである。図5は、本実施形態に係る処理同期制御方法に関する制御動作の一例を示す説明図である。
図1に示すように、本実施形態に係る処理同期制御システム10は、例えば、航空機の飛行制御を行う飛行制御システムに組み込まれており、飛行制御システムは、冗長化された複数の機器を含む構成となっている。そして、処理同期制御システム10は、冗長化された複数の機器間における処理を同期させるシステムとなっている。なお、本実施形態では、飛行制御システムに組み込まれる場合について説明するが、例えば、自動車等の車両制御システムに組み込んでもよく、冗長化された複数の機器間の処理を同期するものであれば、いずれのシステムに適用してもよい。
複数の機器としては、例えば、入出力制御装置等の複数のチャンネル機器(以下、単にチャンネルともいう)A〜Cがあり、処理同期制御システム10は、この複数のチャンネルA〜Cのそれぞれに組み込まれている。処理同期制御システム10は、例えば、3重冗長化された3つのチャンネルA〜C間における処理を同期させている。なお、本実施形態では、3重冗長を一例とするが、3重冗長に特に限定されない。
3つのチャンネルA〜Cには、航空機に設けられる各種センサ15が接続され、センサ15から出力される入力信号をそれぞれ取得する。また、3つのチャンネルA〜Cには、航空機の作動状態を調整するためのアクチュエータが接続され、アクチュエータとしては、例えば、主翼、水平尾翼及び垂直尾翼等の翼17の舵面の角度(舵角)を変化させる舵面アクチュエータ16が接続されている。このため、3つのチャンネルA〜Cは、センサ15から入力信号をそれぞれ取得し、取得した入力信号に基づく要求舵角を、舵角コマンド計算処理を行って舵角コマンドとして算出し、舵角コマンドを出力信号として、舵面アクチュエータ16に向けて出力する。
このような、3つのチャンネルA〜C間において処理を同期させる同期処理を行わない場合、図1に示すように、各チャンネルA〜Cに入力される入力信号の位相が異なってしまう。このため、各チャンネルA〜Cから出力される舵角コマンドの位相も異なってしまう。そして、位相が異なる3つの舵角コマンドが、舵面アクチュエータ16にそれぞれ入力されると、舵面アクチュエータ16は、位相が異なる3つの舵角コマンドに基づいて、舵角を調整することになる。このとき、舵面アクチュエータ16では、舵角コマンドの引っ張り合い、いわゆる、フォースファイトが発生し、点線L1aで示す理想の舵角コマンドに対して、舵面アクチュエータ16により調整される実舵角(実線L1b)の位相及び振幅がずれてしまい、飛行性能が不安定となる可能性がある。このため、本実施形態の処理同期制御システム10では、3つのチャンネルA〜C間において処理を同期させている。
次に、図2及び図3を参照して、処理同期制御システム10を構成する3つのチャンネルA〜Cについて説明する。各チャンネルA〜Cは、入力部21と、出力部22と、処理部23と、処理実行用タイマ24と、待機時間計測用タイマ25と、を含んで構成されている。各チャンネルA〜Cは、各部が一体となるようにパッケージ化された機器となっている。
入力部21は、複数の入力ポート31を有しており、複数の入力ポート31は、自入力ポート31aと、複数の他入力ポート31bと、を有している。自入力ポート31aには、所定の伝送路(信号伝送路)32を介して出力部22が接続されており、自身のチャンネルA〜Cから出力される同期信号が入力される。つまり、伝送路32は、ラップアラウンド回路となっている。ここで、同期信号とは、チャンネルA〜Cの間で同期をとるための信号となっており、2値化された信号となっている。他入力ポート31bには、所定の伝送路を介して他のチャンネルA〜Cの出力部22が接続されており、他のチャンネルA〜Cから出力される同期信号が入力される。このように、入力部21は、自身のチャンネルA〜Cから入力された同期信号及び他のチャンネルA〜Cから入力された同期信号を、処理部23へ向けて出力する。
出力部22は、自身のチャンネルA〜Cの処理部23において生成した同期信号を出力する。
処理部23は、集積回路と作業領域となるメモリとを含んでおり、各チャンネルA〜Cでの飛行制御に関する各種処理を実行したり、各チャンネルA〜C間の同期に関する同期処理を実行したりしている。なお、飛行制御に関する各種処理としては、例えば、上記した舵角コマンドを計算する処理等である。また、同期処理について、詳細は後述する。そして、処理部23は、同期処理に関するプログラムが実行されることで、同期処理を実行する同期処理部として機能している。また、この処理部23は、各チャンネルA〜Cが故障しているか否かを検出する故障検出機能を有している。
処理実行用タイマ24は、処理部23における各種処理を実行するときに、時間を計測するものである。つまり、処理部23は、処理実行用タイマ24により計測される時間をトリガとして、各種処理を実行している。
待機時間計測用タイマ25は、同期処理時において待機時間を計測するものである。待機時間は、他のチャンネルA〜Cから自身のチャンネルA〜Cへの同期信号の入力を待つ時間である。処理部23は、同期処理時において、待機時間計測用タイマ25により計測される待機時間内に、他のチャンネルA〜Cから同期信号が入力されたか否かを判定している。
次に、図4及び図5を参照して、上記の処理同期制御システム10による処理同期制御方法に関する一連の制御動作について説明する。なお、以下の説明では、3つのチャンネルA〜Cのうち、同期処理の開始のタイミングが最も早いものを最先行のチャンネルAとし、同期処理の開始のタイミングが最も遅いものを最後行のチャンネルCとし、同期処理の開始のタイミングがチャンネルAとチャンネルCとの間のタイミングとなるものをチャンネルBとする。このとき、最先行のチャンネルAの同期処理の開始のタイミングに対する、最後行のチャンネルCの同期処理の開始のタイミングは、Δtmax分だけ遅れたものとなっている。また、以下の説明では、最先行のチャンネルAの制御動作を主に説明する。
図4に示すように、処理同期制御システム10におけるチャンネルA〜Cの処理部23は、同期信号出力処理(同期信号出力処理工程S1)と、同期信号入力処理(同期信号入力処理工程S2)と、追随待ち処理(追随待ち処理工程S3)と、タイマ同期処理(タイマ同期処理工程S4)と、を実行している。
ここで、処理同期制御システム10における同期処理は、所定の周期毎に行っており、例えば、飛行制御に影響が出ず、また、処理を好適に同期して飛行制御の安定化を図ることが可能な周期毎に行っている。
チャンネルAの処理部23は、同期信号出力処理において、同期処理の開始時に、他のチャンネルB,Cと同期するための同期信号を、他のチャンネルB,Cへ向けて出力する(同期信号出力処理工程S1)。上記したように、同期信号は、2値化されたものであり、同期信号の出力状態を「1」とし、同期信号の非出力状態を「0」としている。
続いて、チャンネルAの処理部23は、同期信号出力処理後、同期信号入力処理を行う。チャンネルAの処理部23は、同期信号入力処理時において、待機時間計測用タイマ25により時間を計測し、予め設定した所定の待機時間内において、他のチャンネルB,Cから同期信号が入力されるまで、他のチャンネルB,Cからの同期信号の入力を待機する(同期信号入力処理工程S2)。つまり、同期信号入力処理工程S2では、所定の待機時間内に、他のチャンネルB,Cから同期信号が入力された時点で、処理を終了する。
具体的に、同期信号入力処理工程S2では、まず、同期信号の入出力時において、チャンネルA〜Cを含むハードウェア機器の応答遅れに起因するチャンネル間での判定矛盾を防止するためのディレイ(DELAY)を行う(ステップS2a)。例えば、チャンネルAが最先行ではなく、他のチャンネルB,Cと同期できないほど遅れて同期処理を開始し、更に後述のステップS2bにおいて、他のチャンネルB,Cからの同期信号が非出力状態に切り替わる前に他チャンネルB,Cからの同期信号を検出した場合、チャンネルAは他のチャンネルB,Cと同期できたと誤判定してしまう。このような誤判定を回避するため、ステップS2bの開始を遅らせるべく、ステップS2aのディレイを行っている。
同期信号入力処理工程S2では、ステップS2aの後、他のチャンネルB,Cの何れか1つからの同期信号の入力を待機する(ステップS2b)。チャンネルAの処理部23は、待機時間内において、何れか1つのチャンネルB,C(図5では、チャンネルBを示す)からの同期信号が入力されると、ステップS2aと同様のディレイを行う(ステップS2c)。
同期信号入力処理工程S2では、ステップS2cの後、他のチャンネルB,Cの残りの1つからの同期信号の入力を待機する(ステップS2d)。チャンネルAの処理部23は、待機時間内において、残りの1つのチャンネルB,C(図5では、チャンネルCを示す)からの同期信号が入力されると、追随待ち処理を実行する。
チャンネルAの処理部23は、追随待ち処理時において、最後行のチャンネルCが、チャンネルAの処理に追いつくまで、さらに待機する(追随待ち処理工程S3)。つまり、最後行となるチャンネルCは、同期処理の開始が、他のチャンネルA,Bに比して遅れているので、追随待ち処理工程S3を行うことにより、全てのチャンネルA〜Cの処理が揃った状態で、同期信号入力処理を終了できる。
続いて、チャンネルAの処理部23は、追随待ち処理後、タイマ同期処理を行う。チャンネルAの処理部23は、タイマ同期処理時において、処理実行用タイマ24を同期させる(タイマ同期処理工程S4)。
具体的に、タイマ同期処理工程S4において、チャンネルAの処理部23は、同期信号の出力値を「0」として、同期信号の出力を停止(非出力状態)する(ステップS4a)。この後、チャンネルAの処理部23は、処理実行用タイマ24をリセットした後、処理実行用タイマ24による時間の計測を開始する(リスタートする)(ステップS4b)。このように、全てのチャンネルA〜Cが、ステップS4bを実行することで、処理実行用タイマ24の時間が揃うこととなり、チャンネルA〜Cにおける処理が、同じタイミングで行われることとなる。
そして、チャンネルAの処理部23は、ステップS4bの実行後、一連の同期処理を終了する。なお、上記では、チャンネルAの同期処理に関する制御動作を説明したが、チャンネルB及びチャンネルCについても、図5を参照しながら、チャンネルAと異なる部分について簡単に説明する。
チャンネルB及びチャンネルCは、チャンネルAと同様に、同期信号出力処理工程S1と、同期信号入力処理工程S2と、追随待ち処理工程S3と、タイマ同期処理工程S4と、を順に実行している。チャンネルB及びチャンネルCにおいて、同期信号出力処理工程S1、追随待ち処理工程S3、及びタイマ同期処理工程S4は、チャンネルAと同様であることから、説明を省略する。
チャンネルBは、同期信号入力処理工程S2において、最先行するチャンネルAが既に同期信号を出力していることから、ステップS2a及びステップS2bをすぐに経た後、ステップS2c及びステップS2dに移行することとなる。
また、チャンネルCは、同期信号入力処理工程S2において、チャンネルA及びチャンネルBが既に同期信号を出力していることから、ステップS2aからステップS2dを含む同期信号入力処理工程S2をすぐに経た後、追随待ち処理工程S3に移行することとなる。
ここで、上記の待機時間計測用タイマ25は、その分解能が小さいほど、処理同期制御システム10における同期制御が精度の高いものとなる。つまり、待機時間計測用タイマ25は、航空機の飛行制御を実行するにあたって、同期処理を行うために必要十分な分解能となっている。また、本実施形態では、航空機の飛行制御に適する待機時間計測用タイマ25が用いられるが、要求されるシステムに応じて、適切な分解能となる待機時間計測用タイマ25が用いられる。
上記のように、3つのチャンネルA〜C間において処理を同期させる同期処理を行った場合、図1に示すように、各チャンネルA〜Cに入力される入力信号の位相が同期したものとなる。このため、各チャンネルA〜Cから出力される舵角コマンドの位相も同期したものとなる。そして、位相が同期した3つの舵角コマンドが、舵面アクチュエータ16にそれぞれ入力されると、舵面アクチュエータ16は、位相が同期した3つの舵角コマンドに基づいて、舵角を調整することになる。このとき、舵面アクチュエータ16では、舵角コマンドによるフォースファイトの発生が抑制されることから、舵面アクチュエータ16により調整される実舵角(実線L2b)は、点線L2aで示す理想の舵角コマンドと同様の挙動となり、飛行性能の安定化を図ることができる。
次に、各チャンネルA〜Cの処理部23による故障検出機能について説明する。処理部23は、予め設定された故障条件となった場合、チャンネルA〜Cによる飛行制御に関する各種処理を停止するダウン処理を実行している。
具体的に、チャンネルA〜Cの処理部23は、同期信号入力処理工程S2のステップS2b,S2dにおいて、待機時間内に他のチャンネルA〜Cの全てから同期信号の入力が無いという故障条件である場合、自身のチャンネルA〜Cが故障であると判定している。
また、チャンネルA〜Cの処理部23は、出力部22から出力した同期信号と、伝送路32を介して入力部21から入力される同期信号とが異なるという故障条件である場合、自身のチャンネルA〜Cが故障であると判定している。
また、チャンネルA〜Cの処理部23は、入力部21からの同期信号の入力が異常であるという故障条件である場合、自身のチャンネルA〜Cが故障であると判定している。ここで、同期信号の入力異常は、例えば、チャンネルA〜Cが同期処理を行っていないタイミングにもかかわらず、入力部21から他のチャンネルA〜Cの同期信号が入力される場合がある。また、他のチャンネルA〜Cが処理の停止状態(ダウン処理の実行状態)であるにもかかわらず、入力部21から他のチャンネルA〜Cの同期信号が入力される場合等がある。
また、チャンネルA〜Cの処理部23は、同期信号入力処理工程S2において、処理実行用タイマ24による時間の計測を実行し、処理実行用タイマ24により計測した時間に基づいて、待機時間計測用タイマ25により計測した時間が予め設定したしきい値よりも過大であるまたは停止しているという故障条件である場合、自身のチャンネルA〜Cの待機時間計測用タイマ25が故障であると判定している。具体的に、チャンネルA〜Cの処理部23は、処理実行用タイマ24により計測される時間に対して上限時間(リミットタイム)を設定する。この上限時間は、待機時間よりも長い時間となるように設定される。そして、チャンネルA〜Cの処理部23は、待機時間計測用タイマ25により計測される待機時間が、上限時間を超えると、待機時間計測用タイマ25が故障していると判定する。
以上のように、本実施形態によれば、自身のチャンネルA〜Cの処理部23は、同期処理の開始時において、他のチャンネルA〜Cの同期信号の入力を待った後、処理実行用タイマ24を同期させることができる。このため、処理同期制御システム10は、同期信号の入力待ちをするという簡易な構成で、冗長化された複数のチャンネルA〜C間の処理を精度よく同期させることができるため、信頼性の高いシステム構成とすることができる。
また、本実施形態によれば、複数のチャンネルA〜Cにそれぞれ設けられる処理実行用タイマ24を、リセットした後、時間の計測をリスタートすることで、複数のチャンネルA〜C間を簡単に同期させることができる。このため、同期した処理実行用タイマ24に基づいて、処理部23による各種処理が行われることで、複数のチャンネルA〜C間において同期して各種処理を実行することができる。
また、本実施形態によれば、タイマ同期処理工程S4において、処理実行用タイマ24を同期させた後に、同期信号の出力を停止することで、タイマ同期処理を誤って再度実行されることを抑制しつつ、次回の同期処理のための準備をすることができる。
また、本実施形態によれば、同期信号入力処理工程S2において、同期信号の入力の有無に基づいて、チャンネルA〜Cの故障判定を行うことができるため、処理同期制御システム10をより信頼性の高い構成とすることができる。
また、本実施形態によれば、自身のチャンネルA〜Cにおいて入出力される同期信号に基づいて、自身のチャンネルA〜Cの故障判定を行うことができるため、処理同期制御システム10をより信頼性の高い構成とすることができる。
また、本実施形態によれば、同期信号の入力異常の有無に基づいて、自身のチャンネルA〜Cの故障判定を行うことができるため、処理同期制御システム10をより信頼性の高い構成とすることができる。
また、本実施形態によれば、待機時間計測用タイマ25の過大な時間のずれまたは停止に基づいて、各チャンネルA〜Cの待機時間計測用タイマ25の故障判定を行うことができるため、処理同期制御システム10をより信頼性の高い構成とすることができる。
また、本実施形態によれば、故障であると判定されたチャンネルA〜Cをダウン処理することができるため、正常なチャンネルA〜Cにおける処理の不安定化または誤処理等を抑制することができる。
なお、本実施形態では、各チャンネルA〜Cを、各部が一体となるようにパッケージ化した機器として構成したが、各チャンネルA〜Cにおいて、入力部21、出力部22、処理部23、処理実行用タイマ24及び待機時間計測用タイマ25を、個別の装置を接続して構成してもよく、特に限定されない。
また、本実施形態では、冗長化された機器として、チャンネルA〜Cに適用して説明したが、この機器に限定されず、同期処理が必要な機器であれば、通信機器等のいずれの機器に適用してもよい。
10 処理同期制御システム
15 センサ
16 舵面アクチュエータ
17 翼
21 入力部
22 出力部
23 処理部
24 処理実行用タイマ
25 待機時間計測用タイマ
31 入力ポート
31a 自入力ポート
31b 他入力ポート
32 伝送路
A〜C チャンネル機器

Claims (9)

  1. 冗長化された複数の機器間における処理を同期させる処理同期制御システムにおいて、
    複数の前記機器のそれぞれは、
    他の前記機器から同期信号が入力される入力部と、
    他の前記機器へ向けて前記同期信号を出力する出力部と、
    前記入力部及び前記出力部に接続され、他の前記機器との間で処理を同期させる同期処理を実行する同期処理部と、
    前記機器において処理を実行するために用いられる処理実行用タイマと、
    同期処理時において待機時間を計測する待機時間計測用タイマと、を有し、
    前記同期処理部は、
    同期処理の開始時において、前記同期信号を、前記出力部を介して、他の前記機器へ向けて出力する同期信号出力処理と、
    前記待機時間計測用タイマにより所定の待機時間が経過するまで、前記入力部を介して入力される他の前記機器からの前記同期信号を待機する同期信号入力処理と、
    前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記処理実行用タイマを同期させるタイマ同期処理と、を実行することを特徴とする処理同期制御システム。
  2. 前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマをリセットした後、前記処理実行用タイマによる時間の計測を開始することを特徴とする請求項1に記載の処理同期制御システム。
  3. 前記同期処理部は、前記タイマ同期処理において、前記処理実行用タイマを同期させた後に、前記同期信号の出力を停止することを特徴とする請求項1または2に記載の処理同期制御システム。
  4. 前記同期処理部は、
    前記同期信号入力処理において、前記待機時間内に他の前記機器の全てから前記同期信号の入力が無かった場合、自身の前記機器が故障であると判定することを特徴とする請求項1から3のいずれか1項に記載の処理同期制御システム。
  5. 複数の前記機器のそれぞれは、
    前記出力部から前記入力部に向けて前記同期信号を伝送する信号伝送路を、さらに有し、
    前記同期処理部は、
    前記出力部から出力した前記同期信号と、前記信号伝送路を介して前記入力部から入力される前記同期信号とが異なる場合、自身の前記機器が故障であると判定することを特徴とする請求項1から4のいずれか1項に記載の処理同期制御システム。
  6. 前記同期処理部は、
    前記入力部からの前記同期信号の入力が異常である場合、自身の前記機器が故障であると判定することを特徴とする請求項1から5のいずれか1項に記載の処理同期制御システム。
  7. 前記同期処理部は、
    前記処理実行用タイマにより計測した時間に基づいて、前記待機時間計測用タイマにより計測した時間が予め設定したしきい値よりも過大であるまたは停止していると判定すると、自身の前記機器が故障であると判定することを特徴とする請求項1から6のいずれか1項に記載の処理同期制御システム。
  8. 前記同期処理部は、
    自身の前記機器が故障であると判定すると、処理を停止するダウン処理を実行することを特徴とする請求項4から7のいずれか1項に記載の処理同期制御システム。
  9. 冗長化された複数の機器間における処理を同期させる処理同期制御方法において、
    複数の前記機器のそれぞれが、
    同期処理の開始時において、他の前記機器と同期するための同期信号を、他の前記機器へ向けて出力する同期信号出力処理工程と、
    所定の待機時間が経過するまで、他の前記機器からの前記同期信号の入力を待機する同期信号入力処理工程と、
    前記待機時間の経過後、他の前記機器の前記同期信号が入力されたら、前記機器において処理を実行するために用いられる処理実行用タイマを同期させるタイマ同期処理工程と、を実行することを特徴とする処理同期制御方法。
JP2016128684A 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法 Active JP6722055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016128684A JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法
US15/629,045 US10165314B2 (en) 2016-06-29 2017-06-21 Process synchronization control system and process synchronization control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016128684A JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法

Publications (2)

Publication Number Publication Date
JP2018005384A true JP2018005384A (ja) 2018-01-11
JP6722055B2 JP6722055B2 (ja) 2020-07-15

Family

ID=60807288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128684A Active JP6722055B2 (ja) 2016-06-29 2016-06-29 処理同期制御システム及び処理同期制御方法

Country Status (2)

Country Link
US (1) US10165314B2 (ja)
JP (1) JP6722055B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782316B (zh) * 2020-08-24 2022-11-01 達明機器人股份有限公司 作業程序同步的方法
CN113300585B (zh) * 2021-05-26 2022-03-29 上海军陶科技股份有限公司 一种电源系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011101A (ja) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd 三重系フォールトトレラントシステム
JPH1021104A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 情報処理装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2007264995A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
JP2010122848A (ja) * 2008-11-19 2010-06-03 Fujitsu Ltd バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法
JP2012150618A (ja) * 2011-01-18 2012-08-09 Fuji Electric Co Ltd 安全制御システム
JP2016048507A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 通信制御装置および計算装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011248809A (ja) 2010-05-31 2011-12-08 Nec Engineering Ltd 冗長演算システム
US8538924B2 (en) * 2011-08-31 2013-09-17 Hitachi, Ltd. Computer system and data access control method for recalling the stubbed file on snapshot
WO2014010213A1 (ja) * 2012-07-11 2014-01-16 日本電気株式会社 マイグレーションシステム、マイグレーション方法及び制御プログラムを格納した非一時的なコンピュータ可読媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011101A (ja) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd 三重系フォールトトレラントシステム
JPH1021104A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 情報処理装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2007264995A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
JP2010122848A (ja) * 2008-11-19 2010-06-03 Fujitsu Ltd バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法
JP2012150618A (ja) * 2011-01-18 2012-08-09 Fuji Electric Co Ltd 安全制御システム
JP2016048507A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 通信制御装置および計算装置

Also Published As

Publication number Publication date
US20180007408A1 (en) 2018-01-04
US10165314B2 (en) 2018-12-25
JP6722055B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
CN107390511B (zh) 用于运行冗余的自动化系统的方法
EP3392724B1 (en) Synchronization control method and synchronization control system for a plurality of controlled components
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
US20160306720A1 (en) Architecture for scalable fault tolerance in integrated fail-silent and fail-operational systems
JP6722055B2 (ja) 処理同期制御システム及び処理同期制御方法
KR101560497B1 (ko) 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템
WO2019242321A1 (zh) 时间同步方法、装置、网络设备及计算机可读存储介质
US8060769B2 (en) Duplexed field controller
US20130266053A1 (en) Signal selecting circuit and signal selecting method
WO2012046609A1 (ja) 制御装置および原子力発電プラント制御システム
US10222786B2 (en) Numerical control system having synchronous control function between units
EP3613954B1 (en) Rate based fault restart scheme
US20160116895A1 (en) Remote unit and abnormality determining method therein
WO2012043317A1 (ja) 制御装置および原子力発電プラント制御システム
JP6115478B2 (ja) 通信システム
JP6690523B2 (ja) 検出装置
TWI574151B (zh) 時脈診斷裝置及時脈診斷方法
US11526137B2 (en) Operation verification program, operation synchronization method, and error detection apparatus
US10877919B2 (en) Method to synchronize integrated circuits fulfilling functional safety requirements
JP2017016319A (ja) 多重化データ処理装置
US10969819B2 (en) Security control and method for operating a security control
JP5892083B2 (ja) パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法
JP2023074675A (ja) 安全plc
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JP6270369B2 (ja) 交通信号制御機、交通信号装置、表示制御装置及び情報表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200619

R150 Certificate of patent or registration of utility model

Ref document number: 6722055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150