JP2007026028A

JP2007026028A - マイクロコンピュータの異常検出装置

Info

Publication number: JP2007026028A
Application number: JP2005206466A
Authority: JP
Inventors: Hiroko Kariya; 裕子假家
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2005-07-15
Filing date: 2005-07-15
Publication date: 2007-02-01

Abstract

【課題】機器に対する制御タイミングや制御量に重大な影響を与えるマイクロコンピュータのタイマクロック生成部やフリーランカウンタ等の異常を正確に検出できるマイクロコンピュータの異常検出装置を提供する。
【解決手段】外部発振子からの入力クロックに基づいてシステムクロックを生成するＰＬＬ２、２１と、ＰＬＬからの出力クロックを分周してタイマクロックを生成するタイマクロック生成部３，３１と、タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタ４、４１を重複して備え、フリーランカウンタ４と第二のフリーランカウンタ４１の値を比較する比較部８と、比較部により双方のフリーランカウンタの値が不一致であるときにフリーランカウンタ４が異常であると判定する判定部９を備える。
【選択図】図１

Description

本発明は、マイクロコンピュータの異常検出装置に関し、特にエンジンを電子制御する複数のマイクロコンピュータを備えた電子制御システムに搭載されるマイクロコンピュータの異常検出装置に関する。

従来、ソフトウェアの暴走を検出するべく、プログラムにより一定周期毎にリセットされるウォッチドッグタイマ回路を設けて、当該ウォッチドッグタイマ回路のカウントアップによりマイクロコンピュータをリセットするマイクロコンピュータの異常検出装置が提案されている。また、割込み信号発生回路等の故障を検出するものとして、クロックパルスをカウントし、割込み信号発生回路から発生された割込み信号に基づいてリセットされるカウンタによるカウント値に基づいて前記割込み信号発生回路が異常であることを検出する異常検出装置が提案されていた。
特開昭６３−４９８５５号公報

上述した従来のウォッチドッグタイマ回路はマイクロコンピュータで実行されるプログラムの暴走を検出するものであり、マイクロコンピュータそのものの異常を検出するものではなく、後者の異常検出回路でも割込み信号発生回路の異常を検出するもので、同様にマイクロコンピュータそのものの異常を検出するものではなかった。

ところで、自動車のエンジン等を制御するマイクロコンピュータでは、外部発振子からの入力クロックに基づいてシステムクロックを生成するＰＬＬと、前記ＰＬＬからの出力クロックを分周してタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタ（一般に、ジェネラルタイマレジスタ（ＧＴＭ）と称される。）を備えて構成され、システムクロックに同期して命令コードが逐次実行されるとともに、フリーランカウンタの値に基づいて燃料噴射タイミングや噴射量等の制御タイミングや制御量が調整されているため、プログラムが正常に実行される場合であっても、タイマクロック生成部及びフリーランカウンタに何らかの故障が生じるとエンジンの制御タイミングや制御量が変動して適切に制御できなくなるという問題があった。

本発明の目的は、上述の従来の問題点に鑑み、機器に対する制御タイミングや制御量に重大な影響を与えるマイクロコンピュータのタイマクロック生成部やフリーランカウンタ等の異常を正確に検出できるマイクロコンピュータの異常検出装置を提供する点にある。

上述の目的を達成するため、本発明によるマイクロコンピュータの異常検出装置の第一の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、システムクロックに基づいて前記タイマクロック生成部と同一周期のタイマクロックを生成する第二のタイマクロック生成部と、前記第二のタイマクロック生成部からのタイマクロックに基づいてカウントする第二のフリーランカウンタと、前記フリーランカウンタと前記第二のフリーランカウンタの値を比較する比較部を備え、前記比較部により双方のフリーランカウンタの値が不一致であるときに前記フリーランカウンタが異常であると判定する判定部を備えている点にある。

上述の構成によれば、タイマクロック生成部及びフリーランカウンタを重複して構成し、機器の制御に使用される一方のフリーランカウンタの値と、異常検出用の第二のフリーランカウンタの値とを比較部で比較し、その結果に基づいて判定部が異常か否かを判定することにより、マイクロコンピュータが機器に対する制御動作中であっても、確実に異常を検出することができ、信頼性を向上させることができるようになる。

同第二の特徴構成は、上述の第一特徴構成に加えて、前記第二のタイマクロック生成部が前記システムクロックに基づいて作動するタイマ割込み部で構成され、前記第二のフリーランカウンタが所定間隔のタイマ割込み処理で計数するソフトウェアカウンタで構成される点にある。

上述の構成によれば、マイクロコンピュータに別途のハードウェアを追加構成することなく、ソフトウェアによって同様の異常検出を行なうことができるようになる。

同第三の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタを備え、一定周期の外部基準クロック信号に基づく割込み処理で前記キャプチャレジスタと前記フリーランカウンタの値を比較する比較部を備え、前記比較部により前記キャプチャレジスタの値と前記フリーランカウンタの値が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えている点にある。

上述の構成によれば、割込み処理時にフリーランカウンタの値がキャプチャレジスタに取り込まれるのであるが、このとき、キャプチャレジスタの値とフリーランカウンタの値が比較部で処理されるのに要する時間である所定範囲を逸脱するときに、キャプチャレジスタが異常であると検出することができる。

同第四の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、外部基準クロック信号に基づいて作動する割込み部と、一定周期の外部基準クロック信号に基づく割込み処理で前記フリーランカウンタの値と前記外部クロックの周期とを比較する比較部を備え、前記比較部により前記フリーランカウンタの値が所定範囲から逸脱しているときに前記フリーランカウンタが異常であると判定する判定部を備えている点にある。

上述の構成によれば、フリーランカウンタの値に基づいて一定の周期で割込み部が起動されているか否を判断することにより、フリーランカウンタの異常を検出することができる。

同第五の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタを備え、一定周期の外部基準クロック信号に基づく割込み処理で前記キャプチャレジスタの値と前記外部クロックの周期とを比較する比較部を備え、前記比較部により前記キャプチャレジスタの値が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えている点にある。

上述の構成によれば、フリーランカウンタの値がキャプチャレジスタに取り込まれるのであるが、その値から外部クロックの周期を演算することができ、その値が本来の外部クロックの周期を示す値と所定範囲以上異なるときにキャプチャレジスタの異常を検出することができる。

同第六の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタと、一定周期の外部基準クロック信号に基づく割込み処理でキャプチャレジスタの値から所定時間後に外部割込み信号を出力する信号出力部と、前記信号出力部からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータを備え、前記第二のマイクロコンピュータによる割込み処理で当該割込み間隔が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えている点にある。

上述の構成によれば、マイクロコンピュータに割込み信号として入力される外部基準クロック信号の周期を、割込み時に取り込まれるキャプチャレジスタの値を基準として第二のマイクロコンピュータに対する割込み信号として再生出力するものであり、第二のマイクロコンピュータにより求められる割込み周期が所定範囲を逸脱するときにキャプチャレジスタの異常と検出することができる。

同七の特徴構成は、システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、前記フリーランカウンタに基づいて一定周期で作動するインタバル割込み部と、インタバル割込み処理で外部割込み信号を出力する信号出力部と、前記信号出力部からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータを備え、前記第二のマイクロコンピュータによる割込み処理で求められる当該割込み間隔が所定範囲から逸脱しているときに前記フリーランカウンタまたは前記インタバル割込み部が異常であると判定する判定部を備えている点にある。

上述の構成によれば、第二のマイクロコンピュータに対して出力される割込み周期がフリーランカウンタに基づくインタバル割込み処理で決定されるので、第二のマイクロコンピュータによる割込み処理で求められる当該割込み間隔が、インタバル割込みの発生周期に対して所定範囲を逸脱するときにフリーランカウンタまたはインタバル割込み部の異常と検出することができる。

同第八の特徴構成は、上述の第一から第九の何れかの特徴構成に加えて、前記判定部は、異常と判定された回数をカウントする異常カウンタを備え、前記異常カウンタの値が所定値を超えたときに異常と判定する点にあり、異常判定に冗長性を持たせることによりプログラムの実行タイミングのずれやノイズ等の影響による瞬時的な異常判定を吸収して、正確に異常を検出することができるようになる。

同第九の特徴構成は、上述の第八特徴構成に加えて、前記判定部は、異常と判定したときに異常状態及び対応する異常の発生回数を不揮発性メモリに記憶する点にあり、通常は異常状態と検出されたときにマイクロコンピュータは強制的にリセットされるのであるが、異常発生回数を不揮発性メモリに記憶することにより、異常発生頻度に応じて適切な対策を講ずるための指標として活用することができるようになる。

同第十の特徴構成は、上述の第八または第九特徴構成に加えて、前記判定部は、異常と判定したときに当該異常状態を他のマイクロコンピュータに出力する点にある。

上述した構成によれば、複数のマイクロコンピュータによる制御システムが構築されているような場合に、任意のマイクロコンピュータの異常状況に応じて他のマイクロコンピュータが適切な処理を行なうことが可能になる。

同第十一の特徴構成によれば、上述した第一から第十の何れかのマイクロコンピュータの異常検出装置が、エンジンを電子制御する複数のマイクロコンピュータを備えた電子制御システムに搭載される点にあり、マイクロコンピュータの異常に起因する電子制御システムの異常を正確に検出することができるようになる。

以上説明した通り、本発明によれば、機器に対する制御タイミングや制御量に重大な影響を与えるマイクロコンピュータのタイマクロック生成部やフリーランカウンタ等の異常を正確に検出できるマイクロコンピュータの異常検出装置を提供することができるようになった。

以下に本発明によるマイクロコンピュータの異常検出装置は、車両に搭載されるエンジンを電子制御する複数のマイクロコンピュータを備えた電子制御システムに搭載されるもので、以下第一の実施形態について説明する。図１に示すように、マイクロコンピュータ１の要部が、外部発振子（内部に予め設けられた発振子であってもよい）Ｘｔａｌからの入力クロックに基づいてシステムクロックを生成するＰＬＬ２と、前記ＰＬＬ２からの出力クロックを分周してタイマクロックを生成するタイマクロック生成部３と、前記タイマクロック生成部３からのタイマクロックに基づいてカウントするフリーランカウンタ４を備えて構成されている。前記ＰＬＬ２から出力される高速のシステムクロックは、例えば６４ＭＨｚの周波数で当該マイクロコンピュータの基準クロックとして位置づけられ、当該システムに基づいてＲＯＭからプログラムコードがフェッチされ、フェッチされたプログラムコードに基づいて順次所定の演算処理が実行される。

前記フリーランカウンタ４は所定ビット数（例えば２２ｂｉｔ）のカウンタ回路で構成され、例えば周波数８ＭＨｚのタイマクロックに同期してカウントアップされ、キャリーが発生するとゼロにリセットされた後に再度カウントアップされるカウンタ回路で、内部タイマ、インタバル割込み等のマイクロコンピュータの基本的動作タイミングの基準となり、一般にジェネラルタイマレジスタ（ＧＴＭ）と呼ばれているカウンタ回路である。

上述のマイクロコンピュータ１には、さらに前記外部発振子Ｘｔａｌからの入力クロックに前記ＰＬＬ２と同一のシステムクロックを生成する第二のＰＬＬ２１と、前記タイマクロック生成部３と同一周期のタイマクロックを生成する第二のタイマクロック生成部３１と、前記第二のタイマクロック生成部３１からのタイマクロックに基づいてカウントする第二のフリーランカウンタ４１と、前記フリーランカウンタ４と前記第二のフリーランカウンタ４１の値を比較する比較部８を備え、前記比較部８により双方のフリーランカウンタ４，４１の値が不一致であるときに前記フリーランカウンタ４が異常であると判定する判定部９を備えている。

前記第二のタイマクロック生成部３１及び第二のフリーランカウンタ４１は、前記タイマクロック生成部３及びフリーランカウンタ４と同一構成であるため、両者は常に同一の動作が行なわれる。従って、所定タイミングで前記フリーランカウンタ４及び第二のフリーランカウンタ４１の値を比較して、両者の値が異なる場合には何れかのフリーランカウンタ４、４１が異常であると判定することができる。

前記比較部８は両者の値を比較するコンペアレジスタを設けて構成することができ、例えば、前記フリーランカウンタ４の値に基づいて一定周期で発生する割り込み信号（割込み周期はプログラムにより可変に設定可能に構成されている）に同期して前記コンペアレジスタに両者または一方の値を取り込んで双方を比較し、一致するときにハイレベル、不一致のときにローレベルを出力するフリップフロップを設けて構成することができる。また、前記判定部９は当該フリップフロップの出力を受けて外部に割込み信号を出力する出力回路や内部割込みを発生させる割り込み部等で構成することにより、異常が検出されたときに当該マイクロコンピュータをリセットするように構成することができる。

このようにして、システムクロックに同期して実行されるプログラム処理において参照される前記フリーランカウンタ４の値に基づいて燃料噴射タイミングや噴射量等の各種のタイミング制御が行なわれる一方で、前記比較部８により前記第二のフリーランカウンタ４１の値と前記フリーランカウンタ４の値が比較され、不一致であると検出されると前記フリーランカウンタ４の動作異常と判断できるようになる。

前記判定部９は、異常と判定された回数をカウントする異常判定カウンタ（図示せず）を備え、前記異常判定カウンタの値が所定値を超えたときに前記フリーランカウンタ４の異常発生と判定することで誤判定を防止するように構成してある。さらに、前記異常判定カウンタの値が所定値を超えたときに、例えば内部割込みを発生させる割込み部を設けて、当該割込み処理により異常状態及び対応する異常の発生回数を当該マイクロコンピュータ１にバス接続されたＳＲＡＭ等の不揮発性メモリに区画された異常発生カウンタ領域に記憶するように構成するとともに、当該マイクロコンピュータ１が異常である旨のデータをネットワーク接続された他のマイクロコンピュータに伝送するように構成してある。

当該マイクロコンピュータ１に異常が発生したことを検知した他のマイクロコンピュータは、例えば、表示装置にシステムに異常が発生した旨の表示やサービスコール表示を行なうことにより、運転者に適切な対処を促すことができるようになり、サービスマンはターミナルをシステムに接続して前記ＳＲＡＭの異常発生カウンタ領域に記憶された異常状態及び異常の発生回数を参照することにより原因を推定したり基板交換等の適切な修理を行なうことができるようになる。前記判定部９で異常判定されたときに、当該マイクロコンピュータ１に対して自らリセット信号を出力することにより、正常状態に復帰させるように動作させることも可能である。

次に第二の実施形態について説明する。図２に示すように、マイクロコンピュータ１の要部が、外部発振子Ｘｔａｌからの入力クロックに基づいてシステムクロックを生成するＰＬＬ２と、前記ＰＬＬ２からの出力クロックを分周してタイマクロックを生成するタイマクロック生成部３と、前記タイマクロック生成部３からのタイマクロックに基づいてカウントするフリーランカウンタ４を備えて構成されている。前記ＰＬＬ２から出力される高速のシステムクロックに基づいてＲＯＭからプログラムコードがフェッチされ、フェッチされたプログラムコードに基づいて順次所定の演算処理が実行される。

前記フリーランカウンタ４は所定ビット数（例えば２２ｂｉｔ）のカウンタ回路で構成され、前記タイマクロックに同期してカウントアップされ、キャリーが発生するとゼロにリセットされた後に再度カウントアップされるカウンタ回路で、内部タイマ、インタバル割込み等のマイクロコンピュータの基本的動作タイミングの基準となり、一般にジェネラルタイマレジスタ（ＧＴＭ）と呼ばれているカウンタ回路である。

前記ＰＬＬ２からのシステムクロックに基づいて実行されるプログラムにより、前記タイマクロックと同一周期で内部割込みを発生させ、割込み処理で内部ＲＡＭ上の所定エリアに設定されたカウンタ領域の値をカウントアップする。即ち、上述の第一の実施形態における第二のタイマクロック生成部３１が前記システムクロックに基づいて作動するソフトウェアによる分周によりタイマ割込みを発生させるソフトウェア分周部３２で構成され、前記第二のフリーランカウンタ４２が所定間隔のタイマ割込み処理で計数するソフトウェアカウンタ４２で構成されるものである。

同様に、上述の比較部８、判定部９もプログラムによる演算処理で構成することができ、例えば、前記ソフトウェアカウンタ４２の値（内部ＲＡＭ上の所定エリアに設定されたカウンタ領域の値）が所定値を示すときに前記フリーランカウンタ４の値を読み出して比較演算する比較部８と、比較演算の結果、値が異なるときに前記フリーランカウンタ４に異常と判定し、異常と判定した回数を前記内部ＲＡＭ上に区画された異常判定カウンタ領域に記憶する判定部９を備えて構成される。第一の実施形態で説明したと同様に、異常判定カウンタの値が所定値を超えたときに前記フリーランカウンタ４の異常発生と判定することで誤判定を防止するように構成される。さらに、前記異常判定カウンタの値が所定値を超えたときに、異常状態及び対応する異常の発生回数を当該マイクロコンピュータ１にバス接続されたＳＲＡＭ等の不揮発性メモリに区画された異常発生カウンタ領域に記憶するように構成するとともに、当該マイクロコンピュータ１が異常である旨のデータをネットワーク接続された他のマイクロコンピュータに伝送するように構成する点も同様である。

以下に第三の実施形態を説明する。マイクロコンピュータ１の基本的な構成は第一の実施形態と同様であるが、図３に示すように、さらに、外部基準クロック信号ＳＣＫに基づいて作動する割込み部６と、前記割込み部６の作動時に前記フリーランカウンタ４の値を自動的に取り込むキャプチャレジスタ５を備え、一定周期の外部基準クロック信号ＳＣＫに基づく割込み処理、つまり割込み処理プログラムで前記キャプチャレジスタ５と前記フリーランカウンタ４の値を比較する比較部８を備え、前記比較部８により前記キャプチャレジスタ５の値と前記フリーランカウンタ４の値が所定範囲から逸脱しているときに前記キャプチャレジスタ５が異常であると判定する判定部９を備えている。

上述の構成によれば、前記比較部８による比較処理において割込み処理の度に前記チャプチャレジスタ５に取り込まれる値と前記フリーランカウンタ４の値とを比較して差分値を求め、その差分値が割込み処理に要する想定時間遅れの範囲、つまり所定範囲であるか否かを比較し、前記判定部９において所定範囲を逸脱すると判定したときに前記キャプチャレジスタ５が異常であると判定するものである。前記判定部９で異常判定された後の処理は第一または第二実施形態と同様である。

以下に第四の実施形態を説明する。マイクロコンピュータの基本的な構成は第一の実施形態と同様であるが、図４に示すように、外部基準クロック信号ＳＣＫ１に基づいて作動する割込み部６１と、一定周期の外部基準クロック信号ＳＣＫ１に基づく割込み処理で前記フリーランカウンタ４の値と前記外部クロックの周期とを比較する比較部８を備え、前記比較部８により前記フリーランカウンタ４の値が所定範囲から逸脱しているときに前記フリーランカウンタ４が異常であると判定する判定部９を備えている。

上述の構成によれば、前記比較部８による比較処理において割込み処理の度に前回のフリーランカウンタ４の値と今回のフリーランカウンタ４の値とを比較して差分値、つまり外部クロックＳＣＫ１の周期を求め、その差分値が予め一定の周期に設定されている外部基準クロック信号ＳＣＫ１の周期と割込み処理に要する想定時間遅れの加算値の範囲、つまり所定範囲であるか否かを比較し、前記判定部９において所定範囲を逸脱すると判定したときに前記フリーランカウンタ４が異常であると判定するものである。前記判定部９で異常判定された後の処理は第一または第二実施形態と同様である。

以下に第五の実施形態を説明する。マイクロコンピュータ１の基本的な構成は第一の実施形態と同様であるが、図５に示すように、外部基準クロック信号ＳＣＫ２に基づいて作動する割込み部６２と、前記割込み部６２の作動時に前記フリーランカウンタ４の値を取り込むキャプチャレジスタ５を備え、一定周期の外部基準クロック信号ＳＣＫ２に基づく割込み処理で前記キャプチャレジスタ５の値と前記外部クロックＳＣＫ２の周期とを比較する比較部８を備え、前記比較部８により前記キャプチャレジスタ５の値が所定範囲から逸脱しているときに前記キャプチャレジスタ５が異常であると判定する判定部９を備えている。

上述の構成によれば、前記比較部８による比較処理において割込み処理の度に前回のキャプチャレジスタ５の値と今回のキャプチャレジスタ５の値とを比較して差分値、つまり外部クロックＳＣＫ１の周期を求め、その差分値が予め一定の周期に設定されている外部基準クロック信号ＳＣＫ１の周期と割込み処理に要する想定時間遅れの加算値の範囲、つまり所定範囲であるか否かを比較し、前記判定部９において所定範囲を逸脱すると判定したときに前記キャプチャレジスタ５が異常であると判定するものである。前記判定部９で異常判定された後の処理は第一または第二実施形態と同様である。

以下に第六の実施形態を説明する。マイクロコンピュータ１の基本的な構成は第一の実施形態と同様であるが、図６に示すように、外部基準クロック信号に基づいて作動する割込み部６３と、前記割込み部６３の作動時に前記フリーランカウンタ４の値を取り込むキャプチャレジスタ５と、一定周期の外部基準クロック信号ＳＣＫ３に基づく割込み処理でキャプチャレジスタ５の値から所定時間後に外部割込み信号ＳＩＮＴ１を出力する信号出力部Ｓ１と、前記信号出力部Ｓ１からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータ１１を備え、前記第二のマイクロコンピュータ１１による割込み処理で当該割込み間隔が所定範囲から逸脱しているときに前記キャプチャレジスタ５が異常であると判定する判定部９１を備えている。

上述の構成によれば、一定周期の外部基準クロック信号ＳＣＫ３に対する割込み処理で所定時間後に前記信号出力部Ｓ１から前記第二のマイクロコンピュータ１１に対する割込み信号ＳＩＮＴ１が出力されるので、前記第二のマイクロコンピュータ１１における割込み処理である比較部８１により割込み信号ＳＩＮＴ１の周期を演算導出して前記外部基準クロック信号ＳＣＫ３の周期と割込み処理に要する想定時間遅れの加算値の範囲、つまり所定範囲であるか否かを比較し、同じく割込み処理である判定部９１で所定範囲を逸脱すると判定したきに前記キャプチャレジスタ５が異常であると判定するものである。前記判定部９１で異常判定された後の処理は第一または第二実施形態と同様である。

以下に第七の実施形態を説明する。マイクロコンピュータ１の基本的な構成は第一の実施形態と同様であるが、図７に示すように、前記フリーランカウンタ４に基づいて一定周期で作動するインタバル割込み部６４と、インタバル割込み処理で外部割込み信号ＳＩＮＴ２を出力する信号出力部Ｓ２と、前記信号出力部Ｓ２からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータ１２を備え、前記第二のマイクロコンピュータ１２による割込み処理で求められる当該割込み間隔が所定範囲から逸脱しているときに前記フリーランカウンタ４または前記インタバル割込み部６４が異常であると判定する判定部９２を備えている。

上述の構成によれば、前記インタバル割込み部６４に一定周期で割込みがかかったときに前記信号出力部Ｓ２から前記第二のマイクロコンピュータ１２に対する割込み信号ＳＩＮＴ２が出力されるので、前記第二のマイクロコンピュータ１２における割込み処理である比較部８２により割込み信号ＳＩＮＴ２の周期を演算導出して前記インタバル割込み部６４に対する割込み周期と割込み処理に要する想定時間遅れの加算値の範囲、つまり所定範囲であるか否かを比較し、同じく割込み処理である判定部９２で所定範囲を逸脱すると判定したきに前記フリーランカウンタ４または前記インタバル割込み部６４が異常であると判定するものである。前記判定部９２で異常判定された後の処理は第一または第二実施形態と同様である。

上述したように、何れの実施形態においても、前記判定部９，９１，９２は、異常と判定された回数をカウントする異常判定カウンタを備え、前記異常カウンタの値が所定値を超えたときに異常と判定するように構成され、これにより、異常判定に冗長性を持たせることによりプログラムの実行タイミングのずれやノイズ等の影響による瞬時的な異常判定を吸収して、正確に異常を検出することができるようになる。

上述した種々の実施形態を適宜組み合わせることが可能で、マイクロコンピュータのフリーランカウンタやキャプチャレジスタ等のハードウェアの異常を的確に検出して、プログラムが正常に実行される場合であっても、エンジンの制御タイミングや制御量が変動して適切に制御できなくなるような不都合に対処できるようになる。また、本発明の作用効果が奏される範囲において各機能ブロックの具体的構成は公知の技術に基づいて適宜設計されるものである。

本発明によるマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図別実施形態を示すマイクロコンピュータの異常検出装置のブロック構成図

符号の説明

１：マイクロコンピュータ
２：ＰＬＬ
３：タイマクロック生成部
４：フリーランカウンタ（ＧＴＭ）
５：キャプチャレジスタ
６、６１、６２、６３：割込み部
８、８１、８２：比較部
９、９１、９２：判定部

Claims

システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
システムクロックに基づいて前記タイマクロック生成部と同一周期のタイマクロックを生成する第二のタイマクロック生成部と、前記第二のタイマクロック生成部からのタイマクロックに基づいてカウントする第二のフリーランカウンタと、前記フリーランカウンタと前記第二のフリーランカウンタの値を比較する比較部を備え、前記比較部により双方のフリーランカウンタの値が不一致であるときに前記フリーランカウンタが異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
前記第二のタイマクロック生成部が前記システムクロックに基づいて作動するタイマ割込み部で構成され、前記第二のフリーランカウンタが所定間隔のタイマ割込み処理で計数するソフトウェアカウンタで構成される請求項１記載のマイクロコンピュータの異常検出装置。
システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタを備え、一定周期の外部基準クロック信号に基づく割込み処理で前記キャプチャレジスタと前記フリーランカウンタの値を比較する比較部を備え、前記比較部により前記キャプチャレジスタの値と前記フリーランカウンタの値が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
外部基準クロック信号に基づいて作動する割込み部と、一定周期の外部基準クロック信号に基づく割込み処理で前記フリーランカウンタの値と前記外部クロックの周期とを比較する比較部を備え、前記比較部により前記フリーランカウンタの値が所定範囲から逸脱しているときに前記フリーランカウンタが異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタを備え、一定周期の外部基準クロック信号に基づく割込み処理で前記キャプチャレジスタの値と前記外部クロックの周期とを比較する比較部を備え、前記比較部により前記キャプチャレジスタの値が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
外部基準クロック信号に基づいて作動する割込み部と、前記割込み部の作動時に前記フリーランカウンタの値を取り込むキャプチャレジスタと、一定周期の外部基準クロック信号に基づく割込み処理でキャプチャレジスタの値から所定時間後に外部割込み信号を出力する信号出力部と、前記信号出力部からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータを備え、前記第二のマイクロコンピュータによる割込み処理で当該割込み間隔が所定範囲から逸脱しているときに前記キャプチャレジスタが異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
システムクロックに基づいてタイマクロックを生成するタイマクロック生成部と、前記タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタを備えてなるマイクロコンピュータの異常検出装置であって、
前記フリーランカウンタに基づいて一定周期で作動するインタバル割込み部と、インタバル割込み処理で外部割込み信号を出力する信号出力部と、前記信号出力部からの出力信号に基づいて割込み処理を実行する第二のマイクロコンピュータを備え、前記第二のマイクロコンピュータによる割込み処理で求められる当該割込み間隔が所定範囲から逸脱しているときに前記フリーランカウンタまたは前記インタバル割込み部が異常であると判定する判定部を備えているマイクロコンピュータの異常検出装置。
前記判定部は、異常と判定された回数をカウントする異常カウンタを備え、前記異常カウンタの値が所定値を超えたときに異常と判定する請求項１から９の何れかに記載のマイクロコンピュータの異常検出装置。
前記判定部は、異常と判定したときに異常状態及び対応する異常の発生回数を不揮発性メモリに記憶する請求項８記載のマイクロコンピュータの異常検出装置。
前記判定部は、異常と判定したときに当該異常状態を他のマイクロコンピュータに出力する請求項８または９記載のマイクロコンピュータの異常検出装置。
エンジンを電子制御する複数のマイクロコンピュータを備えた電子制御システムに搭載される請求項１から１０の何れかに記載のマイクロコンピュータの異常検出装置。