JP4932193B2 - パルス信号測定装置及び方法 - Google Patents
パルス信号測定装置及び方法 Download PDFInfo
- Publication number
- JP4932193B2 JP4932193B2 JP2005245127A JP2005245127A JP4932193B2 JP 4932193 B2 JP4932193 B2 JP 4932193B2 JP 2005245127 A JP2005245127 A JP 2005245127A JP 2005245127 A JP2005245127 A JP 2005245127A JP 4932193 B2 JP4932193 B2 JP 4932193B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- count value
- input
- interrupt
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000691 measurement method Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 5
- 238000003708 edge detection Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
しかしながら、オーバーフローフラグがオンしている状態でパルス信号が入力されたような場合には、割り込み要求がオーバーフローによるものなのか、パルス信号の入力による割り込み信号が得られず、オーバーフローが発生するようなパルス信号の幅や周期の正確な測定が困難であった。
この構成によれば、オーバーフローによりオーバーフローフラグがオンしている間に新たにパルス信号が入力(新たにパルス信号のエッジが検出)された場合には、リロードレジスタに新たなカウント値がリロードされるので、このリロードレジスタの値から新たなパルス信号の入力の有無を検出できる。
また、この構成によれば、オーバーフローによる割り込み要求とパルス信号の入力による割り込み要求とは確実に区別されるので、パルス信号のパルス幅又は周期を正確に算出できる。
また、この構成によれば、一のカウント動作中に発生したオーバーフローの回数が得られるので、パルス信号の幅や周期が長い場合にも測定可能となる。
この構成によれば、リロードレジスタの前回と今回の値とを比較すれば、新たにパルス信号が入力されたかを検出でき、オーバーフローフラグがオンしている間の新たなパルス信号の入力を検出できる。
この構成によれば、オーバーフローによる割り込み要求とパルス信号の入力による割り込み要求とは確実に区別されるので、パルス信号のパルス幅又は周期を正確に算出できる。
この構成によれば、タイマのカウント値を利用するアプリケーション等に、オーバーフローによる割り込み要求か、パルス信号の入力による割り込み要求かを知らせることができる。
この構成によれば、オーバーフローフラグをタイマの外部から強制的にオフする処理をするので、一のカウント動作においてオーバーフローフラグがオンする回数をカウントすることによりオーバーフローの発生回数を取得できる。
この構成によれば、一のカウント動作中に発生したオーバーフローの回数が得られるので、パルス信号の幅や周期が長い場合にも測定可能となる。
この構成によれば、誤った幅や周期を算出することを防止できる。
この構成によれば、オーバーフローの発生するような長いパルス幅又は周期のパルス信号の正確な測定が可能となる。
図1は、本発明の一実施形態に係るパルス信号測定装置に用いられるタイマの回路構成図である。
このタイマ10は、図1に示すように、パルスエッジ検出回路30、カウンタリセット回路40、オーバーフローフラグ(レジスタ)50、クロック発生回路60、カウンタ回路70、リロードレジスタ80等から構成されている。尚、本実施形態では、タイマ10は、独立の回路として構成されているが、プロセッサの一部の回路として構成されていてもよい。
カウンタ回路70は、具体的には、リセットパルスが入力されるとアップカウントを開始し、次にリセットパルスが入力されるとそのときのカウント値CTをリロードレジスタ80へリロードすると共に割り込み信号INTをパルス信号測定装置100へ出力し、かつ、再びアップカウントを開始する。
また、カウンタ回路70は、カウント動作中にオーバーフローが発生した場合には、カウント値CTをリロードレジスタ80へリロードせずに割り込み信号INTを出力すると共にオーバーフローフラグ50をオン状態にし、かつ、アップカウントを継続する。例えば、カウンタ回路70が16ビットのレジスタを有する場合には、カウント値が65536を超えるとオーバーフローが発生する。尚、割り込み信号INTは、オーバーフローフラグ50がオフされるまで出力される。
ここで、図2はパルス信号測定装置における処理の一例を示すフローチャート、図3はパルス信号の入力による割込処理とオーバーフローによる割込処理の一例を示すフローチャート、図4はパルス信号の測定に関する各種変数の一例を示すタイミングチャート、及び図5は各種変数の他の例を示すタイミングチャートである。
カウンタ回路70は、図4(B)に示すように、パルス信号PS(図4(A))の立ち上がりに同期してアップカウント動作をすると共に、図4(C)に示すように、リロードレジスタ80の値を更新する。
また、カウンタ回路70は、図4(B)に示すように、カウント値CTがオーバーフローした場合には、リロードレジスタ80の値は更新せずに、図4(D)に示すように、オーバーフローフラグ50をオンする。このオーバーフローフラグ50は、ソフトウエアによりオフされるまでオン状態を維持する。
さらに、カウンタ回路70は、図4(E)に示すように、パルス信号PSの立ち上がりに同期して割り込み信号INTを出力すると共に、オーバーフローの発生に同期して割り込み信号INTを出力する。このような場合には、オーバーフローフラグ50の状態を検出することにより、割り込み信号INTの発生原因を特定することができる。
パルス信号測定装置100は、タイマ10から割り込み信号INTを受けると、図2に示すタイマ割り込み処理を実行する。
このタイマ割り込み処理は、先ず、リロードレジスタ80の値を読み出して、今回値として記憶する(ステップST1)。
次いで、オーバーフローフラグ50がオンしているかを判断し(ステップST2)、オーバーフローフラグ50がオフしている場合には、タイマ10からの割り込み要求がパルス信号PSの立ち上がりエッジの入力によるものと判断し、後述するパルス信号の入力による割込み処理を実行する(ステップST3)。
オーバーフローの回数が所定の最大数(例えば、レジスタのビット数で規定される)を超えているかを判断する最大値ガード処理を実行し(ステップST4)、超えていない場合には、オーバーフローの回数をカウントアップする(ステップST5)。尚、オーバーフローの回数は、パルス信号測定装置100における変数であり、図4(G)や図5(G)に示すように、オーバーフローの発生毎に変化する。また、オーバーフローの回数の初期値は0である。
ここで、今回のカウント値と前回のカウント値とが一致している場合には、パルス信号PSの入力による割り込み要求がないと判断して、後述するオーバーフローによる割り込み処理を実行する(ステップST8)。
一方、今回のカウント値と前回のカウント値とが異なっている場合には、オーバーフローフラグ50がオンしている間にパルス信号PSの入力が有ったものと判断し、後述するパルス信号の入力による割込み処理を実行する(ステップST7)。
次いで、リロードレジスタ80から読み出した今回値を前回値として更新し(ステップST11)、割り込み処理を終了する。
20…入力ポート
30…パルスエッジ検出回路
40…カウンタリセット回路
50…オーバーフローフラグ
60…クロック発生回路
70…カウンタ回路
80…リロードレジスタ
100…パルス信号測定装置
PS…パルス信号
CT…カウント値
Claims (8)
- パルス信号のエッジの検出に基づいてカウント動作を実行してそのカウント値をリロードレジスタへリロードすると共に割り込み信号を出力し、前記カウント値がオーバーフローした場合には前記リロードレジスタへリロードせずに前記割り込み信号を出力すると共にオーバーフローフラグをオン状態にするタイマを用いたパルス信号測定方法であって、
前記タイマからの割り込み信号を受けて前記リロードレジスタのカウント値を読み出す読出ステップと、
前記タイマからの割り込み信号を受けて前記タイマのオーバーフローフラグの状態を判別するフラグ判別ステップと、
前記オーバーフローフラグがオンしている場合に、前記リロードレジスタから読み出した今回のカウント値と前回のカウント値との比較に基づいて前記オーバーフローフラグがオンしている間における前記パルス信号の入力の有無を判断する入力判別ステップと、
前記フラグ判別ステップにおいてオーバーフローが発生したと判断される場合に、一のカウント動作中に発生したオーバーフローの回数を更新する更新ステップと、
前記入力判別ステップにおいて前記パルス信号の入力による割り込み要求があったと判断される場合に、前記リロードレジスタのカウント値と前記オーバーフローの回数とに基づいて、前記パルス信号のパルス幅又は周期を算出する算出ステップと、
を有することを特徴とするパルス信号測定方法。 - 前記入力判別ステップは、前記リロードレジスタから読み出した今回と前回とのカウント値が一致しない場合には前記パルス信号の入力による割り込み要求があったと判断し、
前記リロードレジスタから読み出した今回と前回とのカウント値が一致する場合には、前記パルス信号の入力による割り込み要求がないと判断する、
ことを特徴とする請求項1に記載のパルス信号測定方法。 - 前記算出ステップは、前記フラグ判別ステップにおいてオーバーフローフラグがオフ状態と判断される場合においても、前記パルス信号のパルス幅又は周期を算出することを特徴とする請求項2に記載のパルス信号測定方法。
- 前記入力判別ステップにおける判別結果を通知するステップをさらに有する
、
ことを特徴とする請求項2又は3に記載のパルス信号測定方法。 - 前記判別結果の通知後に、前記オーバーフローフラグをオフする処理をするステップをさらに有する、
ことを特徴とする請求項4に記載のパルス信号測定方法。 - 前記更新ステップを実行する前にオーバーフローの回数が所定の最大値を超えていないかを判断し、超えている場合には前記更新ステップを実行させない最大値ガード処理ステップをさらに有する、
ことを特徴とする請求項5に記載のパルス信号測定方法。 - 前記オーバーフローの回数と、前記リロードレジスタから読み出したカウント値とに基づいて、前記パルス幅又は周期を算出する算出ステップをさらに有する
ことを特徴とする請求項6に記載のパルス信号測定方法。 - パルス信号のエッジの検出に基づいてカウント動作を実行してそのカウント値をリロードレジスタへリロードすると共に割り込み信号を出力し、かつ前記カウント値がオーバーフローした場合には前記リロードレジスタへリロードせずに割り込み信号を出力するタイマを用いたパルス信号測定装置であって、
前記タイマからの割り込み信号を受けて前記リロードレジスタのカウント値を読み出す読出手段と、
前記タイマからの割り込み信号を受けて前記タイマのオーバーフローフラグの状態を判別するフラグ判別手段と、
前記オーバーフローフラグがオンしている場合に、前記リロードレジスタから読み出した今回のカウント値と前記のカウント値との比較に基づいて前記オーバーフローフラグがオンしている間における前記パルス信号の入力の有無を判断する入力判別手段と、
前記フラグ判別ステップにおいてオーバーフローが発生したと判断される場合に、一のカウント動作中に発生したオーバーフローの回数を更新する更新手段と、
前記入力判別ステップにおいて前記パルス信号の入力による割り込み要求があったと判断される場合に、前記リロードレジスタのカウント値と前記オーバーフローの回数とに基づいて、前記パルス信号のパルス幅又は周期を算出する算出手段と、
を有することを特徴とするパルス信号測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245127A JP4932193B2 (ja) | 2005-08-26 | 2005-08-26 | パルス信号測定装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245127A JP4932193B2 (ja) | 2005-08-26 | 2005-08-26 | パルス信号測定装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007057446A JP2007057446A (ja) | 2007-03-08 |
JP4932193B2 true JP4932193B2 (ja) | 2012-05-16 |
Family
ID=37921066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245127A Expired - Fee Related JP4932193B2 (ja) | 2005-08-26 | 2005-08-26 | パルス信号測定装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4932193B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101867437B1 (ko) * | 2012-03-22 | 2018-06-14 | 주식회사 대유위니아 | 인버터 드라이버의 자가 진단 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242086A (ja) * | 1985-08-17 | 1987-02-24 | Nec Home Electronics Ltd | 時間間隔の計測方法 |
JPH0635998B2 (ja) * | 1988-06-01 | 1994-05-11 | 日本電気株式会社 | キャプチャ装置 |
JPH1183883A (ja) * | 1997-09-12 | 1999-03-26 | Unisia Jecs Corp | 車輪速度演算装置 |
JP2998727B2 (ja) * | 1997-11-28 | 2000-01-11 | 日本電気株式会社 | 回転検出用のパルス幅計測装置及びパルス幅計測方法 |
JP2000074962A (ja) * | 1998-08-28 | 2000-03-14 | Nec Ic Microcomput Syst Ltd | 周期計測装置および周期計測方法、並びに記録媒体 |
JP2000131355A (ja) * | 1998-10-22 | 2000-05-12 | Matsushita Electric Ind Co Ltd | 周波数検出方法 |
JP3399450B2 (ja) * | 2000-07-17 | 2003-04-21 | 松下電器産業株式会社 | 周波数検出方法と周波数検出回路 |
JP4510274B2 (ja) * | 2000-11-30 | 2010-07-21 | パナソニック株式会社 | 周波数検出方法、周波数検出装置および記録媒体 |
-
2005
- 2005-08-26 JP JP2005245127A patent/JP4932193B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007057446A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4244231B2 (ja) | 信号処理装置 | |
JPH0528063A (ja) | マイクロコンピユータ | |
US8311169B2 (en) | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method, and automatic frequency monitoring program | |
US7360109B2 (en) | Measuring the interval of a signal using a counter and providing the value to a processor | |
JP4932193B2 (ja) | パルス信号測定装置及び方法 | |
JP2016057888A (ja) | 電子制御装置及び通信システム | |
JP2007026028A (ja) | マイクロコンピュータの異常検出装置 | |
JP4692514B2 (ja) | 電子制御装置 | |
CN111052690B (zh) | 数据获取方法及数据获取装置 | |
JPH09211156A (ja) | タイマ装置 | |
KR100653545B1 (ko) | 컴퓨터 시스템에서 내부 시간 변경 감지 방법 | |
JP4764023B2 (ja) | ポーリングによるセンサ監視方法 | |
JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
JP2005293164A (ja) | タスク監視方式 | |
JP3039512B2 (ja) | ロータリエンコーダカウント装置およびロータリエンコーダカウント方法、並びに記録媒体 | |
JP4248963B2 (ja) | 計時装置 | |
US20100262402A1 (en) | Performance evaluation device and performance evaluation method | |
JP6757182B2 (ja) | 車両用電子制御装置及びタイマ診断方法 | |
JP4454566B2 (ja) | プログラム暴走監視回路および方法 | |
JP4842036B2 (ja) | 半導体装置と、タイミング制御回路の異常検出方法 | |
JP3090069B2 (ja) | 制御装置 | |
JP2003234639A (ja) | データ処理方法およびデータ処理装置 | |
JP2006309639A (ja) | コンピュータ異常検知回路およびコンピュータ異常検知方法 | |
JP2002098582A (ja) | 感震装置 | |
JP2004151846A (ja) | 暴走検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4932193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |