JP3090069B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JP3090069B2 JP3090069B2 JP08310442A JP31044296A JP3090069B2 JP 3090069 B2 JP3090069 B2 JP 3090069B2 JP 08310442 A JP08310442 A JP 08310442A JP 31044296 A JP31044296 A JP 31044296A JP 3090069 B2 JP3090069 B2 JP 3090069B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- subject
- register
- counter
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は制御装置に関し、特
にマイクロコンピュータに内蔵されこのマイクロコンピ
ュータの異常動作を検知する制御装置に関する。
にマイクロコンピュータに内蔵されこのマイクロコンピ
ュータの異常動作を検知する制御装置に関する。
【０００２】
【従来の技術】従来の制御装置について、マイクロコン
ピュータに内蔵されるウォッチドッグ・タイマを例にそ
の機能及び動作について図を用いて説明する。図２は従
来例の構成を示すブロック図である。従来のマイクロコ
ンピュータに内蔵されるウォッチドッグ・タイマ１００
は、内部クロック１０４の計数を行うカウンタ１０１を
有し、カウンタ１０１が規定値をオーバフローしたとき
異常動作を示す割込み信号１０５をＣＰＵ１０２に出力
する機能を有する。
ピュータに内蔵されるウォッチドッグ・タイマを例にそ
の機能及び動作について図を用いて説明する。図２は従
来例の構成を示すブロック図である。従来のマイクロコ
ンピュータに内蔵されるウォッチドッグ・タイマ１００
は、内部クロック１０４の計数を行うカウンタ１０１を
有し、カウンタ１０１が規定値をオーバフローしたとき
異常動作を示す割込み信号１０５をＣＰＵ１０２に出力
する機能を有する。
【０００３】ＣＰＵ１０２は正常動作時はウォッチドッ
グ・タイマ１００に内蔵されるカウンタ１０１をクリア
するクリア信号１０３を出力しカウンタ１０１の内容を
クリアするが、ＣＰＵ１０２が異常時はクリア信号１０
３が出力されなくなるためカウンタ１０１がオーバフロ
ーする。
グ・タイマ１００に内蔵されるカウンタ１０１をクリア
するクリア信号１０３を出力しカウンタ１０１の内容を
クリアするが、ＣＰＵ１０２が異常時はクリア信号１０
３が出力されなくなるためカウンタ１０１がオーバフロ
ーする。
【０００４】次に従来例の動作について説明する。
【０００５】ウォッチドッグ・タイマ１００は初期化
後、内蔵されるカウンタ１０１が内部クロック１０４の
計数を開始する。ＣＰＵ１０２はカウンタ１０１がオー
バフローする前にクリア信号１０３を出力してカウンタ
１０１の内容をクリアする。クリア後もカウンタ１０１
は計数動作を行い、ＣＰＵ１０２は前記クリア動作を継
続する。
後、内蔵されるカウンタ１０１が内部クロック１０４の
計数を開始する。ＣＰＵ１０２はカウンタ１０１がオー
バフローする前にクリア信号１０３を出力してカウンタ
１０１の内容をクリアする。クリア後もカウンタ１０１
は計数動作を行い、ＣＰＵ１０２は前記クリア動作を継
続する。
【０００６】しかし、ＣＰＵ１０２がカウンタ１０１の
オーバフロー前にクリア信号１０３を出力できなかった
場合には、ウォッチドッグ・タイマ１００はカウンタ１
０１のオーバフローを検知しＣＰＵ１０２に対し割込み
信号１０５を出力する。
オーバフロー前にクリア信号１０３を出力できなかった
場合には、ウォッチドッグ・タイマ１００はカウンタ１
０１のオーバフローを検知しＣＰＵ１０２に対し割込み
信号１０５を出力する。
【０００７】ＣＰＵ２００は割り込み信号１０５に対応
する異常処理動作に移行する。
する異常処理動作に移行する。
【０００８】
【発明が解決しようとする課題】上述した従来の制御装
置は、制御装置の定める所定の時間内に被験者であるＣ
ＰＵ等から初期化されることにより、被験者の正常動作
を認識していた。しかしながら、被験者が異常動作にお
いて制御装置の初期化を行ってしまう場合、即ち被験者
が異常動作をしているにも関わらずクリア信号を出力し
てカウンタのクリアを実行してしまう場合は、被験者の
異常動作を検知することはできない。
置は、制御装置の定める所定の時間内に被験者であるＣ
ＰＵ等から初期化されることにより、被験者の正常動作
を認識していた。しかしながら、被験者が異常動作にお
いて制御装置の初期化を行ってしまう場合、即ち被験者
が異常動作をしているにも関わらずクリア信号を出力し
てカウンタのクリアを実行してしまう場合は、被験者の
異常動作を検知することはできない。
【０００９】例えば、被験者が制御装置の初期化プログ
ラムのみを繰り返し行うような異常動作を行う場合、正
常動作における初期化動作に比べて明らかに高い頻度で
初期化動作を繰り返しているにもかかわらず、制御装置
のカウンタの初期化が行われるため、制御装置は被験者
の異常を検知できないという欠点を有している。
ラムのみを繰り返し行うような異常動作を行う場合、正
常動作における初期化動作に比べて明らかに高い頻度で
初期化動作を繰り返しているにもかかわらず、制御装置
のカウンタの初期化が行われるため、制御装置は被験者
の異常を検知できないという欠点を有している。
【００１０】本発明の目的は、被験者の異常な初期化動
作を検知できる制御装置を提供することにある。
作を検知できる制御装置を提供することにある。
【００１１】
【課題を解決するための手段】第１の発明の制御装置
は、所定の動作時間およびアクセス回数の範囲を設定す
るレジスタと、内部クロックを使用して前記レジスタに
設定された動作時間を減算しアンダーフロー発生時に信
号を出力するタイマと、前記被験者ＣＰＵからのアクセ
ス回数を計数するカウンタと、前記カウンタの値が前記
レジスタに設定されたアクセス回数の範囲と比較し範囲
外であれば前記被験者ＣＰＵに異常通知を行う判定回路
とを備え、前記タイマは、前記レジスタの動作時間を取
り込み減算の計数動作を行い、アンダーフローになった
ときアンダーフロー信号を判定回路に通知するとともに
再度レジスタの動作時間を取り込み計数動作を行うこと
を特徴とする。
は、所定の動作時間およびアクセス回数の範囲を設定す
るレジスタと、内部クロックを使用して前記レジスタに
設定された動作時間を減算しアンダーフロー発生時に信
号を出力するタイマと、前記被験者ＣＰＵからのアクセ
ス回数を計数するカウンタと、前記カウンタの値が前記
レジスタに設定されたアクセス回数の範囲と比較し範囲
外であれば前記被験者ＣＰＵに異常通知を行う判定回路
とを備え、前記タイマは、前記レジスタの動作時間を取
り込み減算の計数動作を行い、アンダーフローになった
ときアンダーフロー信号を判定回路に通知するとともに
再度レジスタの動作時間を取り込み計数動作を行うこと
を特徴とする。
【００１２】また、第２の発明の制御装置は、第１の発
明において前記被験者ＣＰＵは、所定の動作時間または
アクセス回数の範囲を通知することにより構成されてい
る。
明において前記被験者ＣＰＵは、所定の動作時間または
アクセス回数の範囲を通知することにより構成されてい
る。
【００１３】さらに、第３の発明の制御装置は、第１ま
たは２の発明において前記レジスタは、前記被験者ＣＰ
Ｕから通知された所定の動作時間およびアクセス回数の
範囲が設定されることにより構成されている。
たは２の発明において前記レジスタは、前記被験者ＣＰ
Ｕから通知された所定の動作時間およびアクセス回数の
範囲が設定されることにより構成されている。
【００１４】
【００１５】
【００１６】さらに、第４の発明の制御装置は、所定の
動作時間およびアクセス回数の範囲を設定するレジスタ
と、内部クロックを使用して前記レジスタに設定された
動作時間を減算しアンダーフロー発生時に信号を出力す
るタイマと、前記被験者ＣＰＵからのアクセス回数を計
数するカウンタと、前記カウンタの値が前記レジスタに
設定されたアクセス回数の範囲と比較し範囲外であれば
前記被験者ＣＰＵに異常通知を行う判定回路とを備え、
前記判定回路は、アンダーフロー信号が通知されると前
記カウンタのアクセス回数と前記レジスタに設定されて
いるアクセス回数の範囲とをチェックし範囲外であれば
前記カウンタをクリアし前記被験者ＣＰＵの異常と判定
し割り込み信号を前記被験者ＣＰＵに通知し、範囲内で
あれば前記被験者ＣＰＵを正常と判定し前記カウンタを
クリアすることにより構成されている。
動作時間およびアクセス回数の範囲を設定するレジスタ
と、内部クロックを使用して前記レジスタに設定された
動作時間を減算しアンダーフロー発生時に信号を出力す
るタイマと、前記被験者ＣＰＵからのアクセス回数を計
数するカウンタと、前記カウンタの値が前記レジスタに
設定されたアクセス回数の範囲と比較し範囲外であれば
前記被験者ＣＰＵに異常通知を行う判定回路とを備え、
前記判定回路は、アンダーフロー信号が通知されると前
記カウンタのアクセス回数と前記レジスタに設定されて
いるアクセス回数の範囲とをチェックし範囲外であれば
前記カウンタをクリアし前記被験者ＣＰＵの異常と判定
し割り込み信号を前記被験者ＣＰＵに通知し、範囲内で
あれば前記被験者ＣＰＵを正常と判定し前記カウンタを
クリアすることにより構成されている。
【００１７】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００１８】図１は本発明の実施の形態の構成を示すブ
ロック図である。
ロック図である。
【００１９】本実施の形態は、図１に示すように制御装
置１と、カウンタ２と、レジスタ３と、タイマ４と、判
定回路５と、アンダーフロー信号６と、割り込み信号７
と、ＣＰＵ８とから構成される。
置１と、カウンタ２と、レジスタ３と、タイマ４と、判
定回路５と、アンダーフロー信号６と、割り込み信号７
と、ＣＰＵ８とから構成される。
【００２０】図１において、ＣＰＵ８は動作時間または
アクセス回数の範囲からなる制御データを制御装置１に
渡す。カウンタ２はＣＰＵ８から渡される制御データの
回数を計数する。
アクセス回数の範囲からなる制御データを制御装置１に
渡す。カウンタ２はＣＰＵ８から渡される制御データの
回数を計数する。
【００２１】レジスタ３はＣＰＵ８から渡される制御デ
ータ（動作時間またはアクセス回数の範囲）により設定
される。タイマ３はレジスタ３の動作時間を取り込み減
算の計数動作を行い、アンダーフローになったときアン
ダーフロー信号６を判定回路５に通知するとともに再度
レジスタ３の動作時間を取り込み計数動作を行う。
ータ（動作時間またはアクセス回数の範囲）により設定
される。タイマ３はレジスタ３の動作時間を取り込み減
算の計数動作を行い、アンダーフローになったときアン
ダーフロー信号６を判定回路５に通知するとともに再度
レジスタ３の動作時間を取り込み計数動作を行う。
【００２２】判定回路５はアンダーフロー信号６が通知
されるとカウンタ２のアクセス回数がレジスタ３に設定
されているアクセス回数の範囲内かをチェックし範囲外
であればカウンタ２をクリアし割り込み信号７をＣＰＵ
２通知し、また、範囲内であればカウンタ２をクリアす
る。
されるとカウンタ２のアクセス回数がレジスタ３に設定
されているアクセス回数の範囲内かをチェックし範囲外
であればカウンタ２をクリアし割り込み信号７をＣＰＵ
２通知し、また、範囲内であればカウンタ２をクリアす
る。
【００２３】次に本発明の動作について図１を用いて説
明する。
明する。
【００２４】まず制御装置１はＣＰＵ８から制御データ
を受け取りレジスタ３に初期設定する。初期設定する値
は、制御データをカウンタ２に書き込む回数をチェック
するための最小値ｎと最大値ｍを示すアクセス回数の範
囲と、アクセス回数を測定する動作時間Ｔとを設定す
る。カウント２はＣＰＵ８内の処理動作の契機毎にカウ
ントアップされるアクセス回数を記録する。
を受け取りレジスタ３に初期設定する。初期設定する値
は、制御データをカウンタ２に書き込む回数をチェック
するための最小値ｎと最大値ｍを示すアクセス回数の範
囲と、アクセス回数を測定する動作時間Ｔとを設定す
る。カウント２はＣＰＵ８内の処理動作の契機毎にカウ
ントアップされるアクセス回数を記録する。
【００２５】タイマ４はレジスタ３に設定された動作時
間Ｔを取り込んでダウンカウントを開始する。ＣＰＵ８
は制御装置１のカウンタ２に対して、動作時間Ｔ内に制
御データの書き込み動作を開始しアクセス回数をカウン
トする。
間Ｔを取り込んでダウンカウントを開始する。ＣＰＵ８
は制御装置１のカウンタ２に対して、動作時間Ｔ内に制
御データの書き込み動作を開始しアクセス回数をカウン
トする。
【００２６】タイマ４は動作時間Ｔが経過しアンダーフ
ローを検知したとき、タイマ４はアンダーフロー信号６
を判定回路５に通知するとともにレジスタ３の動作時間
Ｔを再度取り込み計数動作を継続する。
ローを検知したとき、タイマ４はアンダーフロー信号６
を判定回路５に通知するとともにレジスタ３の動作時間
Ｔを再度取り込み計数動作を継続する。
【００２７】アンダーフロー信号６を受け取った判定回
路５はカウンタ２の値をレジスタ３に設定された値のｎ
とｍとを比較し、ｎとｍとの範囲内であればＣＰＵ２は
正常動作と判断しカウンタ２をクリアし処理を継続す
る。また、カウンタ２の値がｎとｍとの範囲外であれば
ＣＰＵ２を異常動作と判断しカウンタ２をクリア後、割
り込み信号７をＣＰＵ２に通知する。
路５はカウンタ２の値をレジスタ３に設定された値のｎ
とｍとを比較し、ｎとｍとの範囲内であればＣＰＵ２は
正常動作と判断しカウンタ２をクリアし処理を継続す
る。また、カウンタ２の値がｎとｍとの範囲外であれば
ＣＰＵ２を異常動作と判断しカウンタ２をクリア後、割
り込み信号７をＣＰＵ２に通知する。
【００２８】ＣＰＵ２は通知された割り込み信号７によ
り異常動作を検知し対応する動作に移行することが可能
となる。
り異常動作を検知し対応する動作に移行することが可能
となる。
【００２９】
【発明の効果】以上説明したように、本発明の制御装置
は、被験者から任意の時間内に本制御装置に対するアク
セス回数の範囲を指定され、被験者からのアクセス回数
がこの範囲内かどうかをチェックすることにより被験者
の異常動作を検知し被験者に通知できるという効果を有
している。
は、被験者から任意の時間内に本制御装置に対するアク
セス回数の範囲を指定され、被験者からのアクセス回数
がこの範囲内かどうかをチェックすることにより被験者
の異常動作を検知し被験者に通知できるという効果を有
している。
【図１】本発明の実施の形態の構成を示すブロック図で
ある。
ある。
【図２】従来例の実施の形態の構成を示すブロック図で
ある。
ある。
１ 制御装置 ２ カウンタ ３ レジスタ ４ タイマ ５ 判定回路 ６ アンダーフロー信号 ７ 割り込み信号 ８ ＣＰＵ １００ ウォッチドッグ・タイマ １０１ カウンタ １０２ ＣＰＵ １０３ クリア信号 １０４ 内部クロック １０５ 割り込み信号
Claims (4)
- 【請求項１】 被験者ＣＰＵからのアクセス回数が所定
のアクセス回数の範囲外になる状態を検知し前記被験者
ＣＰＵに異常通知を行う制御装置において、所定の動作
時間およびアクセス回数の範囲を設定するレジスタと、
内部クロックを使用して前記レジスタに設定された動作
時間を減算しアンダーフロー発生時に信号を出力するタ
イマと、前記被験者ＣＰＵからのアクセス回数を計数す
るカウンタと、前記カウンタの値が前記レジスタに設定
されたアクセス回数の範囲と比較し範囲外であれば前記
被験者ＣＰＵに異常通知を行う判定回路とを備え、前記
タイマは、前記レジスタの動作時間を取り込み減算の計
数動作を行い、アンダーフローになったときアンダーフ
ロー信号を判定回路に通知するとともに再度レジスタの
動作時間を取り込み計数動作を行うことを特徴とする制
御装置。 - 【請求項２】 前記被験者ＣＰＵは、所定の動作時間ま
たはアクセス回数の範囲を通知することを特徴とする請
求項１記載の制御装置。 - 【請求項３】 前記レジスタは、前記被験者ＣＰＵから
通知された所定の動作時間およびアクセス回数の範囲が
設定されることを特徴とする請求項１または２記載の制
御装置。 - 【請求項４】 被験者ＣＰＵからのアクセス回数が所定
のアクセス回数の範囲外になる状態を検知し前記被験者
ＣＰＵに異常通知を行う制御装置において、所定の動作
時間およびアクセス回数の範囲を設定するレジスタと、
内部クロックを使用して前記レジスタに設定された動作
時間を減算しアンダーフロー発生時に信号を出力するタ
イマと、前記被験者ＣＰＵからのアクセス回数を計数す
るカウンタと、前記カウンタの値が前記レジスタに設定
されたアクセス回数の範囲と比較し範囲外であれば前記
被験者ＣＰＵに異常通知を行う判定回路とを備え、前記
判定回路は、アンダーフロー信号が通知されると前記カ
ウンタのアクセス回数と前記レジスタに設定されている
アクセス回数の範囲とをチェックし範囲外であれば前記
カウンタをクリアし前記被験者ＣＰＵの異常と判定し割
り込み信号を前記被験者ＣＰＵに通知し、範囲内であれ
ば前記被験者ＣＰＵを正常と判定し前記カウンタをクリ
アすることを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08310442A JP3090069B2 (ja) | 1996-11-21 | 1996-11-21 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08310442A JP3090069B2 (ja) | 1996-11-21 | 1996-11-21 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232798A JPH10232798A (ja) | 1998-09-02 |
| JP3090069B2 true JP3090069B2 (ja) | 2000-09-18 |
Family
ID=18005304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08310442A Expired - Fee Related JP3090069B2 (ja) | 1996-11-21 | 1996-11-21 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090069B2 (ja) |
-
1996
- 1996-11-21 JP JP08310442A patent/JP3090069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10232798A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436853A (en) | Remote control signal processing circuit for a microcomputer | |
| KR980004041A (ko) | 시스템복구장치 | |
| US20090138767A1 (en) | Self-diagnostic circuit and self-diagnostic method for detecting errors | |
| JP3090069B2 (ja) | 制御装置 | |
| US5430865A (en) | Hardware remote reset circuit | |
| JP4222254B2 (ja) | マイクロコンピュータ | |
| US5874839A (en) | Timer apparatus | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| CN215814142U (zh) | 中断输出装置和电子设备 | |
| JP2001282325A (ja) | プログラマブルコントローラ及びこれを用いたコントロールシステム。 | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JPH04286036A (ja) | ウォッチドッグタイマ装置 | |
| JP3163904B2 (ja) | 暴走監視機能付きｃｐｕ装置 | |
| JP3609601B2 (ja) | 自己診断機能付きタイマー回路 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH0629801A (ja) | チャタリング防止回路 | |
| KR200280669Y1 (ko) | 오류검출기능이 구비된 인터럽트 장치 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JP4063699B2 (ja) | プログラム暴走検出回路 | |
| CN111290887A (zh) | 中断输出装置和电子设备 | |
| JPS59185452A (ja) | 初期イリ−ガル情報廃棄方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |