JPH0629801A - チャタリング防止回路 - Google Patents
チャタリング防止回路Info
- Publication number
- JPH0629801A JPH0629801A JP4202962A JP20296292A JPH0629801A JP H0629801 A JPH0629801 A JP H0629801A JP 4202962 A JP4202962 A JP 4202962A JP 20296292 A JP20296292 A JP 20296292A JP H0629801 A JPH0629801 A JP H0629801A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- state
- count
- counter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 １つのカウント手段により複数のスイッチの
チャタリング防止に必要な時間をカウントし、安価で、
かつ、簡単な回路構成で、小型のチャタリング防止回路
を提供することを目的としている 【構成】 スイッチのオンを検出すると、そのときのカ
ウンタのフェーズNo.１をＲＡＭに記憶し、ＲＡＭのそ
のスイッチのステータスNo. を０から１にする。次にカ
ウンタのフェーズNo. がＲＡＭのフェーズNo. １になる
と、スイッチがオン中かチェックして、オン中のときに
は、オン決定を行ない、ＲＡＭのステータスNo. を２に
する。また、スイッチのオフを検出すると、同様に、カ
ウンタのフェーズNo. ０をＲＡＭに記憶し、ステータス
No. を３にする。次に、カウンタのフェーズNo. がＲＡ
ＭのフェーズNo. ０になると、スイッチがオフ中かチェ
ックして、オフ中のときには、オフ決定を行ない、ステ
ータスNo. を０にする。
チャタリング防止に必要な時間をカウントし、安価で、
かつ、簡単な回路構成で、小型のチャタリング防止回路
を提供することを目的としている 【構成】 スイッチのオンを検出すると、そのときのカ
ウンタのフェーズNo.１をＲＡＭに記憶し、ＲＡＭのそ
のスイッチのステータスNo. を０から１にする。次にカ
ウンタのフェーズNo. がＲＡＭのフェーズNo. １になる
と、スイッチがオン中かチェックして、オン中のときに
は、オン決定を行ない、ＲＡＭのステータスNo. を２に
する。また、スイッチのオフを検出すると、同様に、カ
ウンタのフェーズNo. ０をＲＡＭに記憶し、ステータス
No. を３にする。次に、カウンタのフェーズNo. がＲＡ
ＭのフェーズNo. ０になると、スイッチがオフ中かチェ
ックして、オフ中のときには、オフ決定を行ない、ステ
ータスNo. を０にする。
Description
【０００１】
【産業上の利用分野】本願発明はチャタリング防止回路
に関し、詳細には、複数のスイッチの状態検出時におけ
るチャタリングを防止するチャタリング防止回路に関す
る。
に関し、詳細には、複数のスイッチの状態検出時におけ
るチャタリングを防止するチャタリング防止回路に関す
る。
【０００２】
【従来の技術】従来の複数のスイッチの状態検出時にお
けるチャタリング防止回路は、各スイッチ毎にカウンタ
等の計時手段を備え、複数のスイッチのいずれかの状態
が変化すると、そのスイッチに割り当てられた計時手段
がチャタリング防止に必要な時間を計時する。そして、
この計時手段がチャタリング防止に必要な時間を計時す
ると、再度、そのスイッチの状態を検出することによ
り、スイッチ検出時におけるチャタリングを防止してい
る。
けるチャタリング防止回路は、各スイッチ毎にカウンタ
等の計時手段を備え、複数のスイッチのいずれかの状態
が変化すると、そのスイッチに割り当てられた計時手段
がチャタリング防止に必要な時間を計時する。そして、
この計時手段がチャタリング防止に必要な時間を計時す
ると、再度、そのスイッチの状態を検出することによ
り、スイッチ検出時におけるチャタリングを防止してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のチャタリング防止回路にあっては、複数のス
イッチ毎にカウンタ等の計時手段を設け、チャタリング
防止に必要な時間の計時を行なっていたため、スイッチ
の数が多くなると、その分必要とするカウンタ等の計時
手段の数も増加し、コストが高くなるとともに、回路構
成も複雑、かつ大型化するという問題があった。
うな従来のチャタリング防止回路にあっては、複数のス
イッチ毎にカウンタ等の計時手段を設け、チャタリング
防止に必要な時間の計時を行なっていたため、スイッチ
の数が多くなると、その分必要とするカウンタ等の計時
手段の数も増加し、コストが高くなるとともに、回路構
成も複雑、かつ大型化するという問題があった。
【０００４】そこで、本願発明は、上記課題に鑑みてな
されたものであって、安価で、かつ、簡単な回路構成
で、小型のチャタリング防止回路を提供することを目的
としている
されたものであって、安価で、かつ、簡単な回路構成
で、小型のチャタリング防止回路を提供することを目的
としている
【０００５】
【課題を解決するための手段】上記目的は、本発明によ
れば、チャタリング防止回路が、複数個のスイッチと、
一定速度でカウントを行なうとともに、前記スイッチの
チャタリング防止に必要な最低時間以上の周期でそのカ
ウント値が複数個のカウント区間に分割されたカウント
手段と、前記スイッチのいずれかが状態変化したとき、
その変化した状態とそのときの前記カウント手段のカウ
ント値が前記カウント区間のいずれに該当するかを各ス
イッチ毎に記憶する記憶手段と、前記カウント手段のカ
ウント値が前記記憶手段に記憶されているカウント区間
のカウント値になったときにそのカウント区間に対応し
た前記記憶手段に記憶されているスイッチの状態と、対
応するスイッチの状態と、を比較してそのスイッチの状
態を判別する判別手段と、を備えることにより達成され
る。
れば、チャタリング防止回路が、複数個のスイッチと、
一定速度でカウントを行なうとともに、前記スイッチの
チャタリング防止に必要な最低時間以上の周期でそのカ
ウント値が複数個のカウント区間に分割されたカウント
手段と、前記スイッチのいずれかが状態変化したとき、
その変化した状態とそのときの前記カウント手段のカウ
ント値が前記カウント区間のいずれに該当するかを各ス
イッチ毎に記憶する記憶手段と、前記カウント手段のカ
ウント値が前記記憶手段に記憶されているカウント区間
のカウント値になったときにそのカウント区間に対応し
た前記記憶手段に記憶されているスイッチの状態と、対
応するスイッチの状態と、を比較してそのスイッチの状
態を判別する判別手段と、を備えることにより達成され
る。
【０００６】
【作用】本発明によれば、複数個のスイッチのうちいず
れかが状態変化すると、その変化した状態を記憶手段に
記憶するとともに、カウント手段のカウント値に該当す
るカウント区間を記憶する。すなわち、このカウント手
段は、一定速度でカウントを行なうとともに、スイッチ
のチャタリング防止に必要な最低時間以上の周期でその
カウント値を複数個のカウント区間に分割し、このカウ
ント手段のカウント値が上記状態変化時にどのカウント
区間に該当するかを上記記憶手段に記憶する。その後、
該カウント手段が前記記憶手段に記憶されているカウン
ト区間のカウント値をカウントすると、判別手段が、そ
のカウント区間に対応した記憶手段に記憶されているス
イッチの状態と、対応するスイッチの状態と、を比較し
て、そのスイッチの状態を判別する。
れかが状態変化すると、その変化した状態を記憶手段に
記憶するとともに、カウント手段のカウント値に該当す
るカウント区間を記憶する。すなわち、このカウント手
段は、一定速度でカウントを行なうとともに、スイッチ
のチャタリング防止に必要な最低時間以上の周期でその
カウント値を複数個のカウント区間に分割し、このカウ
ント手段のカウント値が上記状態変化時にどのカウント
区間に該当するかを上記記憶手段に記憶する。その後、
該カウント手段が前記記憶手段に記憶されているカウン
ト区間のカウント値をカウントすると、判別手段が、そ
のカウント区間に対応した記憶手段に記憶されているス
イッチの状態と、対応するスイッチの状態と、を比較し
て、そのスイッチの状態を判別する。
【０００７】したがって、１つのカウント手段により複
数のスイッチのチャタリング防止に必要な時間をカウン
トすることができ、従来のようにスイッチ毎にカウンタ
等の計時手段を設ける必要がない。その結果、安価で、
かつ、簡単な回路構成で、小型のチャタリング防止回路
を提供することができる。
数のスイッチのチャタリング防止に必要な時間をカウン
トすることができ、従来のようにスイッチ毎にカウンタ
等の計時手段を設ける必要がない。その結果、安価で、
かつ、簡単な回路構成で、小型のチャタリング防止回路
を提供することができる。
【０００８】
【実施例】以下、本願発明を実施例に基づいて具体的に
説明する。
説明する。
【０００９】図１〜図６は、本願発明に係るチャタリン
グ防止回路の一実施例を示す図である。
グ防止回路の一実施例を示す図である。
【００１０】図１は、チャタリング防止回路１のブロッ
ク図であり、このチャタリング防止回路１は、スイッチ
の操作に応じて種々の処理を行なう電子機器等に適用さ
れる。
ク図であり、このチャタリング防止回路１は、スイッチ
の操作に応じて種々の処理を行なう電子機器等に適用さ
れる。
【００１１】チャタリング防止回路１は、マイクロコン
ピュータ２、ＲＡＭ（Random Access Memory)３、カウ
ンタ４及びスイッチ群５等を備えており、上記マイクロ
コンピュータ２、ＲＡＭ３、カウンタ４及びスイッチ群
５は、それぞれアドレスバス６及びデータバス７により
接続されている。
ピュータ２、ＲＡＭ（Random Access Memory)３、カウ
ンタ４及びスイッチ群５等を備えており、上記マイクロ
コンピュータ２、ＲＡＭ３、カウンタ４及びスイッチ群
５は、それぞれアドレスバス６及びデータバス７により
接続されている。
【００１２】スイッチ群５は、複数のスイッチを備えて
おり、各スイッチは、外部操作により、オン状態とオフ
状態の２つの状態に変化する。各スイッチは、この状態
が変化するとき、図２のスイッチ取り込み波形に示すよ
うに、所定時間チャタリングが生じる。
おり、各スイッチは、外部操作により、オン状態とオフ
状態の２つの状態に変化する。各スイッチは、この状態
が変化するとき、図２のスイッチ取り込み波形に示すよ
うに、所定時間チャタリングが生じる。
【００１３】カウンタ（カウント手段）４は、一定速度
でカウントする８ビットのカウンタであり、図２にカウ
ンタ値として示すように、スイッチ群５の各スイッチの
状態変化時に発生するチャタリングを除去するのに必要
な最少時間（最低時間）の少なくとも倍の周期で、０か
ら２５５までをカウントアップする。すなわち、カウン
タ４の最上位ビット（ＭＳＢ）は、０から１２２をカウ
ントするまでは、０であり、１２３から２５５をカウン
トするまでは、１である。したがって、このカウンタ４
の最上位ビットは、スイッチ群５の各スイッチのチャタ
リングを除去するのに必要な最少時間以上の時間毎に、
順次０から１へ、また、１から０に変化する。その結
果、カウンタ４の最上ビットをみることにより、図２に
示すように、チャタリング除去に必要な最低時間以上の
周期でカウンタ４のカウント値を２つのカウント区間
（０と１の区間）に分割することができ、最上位ビット
０の区間をフェーズNo. ０、最上位ビット１の区間をフ
ェーズNo. １としている。
でカウントする８ビットのカウンタであり、図２にカウ
ンタ値として示すように、スイッチ群５の各スイッチの
状態変化時に発生するチャタリングを除去するのに必要
な最少時間（最低時間）の少なくとも倍の周期で、０か
ら２５５までをカウントアップする。すなわち、カウン
タ４の最上位ビット（ＭＳＢ）は、０から１２２をカウ
ントするまでは、０であり、１２３から２５５をカウン
トするまでは、１である。したがって、このカウンタ４
の最上位ビットは、スイッチ群５の各スイッチのチャタ
リングを除去するのに必要な最少時間以上の時間毎に、
順次０から１へ、また、１から０に変化する。その結
果、カウンタ４の最上ビットをみることにより、図２に
示すように、チャタリング除去に必要な最低時間以上の
周期でカウンタ４のカウント値を２つのカウント区間
（０と１の区間）に分割することができ、最上位ビット
０の区間をフェーズNo. ０、最上位ビット１の区間をフ
ェーズNo. １としている。
【００１４】ＲＡＭ（記憶手段）３は、スイッチ群５の
スイッチの４つの状態を示す０から３までのステータス
No. を記憶する記憶領域を有しており、ステータスNo.
は、図２に示すように、ステータスNo. ０が、スイッチ
がオフの状態を、ステータスNo. １が、オン検出後で次
のフェーズの終わりまで待っている状態を、ステータス
No. ２が、スイッチのオン状態を、ステータスNo. ３
が、オフ検出後で次のフェーズの終わりまで待っている
状態を、示している。
スイッチの４つの状態を示す０から３までのステータス
No. を記憶する記憶領域を有しており、ステータスNo.
は、図２に示すように、ステータスNo. ０が、スイッチ
がオフの状態を、ステータスNo. １が、オン検出後で次
のフェーズの終わりまで待っている状態を、ステータス
No. ２が、スイッチのオン状態を、ステータスNo. ３
が、オフ検出後で次のフェーズの終わりまで待っている
状態を、示している。
【００１５】マイクロコンピュータ（判別手段）２は、
内部ＲＯＭ（Read Only Memory)に格納されたプログラ
ムに従って、スイッチ群５を走査して、スイッチ群５の
各スイッチのオン・オフの検出、ＲＡＭ３のステータス
No. の管理及びカウンタ４のカウント結果（フェーズN
o. ）やＲＡＭ３のデータに基づくスイッチ５群のスイ
ッチのオン・オフ状態の判別等を行なう。
内部ＲＯＭ（Read Only Memory)に格納されたプログラ
ムに従って、スイッチ群５を走査して、スイッチ群５の
各スイッチのオン・オフの検出、ＲＡＭ３のステータス
No. の管理及びカウンタ４のカウント結果（フェーズN
o. ）やＲＡＭ３のデータに基づくスイッチ５群のスイ
ッチのオン・オフ状態の判別等を行なう。
【００１６】次に、作用について説明する。
【００１７】チャタリング防止回路１は、マイクロコン
ピュータ２が、所定周期でスイッチ群５の各スイッチの
状態変化を走査し、そのスイッチの状態変化に応じて、
各スイッチ毎にＲＡＭ３に割り当てられたステータスN
o. に、０または１をセットする。また、カウンタ４
は、常に０から２５５までをアップカウントしている。
ピュータ２が、所定周期でスイッチ群５の各スイッチの
状態変化を走査し、そのスイッチの状態変化に応じて、
各スイッチ毎にＲＡＭ３に割り当てられたステータスN
o. に、０または１をセットする。また、カウンタ４
は、常に０から２５５までをアップカウントしている。
【００１８】いま、スイッチ群５の一つのスイッチがオ
フからオンに切り換えられた場合、マイクロコンピュー
タ２は、図３に示すように、スイッチ群５を走査して、
このオフからオンへの状態変化を検出すると、そのスイ
ッチに割り当てられたＲＡＭ３のステータスNo. を１に
セットし（ステップＳ１）、カウンタ４の最上位ビット
（ＭＳＢ）をチェックして、その最上位ビットの値（０
か１かの値）を、そのスイッチに割り当てられたＲＡＭ
３のフェーズNo. としてセットする（ステップＳ２）。
図２の場合、オン検出タイミングでは、フェーズNo.
は、１である。
フからオンに切り換えられた場合、マイクロコンピュー
タ２は、図３に示すように、スイッチ群５を走査して、
このオフからオンへの状態変化を検出すると、そのスイ
ッチに割り当てられたＲＡＭ３のステータスNo. を１に
セットし（ステップＳ１）、カウンタ４の最上位ビット
（ＭＳＢ）をチェックして、その最上位ビットの値（０
か１かの値）を、そのスイッチに割り当てられたＲＡＭ
３のフェーズNo. としてセットする（ステップＳ２）。
図２の場合、オン検出タイミングでは、フェーズNo.
は、１である。
【００１９】また、スイッチ群５の一つのスイッチがオ
ンからオフに切り換えられた場合、マイクロコンピュー
タ２は、図４に示すように、スイッチ群５を走査して、
このオフからオンへの状態変化を検出すると、そのスイ
ッチに割り当てられたＲＡＭ３のステータスNo. を３に
セットし（ステップＰ１）、カウンタ４の最上位ビット
（ＭＳＢ）をチェックして、その最上位ビットの値を、
そのスイッチに割り当てられたＲＡＭ３のフェーズNo.
としてセットする（ステップＰ２）。図２の場合、オフ
検出タイミングでは、フェーズNo. は、０である。
ンからオフに切り換えられた場合、マイクロコンピュー
タ２は、図４に示すように、スイッチ群５を走査して、
このオフからオンへの状態変化を検出すると、そのスイ
ッチに割り当てられたＲＡＭ３のステータスNo. を３に
セットし（ステップＰ１）、カウンタ４の最上位ビット
（ＭＳＢ）をチェックして、その最上位ビットの値を、
そのスイッチに割り当てられたＲＡＭ３のフェーズNo.
としてセットする（ステップＰ２）。図２の場合、オフ
検出タイミングでは、フェーズNo. は、０である。
【００２０】次に、マイクロコンピュータ２は、最上位
ビットが反転すると、カウンタ４のフェーズNo. が、次
に、ＲＡＭ３に記憶されているフェーズNo. と一致する
ものがあるかチェックし（ステップＱ１）、カウンタ４
のフェーズNo. と一致するフェーズNo. がＲＡＭ３にあ
ると、そのフェーズNo. のステータスNo. が１かどうか
ＲＡＭ３をチェックする（ステップＱ２）。そのステー
タスNo. が、１のときには、スイッチ群５を走査して、
当該フェーズNo. のスイッチがオン中であるかどうかチ
ェックする（ステップＱ３）。すなわち、図２の場合、
オン検出した時点のフェーズNo. は、１であるので、次
にフェーズNo. が１になる時点を待って、オン中かどう
かチェックする。このフェーズNo. が１から次の１にな
るまでの間には、少なくともチャタリング防止に必要な
最低期間を有するフェーズNo. ０の期間が設けられるの
で、チャタリングを確実に防止しつつ、スイッチがオン
になったかどうか判別することができる。
ビットが反転すると、カウンタ４のフェーズNo. が、次
に、ＲＡＭ３に記憶されているフェーズNo. と一致する
ものがあるかチェックし（ステップＱ１）、カウンタ４
のフェーズNo. と一致するフェーズNo. がＲＡＭ３にあ
ると、そのフェーズNo. のステータスNo. が１かどうか
ＲＡＭ３をチェックする（ステップＱ２）。そのステー
タスNo. が、１のときには、スイッチ群５を走査して、
当該フェーズNo. のスイッチがオン中であるかどうかチ
ェックする（ステップＱ３）。すなわち、図２の場合、
オン検出した時点のフェーズNo. は、１であるので、次
にフェーズNo. が１になる時点を待って、オン中かどう
かチェックする。このフェーズNo. が１から次の１にな
るまでの間には、少なくともチャタリング防止に必要な
最低期間を有するフェーズNo. ０の期間が設けられるの
で、チャタリングを確実に防止しつつ、スイッチがオン
になったかどうか判別することができる。
【００２１】ステップＱ３で、オン中でないときには、
ノイズ等による検出誤りであり、スイッチは、オフ中で
あると判断して、そのスイッチのステータスNo. をオフ
状態を示す０にし、処理を終了する（ステップＱ４）。
ノイズ等による検出誤りであり、スイッチは、オフ中で
あると判断して、そのスイッチのステータスNo. をオフ
状態を示す０にし、処理を終了する（ステップＱ４）。
【００２２】ステップＱ３で、オン中のときには、スイ
ッチがオフからオンに切り替わったと判断して、当該ス
イッチのステータスNo. をオン状態を示す２にし（ステ
ップＱ５）、当該スイッチのオンに対応する電子機器の
処理を行なって、処理を終了する（ステップＱ６）。
ッチがオフからオンに切り替わったと判断して、当該ス
イッチのステータスNo. をオン状態を示す２にし（ステ
ップＱ５）、当該スイッチのオンに対応する電子機器の
処理を行なって、処理を終了する（ステップＱ６）。
【００２３】上記ステップＱ２で、ＲＡＭ３の上記フェ
ーズNo. のステータスNo. が１でないときには、そのフ
ェーズNo. のステータスNo. が３かどうかチェックし
（ステップＱ７）、ステータスNo. が３でないときに
は、スイッチの状態に変化はないものと判断して、その
まま処理を終了する。ステップＱ７で、前記ＲＡＭ３の
上記フェーズNo. のステータスNo. が３のときには、オ
フ決定タイミングであるので、そのフェーズNo. のスイ
ッチがオフ中かどうかチェックする（ステップＱ８）。
スイッチがオフ中でないときには、ノイズ等による検出
誤りであり、スイッチは、オン中であると判断して、ス
テータスNo. を２にし、処理を終了する（ステップＱ
９）。
ーズNo. のステータスNo. が１でないときには、そのフ
ェーズNo. のステータスNo. が３かどうかチェックし
（ステップＱ７）、ステータスNo. が３でないときに
は、スイッチの状態に変化はないものと判断して、その
まま処理を終了する。ステップＱ７で、前記ＲＡＭ３の
上記フェーズNo. のステータスNo. が３のときには、オ
フ決定タイミングであるので、そのフェーズNo. のスイ
ッチがオフ中かどうかチェックする（ステップＱ８）。
スイッチがオフ中でないときには、ノイズ等による検出
誤りであり、スイッチは、オン中であると判断して、ス
テータスNo. を２にし、処理を終了する（ステップＱ
９）。
【００２４】ステップＱ８で、オフ中のときには、スイ
ッチがオンからオフに切り替わったと判断して、当該ス
イッチのステータスNo. を０にし（ステップＱ１０）、
当該スイッチのオフに対応する電子機器の処理を行なっ
て、処理を終了する（ステップＱ１１）。
ッチがオンからオフに切り替わったと判断して、当該ス
イッチのステータスNo. を０にし（ステップＱ１０）、
当該スイッチのオフに対応する電子機器の処理を行なっ
て、処理を終了する（ステップＱ１１）。
【００２５】以上説明したように、複数個のスイッチの
うちいずれかが状態変化すると、その変化した状態をＲ
ＡＭ３に記憶するとともに、カウンタ４のカウント値に
該当するカウント区間としてフェーズNo. を記憶し、そ
の後、該カウンタ４がＲＡＭ３に記憶されているフェー
ズNo. まで、カウントすると、マイクロコンピュータ２
が、そのフェーズNo. に対応したＲＡＭ３に記憶されて
いるスイッチの状態と、対応するスイッチの状態と、を
比較して、そのスイッチの状態を判別する。そして、こ
のカウンタ４は、スイッチのチャタリング防止に必要な
最低時間以上の周期でそのカウント値を２つのカウント
区間（フェーズNo. ）に分割している。
うちいずれかが状態変化すると、その変化した状態をＲ
ＡＭ３に記憶するとともに、カウンタ４のカウント値に
該当するカウント区間としてフェーズNo. を記憶し、そ
の後、該カウンタ４がＲＡＭ３に記憶されているフェー
ズNo. まで、カウントすると、マイクロコンピュータ２
が、そのフェーズNo. に対応したＲＡＭ３に記憶されて
いるスイッチの状態と、対応するスイッチの状態と、を
比較して、そのスイッチの状態を判別する。そして、こ
のカウンタ４は、スイッチのチャタリング防止に必要な
最低時間以上の周期でそのカウント値を２つのカウント
区間（フェーズNo. ）に分割している。
【００２６】したがって、１つのカウンタ４により複数
のスイッチのチャタリング防止に必要な時間をカウント
することができ、従来のようにスイッチ毎にカウンタ等
の計時手段を設ける必要がない。その結果、安価で、か
つ、簡単な回路構成で、小型のチャタリング防止回路１
を提供することができる。
のスイッチのチャタリング防止に必要な時間をカウント
することができ、従来のようにスイッチ毎にカウンタ等
の計時手段を設ける必要がない。その結果、安価で、か
つ、簡単な回路構成で、小型のチャタリング防止回路１
を提供することができる。
【００２７】なお、上記実施例では、スイッチがオン・
オフの２つの状態に変化する場合について説明したが、
これに限るものではなく、スイッチが２以上の複数の状
態に変化する場合にも、同様に適用することができる。
この場合、上記ステータスNo. を変化する状態の数に合
せて設定することにより対応することができる。
オフの２つの状態に変化する場合について説明したが、
これに限るものではなく、スイッチが２以上の複数の状
態に変化する場合にも、同様に適用することができる。
この場合、上記ステータスNo. を変化する状態の数に合
せて設定することにより対応することができる。
【００２８】
【発明の効果】本発明によれば、１つのカウント手段に
より複数のスイッチのチャタリング防止に必要な時間を
カウントすることができ、従来のスイッチ毎に設けてい
たカウンタ等の計時手段の数を削減することができる。
その結果、安価で、かつ、簡単な回路構成で、小型のチ
ャタリング防止回路を提供することができる。
より複数のスイッチのチャタリング防止に必要な時間を
カウントすることができ、従来のスイッチ毎に設けてい
たカウンタ等の計時手段の数を削減することができる。
その結果、安価で、かつ、簡単な回路構成で、小型のチ
ャタリング防止回路を提供することができる。
【図１】本発明のチャタリング防止回路の一実施例の回
路ブロック図。
路ブロック図。
【図２】本発明のチャタリング防止回路の各部のタイミ
ング図。
ング図。
【図３】スイッチオン検出時の処理を示すフローチャー
ト。
ト。
【図４】スイッチオフ検出時の処理を示すフローチャー
ト。
ト。
【図５】チャタリング防止処理を示すフローチャート。
１ チャタリング防止回路 ２ マイクロコンピュータ ３ ＲＡＭ ４ カウンタ ５ スイッチ ６ アドレスバス ７ データバス
Claims (1)
- 【請求項１】 複数個のスイッチと、 一定速度でカウントを行なうとともに、前記スイッチの
チャタリング防止に必要な最低時間以上の周期でそのカ
ウント値が複数個のカウント区間に分割されたカウント
手段と、 前記スイッチのいずれかが状態変化したとき、その変化
した状態とそのときの前記カウント手段のカウント値が
前記カウント区間のいずれに該当するかを各スイッチ毎
に記憶する記憶手段と、 前記カウント手段のカウント値が前記記憶手段に記憶さ
れているカウント区間のカウント値になったときにその
カウント区間に対応した前記記憶手段に記憶されている
スイッチの状態と、対応するスイッチの状態と、を比較
してそのスイッチの状態を判別する判別手段と、 を備えたことを特徴とするチャタリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202962A JPH0629801A (ja) | 1992-07-06 | 1992-07-06 | チャタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202962A JPH0629801A (ja) | 1992-07-06 | 1992-07-06 | チャタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629801A true JPH0629801A (ja) | 1994-02-04 |
Family
ID=16466052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202962A Pending JPH0629801A (ja) | 1992-07-06 | 1992-07-06 | チャタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629801A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279395A (ja) * | 2009-05-01 | 2010-12-16 | Sankyo Co Ltd | 遊技機 |
| JP2013022107A (ja) * | 2011-07-19 | 2013-02-04 | Olympia:Kk | 遊技機 |
| US9274010B2 (en) | 2012-03-26 | 2016-03-01 | Sumitomo Riko Company Limited | Capacitance type sensor |
-
1992
- 1992-07-06 JP JP4202962A patent/JPH0629801A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279395A (ja) * | 2009-05-01 | 2010-12-16 | Sankyo Co Ltd | 遊技機 |
| JP2013022107A (ja) * | 2011-07-19 | 2013-02-04 | Olympia:Kk | 遊技機 |
| US9274010B2 (en) | 2012-03-26 | 2016-03-01 | Sumitomo Riko Company Limited | Capacitance type sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525667A1 (en) | Remote control signal processing circuit for a microcomputer | |
| JPH0629801A (ja) | チャタリング防止回路 | |
| US4821033A (en) | Matrix switching apparatus for preventing pseudo input | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| US5848237A (en) | Programmable digital filter for stable interval detection | |
| US6163164A (en) | Noise detection circuit | |
| KR100200821B1 (ko) | 인터럽트신호의 멀티플렉싱회로 | |
| JP4240741B2 (ja) | パルス信号受信装置 | |
| JP3090069B2 (ja) | 制御装置 | |
| JPH03111780A (ja) | スキヤン信号検出装置 | |
| JP2540779B2 (ja) | 状態変化検出装置 | |
| JP4628014B2 (ja) | 信号遷移判別装置 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JPH06242865A (ja) | チャタリング除去方法 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| KR19980028915U (ko) | 마이컴의 타이머 입력 캡쳐장치 | |
| JP3387175B2 (ja) | 時間誤計測防止装置 | |
| KR0180386B1 (ko) | 실린더 신호의 노이즈 감지장치 및 그 방법 | |
| JPH03265038A (ja) | アドレス記憶制御方式 | |
| JP3700504B2 (ja) | メモリインターフェイス | |
| JP4979884B2 (ja) | エンコーダ信号の入力方法 | |
| KR0181113B1 (ko) | 중계선 시험을 위한 톤 검출방법 | |
| JP2685959B2 (ja) | デジタル値チャタリング判定装置 | |
| JP2632841B2 (ja) | 画像評価装置 | |
| JPH01190095A (ja) | フィールド判別回路 |