JPS6150329B2 - - Google Patents
Info
- Publication number
- JPS6150329B2 JPS6150329B2 JP57097324A JP9732482A JPS6150329B2 JP S6150329 B2 JPS6150329 B2 JP S6150329B2 JP 57097324 A JP57097324 A JP 57097324A JP 9732482 A JP9732482 A JP 9732482A JP S6150329 B2 JPS6150329 B2 JP S6150329B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- key switch
- level
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
- H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明はキー入力判別装置に係り、キースキヤ
ン動作の際、入力信号レベルがメモリ内のデータ
よりも小なる値のときは、キースイツチがオフさ
れたと判別することにより、特にキースイツチを
オフとする時にキースイツチの接触抵抗が徐々に
変化するために生ずるキー入力の誤判別を防止し
得るキー入力判別装置を提供することを目的とす
る。
ン動作の際、入力信号レベルがメモリ内のデータ
よりも小なる値のときは、キースイツチがオフさ
れたと判別することにより、特にキースイツチを
オフとする時にキースイツチの接触抵抗が徐々に
変化するために生ずるキー入力の誤判別を防止し
得るキー入力判別装置を提供することを目的とす
る。
キースイツチ群の任意の一のキースイツチをオ
ンすると、キー入力判別装置がキー入力を判別し
てVTR等の被制御機器にオンしたキースイツチ
に対応した所定のモードの動作をさせることが一
般に行なわれる。従来、このキー入力判別装置
は、マトリクス処理方式、シリアル転送方式など
によりキー入力を判別していたが、これらはいず
れもキースイツチ群とキー入力判別装置との間の
接続線数が被制御機器のモード数に応じて複数本
必要であり、装置の小型化に制約を与えていた。
そこで、従来、装置の小型化のためには、第1図
に示す如き回路構成のラダー方式のキー入力判別
装置を用いていた。
ンすると、キー入力判別装置がキー入力を判別し
てVTR等の被制御機器にオンしたキースイツチ
に対応した所定のモードの動作をさせることが一
般に行なわれる。従来、このキー入力判別装置
は、マトリクス処理方式、シリアル転送方式など
によりキー入力を判別していたが、これらはいず
れもキースイツチ群とキー入力判別装置との間の
接続線数が被制御機器のモード数に応じて複数本
必要であり、装置の小型化に制約を与えていた。
そこで、従来、装置の小型化のためには、第1図
に示す如き回路構成のラダー方式のキー入力判別
装置を用いていた。
同図において、S1〜S7は夫々7個のキースイツ
チで、それらの一方の端子は抵抗R4〜R9を介し
て互いに接続される一方、S3〜S7の他方の端子は
共通に接続されて抵抗R1とR2の接続点に接続さ
れている。またキースイツチS1及びS2の他方の端
子は、抵抗R5,R6及びキースイツチS3の一方の
端子の接続点に夫々共通に接続されており、更に
抵抗R4とキースイツチS1の一方の端子との接続
点は抵抗R3を介して接地されている。また抵抗
R1の一端は電源入力端子に接続されている。こ
れにより、7個のキースイツチS1〜S7のうちの任
意の1個のキースイツチをオンすると、オンした
キースイツチに対応して予め設定された電圧が抵
抗R2を介してコンパレータ1の非反転入力端子
に印加される。すなわち、ここではキースイツチ
S7をオンした時に抵抗R1,R3〜R9の分圧比で決
まる高い電圧がコンパレータ1の非反転入力端子
に印加され、以下、S6,S5,S4,S3,S2,S1なる
順序でオンされたときは漸次低くなる電圧がコン
パレータ1の非反転入力端子に印加される。な
お、キースイツチS1〜S7がすべてオフのときは、
最も高い電圧(電源電圧Vcc)がコンパレータ1
の非反転入力端子に印加される。
チで、それらの一方の端子は抵抗R4〜R9を介し
て互いに接続される一方、S3〜S7の他方の端子は
共通に接続されて抵抗R1とR2の接続点に接続さ
れている。またキースイツチS1及びS2の他方の端
子は、抵抗R5,R6及びキースイツチS3の一方の
端子の接続点に夫々共通に接続されており、更に
抵抗R4とキースイツチS1の一方の端子との接続
点は抵抗R3を介して接地されている。また抵抗
R1の一端は電源入力端子に接続されている。こ
れにより、7個のキースイツチS1〜S7のうちの任
意の1個のキースイツチをオンすると、オンした
キースイツチに対応して予め設定された電圧が抵
抗R2を介してコンパレータ1の非反転入力端子
に印加される。すなわち、ここではキースイツチ
S7をオンした時に抵抗R1,R3〜R9の分圧比で決
まる高い電圧がコンパレータ1の非反転入力端子
に印加され、以下、S6,S5,S4,S3,S2,S1なる
順序でオンされたときは漸次低くなる電圧がコン
パレータ1の非反転入力端子に印加される。な
お、キースイツチS1〜S7がすべてオフのときは、
最も高い電圧(電源電圧Vcc)がコンパレータ1
の非反転入力端子に印加される。
コンパレータ1の非反転入力端子には、マイク
ロコンピユータ2の出力ポート3a〜3dから
夫々取り出された矩形波(4ビツトのデイジタル
信号)をはしご形DA変換回路(ラダー回路)4
でデイジタル−アナログ変換して得た階段波が一
定周期で供給される。いま、出力ポート3a,3
b,3c,3dの各出力信号が、第2図A,B,
C,Dに夫々示す如き矩形波a,b,c,dであ
るものとすると、はしご形DA変換回路4の出力
信号は、同図Eに示す如き階段波eとなる。この
階段波eはキースイツチS1〜S7のオン,オフに拘
らず、常に繰り返し発生されている。
ロコンピユータ2の出力ポート3a〜3dから
夫々取り出された矩形波(4ビツトのデイジタル
信号)をはしご形DA変換回路(ラダー回路)4
でデイジタル−アナログ変換して得た階段波が一
定周期で供給される。いま、出力ポート3a,3
b,3c,3dの各出力信号が、第2図A,B,
C,Dに夫々示す如き矩形波a,b,c,dであ
るものとすると、はしご形DA変換回路4の出力
信号は、同図Eに示す如き階段波eとなる。この
階段波eはキースイツチS1〜S7のオン,オフに拘
らず、常に繰り返し発生されている。
コンパレータ1はキースイツチS1〜S7からの入
力電圧と上記階段波eとを夫々レベル比較し、階
段波eが入力電圧よりも高くなつた時点でローレ
ベルの一致信号を発生し、この一致信号をマイク
ロコンピユータ2に印加する。なお、階段波eの
最高電圧は電源電圧Vccよりも小で、かつ、S7オ
ン時の電圧よりも大に選定されている。マイクロ
コンピユータ2は、キースキヤン動作時には第3
図に示すフローチヤートに従つてキー入力判別を
行なる。すなわち、マイクロコンピユータ2は一
致信号が入力されると、その時の階段波eの電圧
値を内蔵のメモリに記憶し、次に再び一致信号が
入来すると、その時の階段波eの電圧値(これを
第3図にAで示す)と、前回メモリに記憶された
電圧値(これを第3図にMで示す)とを夫々比較
し、両者が等しい場合は第3図に示す如く、一致
回数が一定回数(ここでは一例として10回)繰り
返されたかを判定し、10回未満のときは内蔵の一
致回数計数用カウンタのカウントを行なつてから
再び上記の動作を繰り返す。このようにして、マ
イクロコンピユータ2は上記カウンタの計数値が
“10”になる(すなわち同じ値のキー入力電圧が
10回のキースキヤンにより連続して入来する)
と、入力電圧から判別した一のキースイツチがオ
ンとされてそのキー入力があつたと判断し、被制
御機器にそれに対応した所定の動作をさせる。
力電圧と上記階段波eとを夫々レベル比較し、階
段波eが入力電圧よりも高くなつた時点でローレ
ベルの一致信号を発生し、この一致信号をマイク
ロコンピユータ2に印加する。なお、階段波eの
最高電圧は電源電圧Vccよりも小で、かつ、S7オ
ン時の電圧よりも大に選定されている。マイクロ
コンピユータ2は、キースキヤン動作時には第3
図に示すフローチヤートに従つてキー入力判別を
行なる。すなわち、マイクロコンピユータ2は一
致信号が入力されると、その時の階段波eの電圧
値を内蔵のメモリに記憶し、次に再び一致信号が
入来すると、その時の階段波eの電圧値(これを
第3図にAで示す)と、前回メモリに記憶された
電圧値(これを第3図にMで示す)とを夫々比較
し、両者が等しい場合は第3図に示す如く、一致
回数が一定回数(ここでは一例として10回)繰り
返されたかを判定し、10回未満のときは内蔵の一
致回数計数用カウンタのカウントを行なつてから
再び上記の動作を繰り返す。このようにして、マ
イクロコンピユータ2は上記カウンタの計数値が
“10”になる(すなわち同じ値のキー入力電圧が
10回のキースキヤンにより連続して入来する)
と、入力電圧から判別した一のキースイツチがオ
ンとされてそのキー入力があつたと判断し、被制
御機器にそれに対応した所定の動作をさせる。
他方、マイクロコンピユータ2は、一致信号が
入来した時の階段波eの電圧値Aとメモリの記憶
電圧値Mとが等しくない時には、メモリの記憶電
圧値MをAに変更した後、前記一致回数計数用カ
ウンタをリセツトして再びキースキヤン動作を繰
り返す。このようなキースキヤン動作によりキー
スイツチ入力を判別するラダー方式のキー入力判
別装置によれば、キースイツチ群とコンパレータ
1との間の接続線数が2本で済み、装置の小型化
に好適である。
入来した時の階段波eの電圧値Aとメモリの記憶
電圧値Mとが等しくない時には、メモリの記憶電
圧値MをAに変更した後、前記一致回数計数用カ
ウンタをリセツトして再びキースキヤン動作を繰
り返す。このようなキースキヤン動作によりキー
スイツチ入力を判別するラダー方式のキー入力判
別装置によれば、キースイツチ群とコンパレータ
1との間の接続線数が2本で済み、装置の小型化
に好適である。
しかるに、キースイツチS1〜S7のどのキースイ
ツチをオン,オフする場合も、コンパレータ1の
非反転入力端子に印加される一のキースイツチか
らの入力電圧波形は第4図に破線で示す理想波形
とはならず、同図に実線で示す如き波形となるこ
とがある。すなわち、第4図にt1で示す時刻で或
るキースイツチが押されてオンとされると、コン
パレータ1の非反転入力端子の入力電圧は極めて
小なる時間後に所定の電圧に立下る。これはキー
スイツチがある一定量押されると接点が閉成され
るように引き込む構造であるからである。これに
対し、押していたキースイツチから第4図にt2で
示す時刻で指を離すとキースイツチが自動復帰し
てオフされるが、指の離し方が中途半端でキース
イツチの接点が徐々に離れるような場合は、キー
スイツチの接触抵抗により、時刻t2以降、実線で
示す如くそのキースイツチがオンである時の電圧
よりも若干大なる値の電圧が比較的長い期間入来
する。このような場合、従来装置では上記のキー
スイツチのオン,オフの不安定な期間の電圧に対
応するキースイツチが押されたと誤つて判別して
しまつていた。
ツチをオン,オフする場合も、コンパレータ1の
非反転入力端子に印加される一のキースイツチか
らの入力電圧波形は第4図に破線で示す理想波形
とはならず、同図に実線で示す如き波形となるこ
とがある。すなわち、第4図にt1で示す時刻で或
るキースイツチが押されてオンとされると、コン
パレータ1の非反転入力端子の入力電圧は極めて
小なる時間後に所定の電圧に立下る。これはキー
スイツチがある一定量押されると接点が閉成され
るように引き込む構造であるからである。これに
対し、押していたキースイツチから第4図にt2で
示す時刻で指を離すとキースイツチが自動復帰し
てオフされるが、指の離し方が中途半端でキース
イツチの接点が徐々に離れるような場合は、キー
スイツチの接触抵抗により、時刻t2以降、実線で
示す如くそのキースイツチがオンである時の電圧
よりも若干大なる値の電圧が比較的長い期間入来
する。このような場合、従来装置では上記のキー
スイツチのオン,オフの不安定な期間の電圧に対
応するキースイツチが押されたと誤つて判別して
しまつていた。
本発明は上記の欠点を除去したものであり、以
下第5図及び第6図と共にその一実施例について
説明する。
下第5図及び第6図と共にその一実施例について
説明する。
第5図は本発明装置の要部の動作の一実施例を
説明するフローチヤートである。本実施例は第3
図に示した従来装置の動作を説明するフローチヤ
ートに、更に第5図に破線で囲んだ部分の信号処
理手順を設けたものであり、回路構成は第1図に
示したものと同様である。すなわち、第1図に示
したマイクロコンピユータ2は、第5図に示す如
く、まずキースイツチS1〜S7がすべてオフである
か否かをコンパレータ1の出力信号から判定す
る。キースイツチS1〜S7がすべてオフであるとき
は、コンパレータ1の出力電圧は常にHレベルで
あり、これによりマイクロコンピユータ2は内蔵
のメモリに、S1〜S7のうちオン時に出力されるキ
ースイツチ出力信号レベルの最大値がコンパレー
タ1に供給されたときの階段波電圧値(Aの最大
値)をプリセツトする。しかる後に、キースキヤ
ン動作により一致信号が入来した時の階段波eの
電圧値Aとメモリの記憶電圧値Mとが等しいか否
かを検出し、等しくないときは電圧値Aと記憶電
圧値Mとの大小判定を行なう。電圧値Aが記憶電
圧値Mよりも小のときには、記憶電圧値Mを電圧
値Aの値に変更した後、一致回数計数用カウンタ
をリセツトして再びキースキヤン動作を繰り返
し、他方、電圧値Aが記憶電圧値Mよりも大のと
きには、キースイツチがオフされたものと判断し
て被制御機器に所定の動作をさせる。
説明するフローチヤートである。本実施例は第3
図に示した従来装置の動作を説明するフローチヤ
ートに、更に第5図に破線で囲んだ部分の信号処
理手順を設けたものであり、回路構成は第1図に
示したものと同様である。すなわち、第1図に示
したマイクロコンピユータ2は、第5図に示す如
く、まずキースイツチS1〜S7がすべてオフである
か否かをコンパレータ1の出力信号から判定す
る。キースイツチS1〜S7がすべてオフであるとき
は、コンパレータ1の出力電圧は常にHレベルで
あり、これによりマイクロコンピユータ2は内蔵
のメモリに、S1〜S7のうちオン時に出力されるキ
ースイツチ出力信号レベルの最大値がコンパレー
タ1に供給されたときの階段波電圧値(Aの最大
値)をプリセツトする。しかる後に、キースキヤ
ン動作により一致信号が入来した時の階段波eの
電圧値Aとメモリの記憶電圧値Mとが等しいか否
かを検出し、等しくないときは電圧値Aと記憶電
圧値Mとの大小判定を行なう。電圧値Aが記憶電
圧値Mよりも小のときには、記憶電圧値Mを電圧
値Aの値に変更した後、一致回数計数用カウンタ
をリセツトして再びキースキヤン動作を繰り返
し、他方、電圧値Aが記憶電圧値Mよりも大のと
きには、キースイツチがオフされたものと判断し
て被制御機器に所定の動作をさせる。
この結果、本実施例によれば、例えば第1図に
示すキースイツチS3を押してこれをオンしたもの
とすると、コンパレータ1の非反転入力端子に
は、第6図Aに実線で示す如く、オン時点より極
めて短時間でVccからR3+R4+R5/R1+R3+
R4+R5Vccに示す レベルにまで立下る。これにより、コンパレータ
1の反転入力端子には第6図Bに示す如き波形の
階段波が印加され、コンパレータ1からは同図C
に示す如き一致信号が出力されてマイクロコンピ
ユータ2に印加される。そして、一致信号入来時
の階段波の電圧値は第6図Cの波形の下側の丸数
字で示す如く、キースイツチS3のオン直後は
「6」で示す値であるが次の一致信号入来時には
キースイツチS3からの電圧値が所定値にまで立下
つているので、「5」で示す値となり、これが続
けて10回入力されると、マイクロコンピユータ2
はキースイツチS3の入力があつたと判別する。
示すキースイツチS3を押してこれをオンしたもの
とすると、コンパレータ1の非反転入力端子に
は、第6図Aに実線で示す如く、オン時点より極
めて短時間でVccからR3+R4+R5/R1+R3+
R4+R5Vccに示す レベルにまで立下る。これにより、コンパレータ
1の反転入力端子には第6図Bに示す如き波形の
階段波が印加され、コンパレータ1からは同図C
に示す如き一致信号が出力されてマイクロコンピ
ユータ2に印加される。そして、一致信号入来時
の階段波の電圧値は第6図Cの波形の下側の丸数
字で示す如く、キースイツチS3のオン直後は
「6」で示す値であるが次の一致信号入来時には
キースイツチS3からの電圧値が所定値にまで立下
つているので、「5」で示す値となり、これが続
けて10回入力されると、マイクロコンピユータ2
はキースイツチS3の入力があつたと判別する。
他方、キースイツチS3を押している指を離す
と、理想的には第6図Aに破線で示す如く、コ
ンパレータ1の非反転入力端子の入力電圧は瞬時
に立上るのであるが、前記したように指の離し方
が中途半端であると、同図Aに実線で示す如く
キースイツチS3のオン時よりも若干高い値の電圧
が比較的長い期間コンパレータ1の非反転入力端
子に印加される。このため、マイクロコンピユー
タ2は第6図Cに示す如く一致信号が入来した時
の階段波の電圧は、キースイツチS4入力時の値の
「6」であるとして検出する。
と、理想的には第6図Aに破線で示す如く、コ
ンパレータ1の非反転入力端子の入力電圧は瞬時
に立上るのであるが、前記したように指の離し方
が中途半端であると、同図Aに実線で示す如く
キースイツチS3のオン時よりも若干高い値の電圧
が比較的長い期間コンパレータ1の非反転入力端
子に印加される。このため、マイクロコンピユー
タ2は第6図Cに示す如く一致信号が入来した時
の階段波の電圧は、キースイツチS4入力時の値の
「6」であるとして検出する。
これが一致信号が10回入力される度に同じ値
「6」であると、従来装置ではキースイツチS4が
オンとなつたものと判断し、誤動作を引き起して
いた。これに対し、本実施例によれば、マイクロ
コンピユータ2は一致信号が入来した時の階段波
の電圧が「6」であると検出すると、前記したよ
うにメモリの記憶電圧値「5」と大小判定を行な
い、この場合はメモリの記憶電圧値よりも大であ
るため、キースイツチS3がオフされたものとして
正しい判別を行なうことができる。
「6」であると、従来装置ではキースイツチS4が
オンとなつたものと判断し、誤動作を引き起して
いた。これに対し、本実施例によれば、マイクロ
コンピユータ2は一致信号が入来した時の階段波
の電圧が「6」であると検出すると、前記したよ
うにメモリの記憶電圧値「5」と大小判定を行な
い、この場合はメモリの記憶電圧値よりも大であ
るため、キースイツチS3がオフされたものとして
正しい判別を行なうことができる。
なお、本発明は上記の実施例に限定されるもの
ではなく、その他種々の変形例(例えばA>Mで
あることを一定回数繰り返し検出した時点でキー
スイツチがオフされたと判別するなど)も包含す
るものである。
ではなく、その他種々の変形例(例えばA>Mで
あることを一定回数繰り返し検出した時点でキー
スイツチがオフされたと判別するなど)も包含す
るものである。
上述の如く、本発明になるキー入力判別装置
は、コンパレータから一致信号が出力された時の
比較信号のレベルとメモリ回路に記憶された比較
信号のレベルとの大小判定を行ない、前者が後者
よりも大なるときはそれまでオンであるキースイ
ツチがオフされたと判別するよう構成したため、
キースイツチをオフするためキースイツチから指
を離す時に指の離し方が中途半端なために、その
キースイツチがオンである時の電圧よりも若干大
なる値の電圧が比較的長い期間入来した場合、従
来装置の如き誤判別をすることなく、正確にキー
スイツチがオフとされたことを判別することがで
き、従つて被制御機器をキースイツチのオフ時に
誤動作させることも防止することができる等の特
長を有するものである。
は、コンパレータから一致信号が出力された時の
比較信号のレベルとメモリ回路に記憶された比較
信号のレベルとの大小判定を行ない、前者が後者
よりも大なるときはそれまでオンであるキースイ
ツチがオフされたと判別するよう構成したため、
キースイツチをオフするためキースイツチから指
を離す時に指の離し方が中途半端なために、その
キースイツチがオンである時の電圧よりも若干大
なる値の電圧が比較的長い期間入来した場合、従
来装置の如き誤判別をすることなく、正確にキー
スイツチがオフとされたことを判別することがで
き、従つて被制御機器をキースイツチのオフ時に
誤動作させることも防止することができる等の特
長を有するものである。
第1図はキー入力判別装置の一例を示す回路
図、第2図A〜Eは夫々第1図の動作説明用信号
波形図、第3図は従来装置の要部の動作の一例を
示すフローチヤート、第4図は第1図の要部の信
号波形を示す図、第5図は本発明装置の要部の動
作の一実施例を示すフローチヤート、第6図A〜
Cは夫々本発明装置の動作を説明するための信号
波形図である。 1…コンパレータ、2…マイクロコンピユー
タ、4…はしご形DA変換回路(ラダー回路)。
図、第2図A〜Eは夫々第1図の動作説明用信号
波形図、第3図は従来装置の要部の動作の一例を
示すフローチヤート、第4図は第1図の要部の信
号波形を示す図、第5図は本発明装置の要部の動
作の一実施例を示すフローチヤート、第6図A〜
Cは夫々本発明装置の動作を説明するための信号
波形図である。 1…コンパレータ、2…マイクロコンピユー
タ、4…はしご形DA変換回路(ラダー回路)。
Claims (1)
- 1 複数個のキースイツチの夫々に予め割当てら
れたレベルの信号をキースイツチのオン時にコン
パレータに供給して時間の経過と共にレベルが変
化する比較信号と周期的にレベル比較をし、該コ
ンパレータから一致信号が出力された時にその時
の該比較信号のレベルとメモリ回路に前回記憶し
た該比較信号のレベルとを夫々比較し、両者が等
しいことが一定回数繰り返されたときに、上記コ
ンパレータの入力信号レベルに対応する一のキー
スイツチからキー入力があつたことを判別するキ
ー入力判別装置において、該一致信号が出力され
た時の該比較信号のレベルと該メモリ回路に記憶
された比較信号のレベルとの大小判定を行ない、
前者が後者よりも大なるときは、それまでオンで
あるキースイツチがオフとされたと判別するよう
構成したことを特徴とするキー入力判別装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57097324A JPS58213330A (ja) | 1982-06-07 | 1982-06-07 | キ−入力判別装置 |
GB08315115A GB2121577B (en) | 1982-06-07 | 1983-06-02 | Microprocessor-based scan-mode keying circuit |
US06/500,869 US4583189A (en) | 1982-06-07 | 1983-06-03 | Microprocessor-based scan-mode keying circuit |
FR8309615A FR2528194B1 (fr) | 1982-06-07 | 1983-06-06 | Circuit de clavier a balayage avec microprocesseur |
DE19833320524 DE3320524A1 (de) | 1982-06-07 | 1983-06-07 | Betaetigungstasten-ueberwachungsschaltung mit einem mikroprozessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57097324A JPS58213330A (ja) | 1982-06-07 | 1982-06-07 | キ−入力判別装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58213330A JPS58213330A (ja) | 1983-12-12 |
JPS6150329B2 true JPS6150329B2 (ja) | 1986-11-04 |
Family
ID=14189298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57097324A Granted JPS58213330A (ja) | 1982-06-07 | 1982-06-07 | キ−入力判別装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4583189A (ja) |
JP (1) | JPS58213330A (ja) |
DE (1) | DE3320524A1 (ja) |
FR (1) | FR2528194B1 (ja) |
GB (1) | GB2121577B (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2558278A1 (fr) * | 1984-01-18 | 1985-07-19 | Floch Joseph | Detection de la position des organes mobiles en boucle, constituee d'un seul cable qui relie plusieurs capteurs |
GB2191322B (en) * | 1986-04-23 | 1989-12-06 | Yushin Seiki Kogyo Kk | Remote control device for vehicle locks |
JPS631254U (ja) * | 1986-06-19 | 1988-01-07 | ||
FR2605163A1 (fr) * | 1986-10-01 | 1988-04-15 | Mcb | Clavier avec dispositif de lecture |
EP0264884B2 (en) * | 1986-10-20 | 1996-12-18 | Matsushita Electric Industrial Co., Ltd. | Key input device |
US4918634A (en) * | 1987-02-23 | 1990-04-17 | Minolta Camera Kabushiki Kaisha | Key input apparatus |
US4817010A (en) * | 1987-03-02 | 1989-03-28 | Mars Incorporated | Vending machine control with improved vendor selector switch detection and decoding apparatus |
DE3714998A1 (de) * | 1987-05-06 | 1988-11-17 | Bosch Gmbh Robert | Ein-ausgabeschaltung fuer mikroprozessoren |
GB8825907D0 (en) * | 1988-11-04 | 1988-12-07 | Process Computing Ltd | Signalling system |
US4939511A (en) * | 1988-12-27 | 1990-07-03 | Grumman Aerospace Corporation | DC bus for discrete signals |
US5266950A (en) * | 1990-08-08 | 1993-11-30 | Advanced Micro Devices, Inc. | Programmable keypad monitor |
DE4104230A1 (de) * | 1991-02-12 | 1992-08-13 | Siemens Ag | Bussystem |
KR930008505Y1 (ko) * | 1991-05-04 | 1993-12-22 | 주식회사 금성사 | 마이크로 컴퓨터의 키이신호 입력회로 |
US5552781A (en) * | 1994-10-31 | 1996-09-03 | Ford Motor Company | Fault tolerant method of decoding an electronic key system |
KR100203745B1 (ko) * | 1996-05-27 | 1999-06-15 | 윤종용 | 에이디씨-키 패드 장치 및 그의 제어방법 |
US6005499A (en) * | 1997-07-21 | 1999-12-21 | Toshiba America Information Systems, Inc. | Systems and methods for generating key press status messages within telecommunications systems or other networks |
AU764219B2 (en) * | 1998-05-22 | 2003-08-14 | Qualcomm Incorporated | Differentiating between input ranges in a passive keypad |
US6424274B1 (en) * | 1999-04-13 | 2002-07-23 | Legerity, Inc. | Keypad scanning with few pins |
US6970752B1 (en) * | 2000-05-17 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Method and apparatus for detecting switch closures |
DE10044087A1 (de) * | 2000-09-07 | 2002-04-04 | Bosch Gmbh Robert | Vorrichtung zur Aktivierung eines Steuergeräts |
US6639523B2 (en) * | 2001-01-17 | 2003-10-28 | Nokia Corporation | Resistive keyboard with status keys |
US6980135B2 (en) * | 2002-01-11 | 2005-12-27 | Alcor Micro, Corp. | Logic circuit using hardware to process keyboard scanning |
CN100334528C (zh) * | 2003-04-11 | 2007-08-29 | 乐金电子(天津)电器有限公司 | 按键输入电路 |
JP2006187056A (ja) * | 2004-12-24 | 2006-07-13 | Sharp Corp | チャージポンプ方式dc/dcコンバータ |
US7688230B2 (en) * | 2006-07-13 | 2010-03-30 | Emerson Electric Co. | Switching device with critical switch detection |
TWI307520B (en) * | 2006-09-15 | 2009-03-11 | Novatek Microelectronics Corp | Key system utilizing two operation nodes to detect the status of a plurality of keys |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1278338A (en) * | 1969-12-12 | 1972-06-21 | Plessey Co Ltd | Improvements relating to touch-wire detection systems |
US3806912A (en) * | 1972-06-13 | 1974-04-23 | Burroughs Corp | Graphical input board |
US3803592A (en) * | 1972-09-11 | 1974-04-09 | Donnelly Mirrors Inc | Keyboard and digital circuit therefor |
US3908100A (en) * | 1974-03-25 | 1975-09-23 | Gen Signal Corp | Touch blend smooth surface switch assembly |
US4015254A (en) * | 1975-12-04 | 1977-03-29 | General Motors Corporation | Keyboard encoding circuit utilizing an A/D converter |
ES449123A1 (es) * | 1976-06-22 | 1977-07-01 | Idta S A | Sistema de procesado y programacion de parametros multi- ples. |
NL187594C (nl) * | 1979-04-02 | 1991-11-18 | Nippon Telegraph & Telephone | Inrichting voor het detecteren van x- en y-cooerdinaten. |
CH625932B (fr) * | 1979-05-31 | Ebauches Electroniques Sa | Circuit integre apte a reagir a la presence et a la nature d'un circuit recepteur exterieur. | |
US4420669A (en) * | 1981-06-15 | 1983-12-13 | Texas Instruments Incorporated | Data input apparatus for microwave oven controllers |
JPS5852729A (ja) * | 1981-09-25 | 1983-03-29 | Seiko Epson Corp | タッチセンサ |
US4429301A (en) * | 1981-10-26 | 1984-01-31 | Amp Incorporated | Means for decoding a switch array |
-
1982
- 1982-06-07 JP JP57097324A patent/JPS58213330A/ja active Granted
-
1983
- 1983-06-02 GB GB08315115A patent/GB2121577B/en not_active Expired
- 1983-06-03 US US06/500,869 patent/US4583189A/en not_active Expired - Lifetime
- 1983-06-06 FR FR8309615A patent/FR2528194B1/fr not_active Expired
- 1983-06-07 DE DE19833320524 patent/DE3320524A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
FR2528194A1 (fr) | 1983-12-09 |
FR2528194B1 (fr) | 1986-12-26 |
GB8315115D0 (en) | 1983-07-06 |
JPS58213330A (ja) | 1983-12-12 |
GB2121577B (en) | 1985-11-20 |
US4583189A (en) | 1986-04-15 |
DE3320524A1 (de) | 1983-12-29 |
GB2121577A (en) | 1983-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6150329B2 (ja) | ||
US4093946A (en) | Two-wire, multiple-transducer communications system | |
US3931610A (en) | Capacitive keyswitch sensor and method | |
CA1138537A (en) | Synchronizing signal detecting apparatus | |
JPH0348180A (ja) | スイッチ状態高速検出装置 | |
US5212483A (en) | Multiplexing a/d converter having sweep interrupt function | |
EP1538516B1 (en) | Position indicator and position detector | |
EP0359669A2 (en) | A detecting apparatus for detecting input operation in a switching matrix | |
JP2581051Y2 (ja) | マイクロコンピュータのキー信号入力回路 | |
US4617642A (en) | Select switch responsive to a break code | |
US4425553A (en) | Low frequency pulse generator apparatus | |
US3979744A (en) | Circuit arrangement for the digital control of operating functions via sensor electrodes, especially in radio and television receivers | |
US4338676A (en) | Asynchronous adder circuit | |
KR930012131B1 (ko) | 마이컴의 키 입력회로 | |
US7102693B2 (en) | Data acquisition circuit which changes a range of a reference potential | |
JPH038126B2 (ja) | ||
JP2624215B2 (ja) | オプションボード識別装置 | |
JPS60187134A (ja) | キ−ボ−ド装置 | |
JPS5812140Y2 (ja) | レベル表示装置 | |
JP3034274B2 (ja) | スイッチ作動量検出回路 | |
US3947773A (en) | Channel number memory for television tuners | |
JP2822680B2 (ja) | 信号検出回路 | |
SU1492362A2 (ru) | Адаптивный коммутатор телеизмерительной системы | |
JPH07174829A (ja) | 半導体集積回路 | |
SU1115041A1 (ru) | Устройство дл ввода информации |