JP2581051Y2 - マイクロコンピュータのキー信号入力回路 - Google Patents
マイクロコンピュータのキー信号入力回路Info
- Publication number
- JP2581051Y2 JP2581051Y2 JP1992029197U JP2919792U JP2581051Y2 JP 2581051 Y2 JP2581051 Y2 JP 2581051Y2 JP 1992029197 U JP1992029197 U JP 1992029197U JP 2919792 U JP2919792 U JP 2919792U JP 2581051 Y2 JP2581051 Y2 JP 2581051Y2
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- power supply
- input
- key signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
- H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、マイクロコンピュータ
のキー信号入力回路に関し、特にマイクロコンピュータ
のピン（PIN ）数を減少できるようにしたキー信号入力
回路に関する。
のキー信号入力回路に関し、特にマイクロコンピュータ
のピン（PIN ）数を減少できるようにしたキー信号入力
回路に関する。
【０００２】
【従来の技術】マイクロコンピュータは、大部分の電子
機器に使用される。
機器に使用される。
【０００３】現在、一般に使用されているマイクロコン
ピュータのキー信号入力回路を図１を参照して説明す
る。
ピュータのキー信号入力回路を図１を参照して説明す
る。
【０００４】図１は、４個の駆動用グリッド信号ＧＳ1
〜ＧＳ4 を出力し４個のキー信号ＲＳ1 〜ＲＳ4 を入力
するマイクロコンピュータ１と、押ボタンスイッチＳ1
〜Ｓ16を含み、グリッド信号ＧＳ1 〜ＧＳ4 と押ボタン
スイッチＳ1 〜Ｓ16のオン／オフ状態により、４個のキ
ー信号を出力するキーマトリックス部２と、マイクロコ
ンピュータ１より出力される各グリッド信号ＧＳ1 〜Ｇ
Ｓ4 を各ダイオードＤ1 〜Ｄ4 を介してキーマトリック
ス部２に伝達する４個のグリッドラインＧ1 〜Ｇ4 と、
キーマトリックス部２より出力されるキー信号をマイク
ロコンピュータ１の入力ポートに伝達する４個のリター
ンラインＲ1 〜Ｒ4 を備えたものである。
〜ＧＳ4 を出力し４個のキー信号ＲＳ1 〜ＲＳ4 を入力
するマイクロコンピュータ１と、押ボタンスイッチＳ1
〜Ｓ16を含み、グリッド信号ＧＳ1 〜ＧＳ4 と押ボタン
スイッチＳ1 〜Ｓ16のオン／オフ状態により、４個のキ
ー信号を出力するキーマトリックス部２と、マイクロコ
ンピュータ１より出力される各グリッド信号ＧＳ1 〜Ｇ
Ｓ4 を各ダイオードＤ1 〜Ｄ4 を介してキーマトリック
ス部２に伝達する４個のグリッドラインＧ1 〜Ｇ4 と、
キーマトリックス部２より出力されるキー信号をマイク
ロコンピュータ１の入力ポートに伝達する４個のリター
ンラインＲ1 〜Ｒ4 を備えたものである。
【０００５】ここで、マイクロコンピュータ１は、リタ
ーンラインＲ1 〜Ｒ4 を介して入力する４個のキー信号
ＲＳ1 〜ＲＳ4 を一時貯蔵した後出力する入力レジスタ
１ａと、入力レジスタ１ａを介して入力されるキー信号
ＲＳ1 〜ＲＳ4 により、押ボタンスイッチＳ1 〜Ｓ16の
オン／オフ状態を感知し、グリッド信号ＧＳ1 〜ＧＳ4
を提供するマイクロプロセッサ１ｂと、マイクロプロセ
ッサ１ｂより出力されるグリッド信号ＧＳ1 〜ＧＳ4 を
一時貯蔵した後、グリッドラインＧ1 〜Ｇ4 に各々出力
する出力レジスタ１ｃと、入力レジスタ１ａと出力レジ
スタ１ｃおよびマイクロプロセッサ１ｂ間に接続され、
マイクロプロセッサ１ｂに対してデータを入力／出力さ
せるためのデータバス１ｄを備えたものである。
ーンラインＲ1 〜Ｒ4 を介して入力する４個のキー信号
ＲＳ1 〜ＲＳ4 を一時貯蔵した後出力する入力レジスタ
１ａと、入力レジスタ１ａを介して入力されるキー信号
ＲＳ1 〜ＲＳ4 により、押ボタンスイッチＳ1 〜Ｓ16の
オン／オフ状態を感知し、グリッド信号ＧＳ1 〜ＧＳ4
を提供するマイクロプロセッサ１ｂと、マイクロプロセ
ッサ１ｂより出力されるグリッド信号ＧＳ1 〜ＧＳ4 を
一時貯蔵した後、グリッドラインＧ1 〜Ｇ4 に各々出力
する出力レジスタ１ｃと、入力レジスタ１ａと出力レジ
スタ１ｃおよびマイクロプロセッサ１ｂ間に接続され、
マイクロプロセッサ１ｂに対してデータを入力／出力さ
せるためのデータバス１ｄを備えたものである。
【０００６】キーマトリックス２は、グリッドラインＧ
1 には押ボタンスイッチＳ1 〜Ｓ4の一方端子が、グリ
ッドラインＧ2 には押ボタンスイッチＳ5 〜Ｓ8 の一方
端子が、グリッドラインＧ3 には押ボタンスイッチＳ9
〜Ｓ12の一方端子が、グリッドラインＧ4 には押ボタン
スイッチＳ13〜Ｓ16の一方端子が接続され、グリッド信
号Ｇ1 〜Ｇ4 と直交して配置されるリターンラインＲ1
〜Ｒ4 中、リターンラインＲ1 には押ボタンスイッチＳ
1 ，Ｓ5 ，Ｓ9 ，Ｓ13の他方端子が、リターンラインＲ
2 には押ボタンスイッチＳ2 ，Ｓ6 ，Ｓ10，Ｓ14の他方
端子が、リターンラインＲ3 には押ボタンスイッチ
Ｓ3 ，Ｓ7 ，Ｓ11，Ｓ15の他方端子が、リターンライン
Ｒ4 には押ボタンスイッチＳ4 ，Ｓ8 ，Ｓ12，Ｓ16の他
方端子が接続されたものである。すなわち、キーマトリ
ックス形態を有する。
1 には押ボタンスイッチＳ1 〜Ｓ4の一方端子が、グリ
ッドラインＧ2 には押ボタンスイッチＳ5 〜Ｓ8 の一方
端子が、グリッドラインＧ3 には押ボタンスイッチＳ9
〜Ｓ12の一方端子が、グリッドラインＧ4 には押ボタン
スイッチＳ13〜Ｓ16の一方端子が接続され、グリッド信
号Ｇ1 〜Ｇ4 と直交して配置されるリターンラインＲ1
〜Ｒ4 中、リターンラインＲ1 には押ボタンスイッチＳ
1 ，Ｓ5 ，Ｓ9 ，Ｓ13の他方端子が、リターンラインＲ
2 には押ボタンスイッチＳ2 ，Ｓ6 ，Ｓ10，Ｓ14の他方
端子が、リターンラインＲ3 には押ボタンスイッチ
Ｓ3 ，Ｓ7 ，Ｓ11，Ｓ15の他方端子が、リターンライン
Ｒ4 には押ボタンスイッチＳ4 ，Ｓ8 ，Ｓ12，Ｓ16の他
方端子が接続されたものである。すなわち、キーマトリ
ックス形態を有する。
【０００７】図１の構成による動作を図２および図３を
参照して説明する。
参照して説明する。
【０００８】図２（Ａ）乃至図２（Ｄ）の示すように、
マイクロプロセッサ１ｂは水平方向に配置された各グリ
ッドラインＧ1 〜Ｇ4 に一定の時間差ｔ2 をおいて順次
所定の幅ｔ1 の“Ｈ”（high level：論理値１）信号が
印加するように、グリッド信号ＧＳ1 〜ＧＳ4 を連続出
力する。そして垂直方向に配置されたリターンラインＲ
1 〜Ｒ4 を介して入力されるキー信号ＲＳ1 〜ＲＳ4 に
より各押ボタンスイッチＳ1 〜Ｓ16のオン／オフ状態を
感知する。
マイクロプロセッサ１ｂは水平方向に配置された各グリ
ッドラインＧ1 〜Ｇ4 に一定の時間差ｔ2 をおいて順次
所定の幅ｔ1 の“Ｈ”（high level：論理値１）信号が
印加するように、グリッド信号ＧＳ1 〜ＧＳ4 を連続出
力する。そして垂直方向に配置されたリターンラインＲ
1 〜Ｒ4 を介して入力されるキー信号ＲＳ1 〜ＲＳ4 に
より各押ボタンスイッチＳ1 〜Ｓ16のオン／オフ状態を
感知する。
【０００９】例えば、図３のテーブルで示すように、グ
リッド信号ＧＳ１が“Ｈ”状態であり、残存のグリッド
信号ＧＳ１〜ＧＳ４が全く“Ｌ”（ｌｏｗ ｌｅｖｅ
ｌ：論理値０）の状態である場合、このキー信号ＲＳ １
は“Ｈ”として入力レジスタ１ａに印加されると、マイ
クロプロセッサ１ｂは押ボタンスイッチＳ１がスイッチ
オン状態（即ち、押圧状態）とすることを感知できる。
リッド信号ＧＳ１が“Ｈ”状態であり、残存のグリッド
信号ＧＳ１〜ＧＳ４が全く“Ｌ”（ｌｏｗ ｌｅｖｅ
ｌ：論理値０）の状態である場合、このキー信号ＲＳ １
は“Ｈ”として入力レジスタ１ａに印加されると、マイ
クロプロセッサ１ｂは押ボタンスイッチＳ１がスイッチ
オン状態（即ち、押圧状態）とすることを感知できる。
【００１０】すなわち、図２（Ｅ）の示すように、押ボ
タンスイッチＳ1 がｔ3 時間の間押圧された状態であ
り、出力レジスタ１ｃより出力されるグリッド信号ＧＳ
1 が“Ｈ”状態であり、他のグリッド信号ＧＳ1 〜ＧＳ
4 が全く“Ｌ”状態である時、入力レジスタ１ａに入力
されるキー信号ＲＳ1 は、図２（Ｆ）の示すように
“Ｈ”状態になる。この時、マイクロプロセッサ１ｂは
押ボタンスイッチＳ1 の押圧状態を認識する。そして、
他のキー信号ＲＳ2 〜ＲＳ4 は、図２（Ｇ）乃至図２
（Ｉ）の示すように全く“Ｌ”状態である。
タンスイッチＳ1 がｔ3 時間の間押圧された状態であ
り、出力レジスタ１ｃより出力されるグリッド信号ＧＳ
1 が“Ｈ”状態であり、他のグリッド信号ＧＳ1 〜ＧＳ
4 が全く“Ｌ”状態である時、入力レジスタ１ａに入力
されるキー信号ＲＳ1 は、図２（Ｆ）の示すように
“Ｈ”状態になる。この時、マイクロプロセッサ１ｂは
押ボタンスイッチＳ1 の押圧状態を認識する。そして、
他のキー信号ＲＳ2 〜ＲＳ4 は、図２（Ｇ）乃至図２
（Ｉ）の示すように全く“Ｌ”状態である。
【００１１】このように、マイクロプロセッサ１ｂは、
グリッド信号ＧＳ1 〜ＧＳ4 をグリッドラインＧ1 〜Ｇ
4 に順次“Ｈ”状態として出力し、各々の場合に該当す
るキー信号ＲＳ1 〜ＲＳ4 の入力状態により押ボタンス
イッチＳ1 〜Ｓ16の押圧された状態を判別する。
グリッド信号ＧＳ1 〜ＧＳ4 をグリッドラインＧ1 〜Ｇ
4 に順次“Ｈ”状態として出力し、各々の場合に該当す
るキー信号ＲＳ1 〜ＲＳ4 の入力状態により押ボタンス
イッチＳ1 〜Ｓ16の押圧された状態を判別する。
【００１２】一方、マイクロプロセッサ１ｂのポート数
を減少させるために、グリッド信号を除去し、一つのリ
ターンラインを介して入力されるキー信号の大きさによ
り押ボタンスイッチの押圧された状態を判別するキー信
号入力回路を図４に示す。図４は単一の入力ポートを有
するマイクロコンピュータ３と、押ボタンスイッチＳ17
〜Ｓ21および抵抗Ｒ1 〜Ｒ6 を有するキーマトリックス
４とを備えたものである。ここで、マイクロコンピュー
タ３はキーマトリックス４より出力されるキー信号をデ
ィジタル信号に変換させるためのアナログディジタルコ
ンバータ３ａと、アナログディジタルコンバータ３ａの
出力信号を一時貯蔵した後出力する入力レジスタ３ｂ
と、入力レジスタ３ｂの出力信号を所要のところに伝達
するためのデータバス３ｃと、データバス３ｃを介して
入力されたキー信号により押ボタンスイッチＳ17〜Ｓ21
の押圧された状態を判別するためのマイクロプロセッサ
３ｄを備えたものである。
を減少させるために、グリッド信号を除去し、一つのリ
ターンラインを介して入力されるキー信号の大きさによ
り押ボタンスイッチの押圧された状態を判別するキー信
号入力回路を図４に示す。図４は単一の入力ポートを有
するマイクロコンピュータ３と、押ボタンスイッチＳ17
〜Ｓ21および抵抗Ｒ1 〜Ｒ6 を有するキーマトリックス
４とを備えたものである。ここで、マイクロコンピュー
タ３はキーマトリックス４より出力されるキー信号をデ
ィジタル信号に変換させるためのアナログディジタルコ
ンバータ３ａと、アナログディジタルコンバータ３ａの
出力信号を一時貯蔵した後出力する入力レジスタ３ｂ
と、入力レジスタ３ｂの出力信号を所要のところに伝達
するためのデータバス３ｃと、データバス３ｃを介して
入力されたキー信号により押ボタンスイッチＳ17〜Ｓ21
の押圧された状態を判別するためのマイクロプロセッサ
３ｄを備えたものである。
【００１３】キーマトリックス４は、直流電源Ｖｃｃと
接地ＧＮＤとの間に、プルアップ用抵抗Ｒ1 〜Ｒ6 が順
次直列接続され、抵抗間の各接続点と接地ＧＮＤとの間
に各押ボタンスイッチＳ17〜Ｓ21が接続されたものであ
る。
接地ＧＮＤとの間に、プルアップ用抵抗Ｒ1 〜Ｒ6 が順
次直列接続され、抵抗間の各接続点と接地ＧＮＤとの間
に各押ボタンスイッチＳ17〜Ｓ21が接続されたものであ
る。
【００１４】図４の構成による動作を説明する。
【００１５】押ボタンスイッチＳ17〜Ｓ21のいずれかが
押圧されると、直列接続された抵抗Ｒ1 〜Ｒ6 のいずれ
かが選択されて全体の抵抗値が変化される。
押圧されると、直列接続された抵抗Ｒ1 〜Ｒ6 のいずれ
かが選択されて全体の抵抗値が変化される。
【００１６】この変化された全体の抵抗値にしたがって
分圧された電圧がマイクロコンピュータ３のアナログデ
ィジタルコンバータ３ａに入力ポートＰを介して入力さ
れる。この時、アナログディジタルコンバータ３ａは、
その入力電圧をディジタルデータと変換した後入力レジ
スタ３ｂに出力し、この入力レジスタ３ｂに一時貯蔵さ
れたディジタルデータはデータバス３ｃを介してマイク
ロプロセッサ３ｄに入力される。このとき、マイクロプ
ロセッサ３ｄはディジタルデータを分析して各押ボタン
スイッチＳ17〜Ｓ21の押圧状態を判別する。
分圧された電圧がマイクロコンピュータ３のアナログデ
ィジタルコンバータ３ａに入力ポートＰを介して入力さ
れる。この時、アナログディジタルコンバータ３ａは、
その入力電圧をディジタルデータと変換した後入力レジ
スタ３ｂに出力し、この入力レジスタ３ｂに一時貯蔵さ
れたディジタルデータはデータバス３ｃを介してマイク
ロプロセッサ３ｄに入力される。このとき、マイクロプ
ロセッサ３ｄはディジタルデータを分析して各押ボタン
スイッチＳ17〜Ｓ21の押圧状態を判別する。
【００１７】
【考案が解決しようとする課題】しかしながら、従来技
術は下記の通りの不都合があった。まず、図１の示すよ
うなキー信号入力回路は、データ入出力のための伝送ラ
インの数が多いということがあった。即ち、マイクロコ
ンピュータに必要とする伝送ラインの数は、４個のグリ
ッドラインおよび４個のリターンライン等、８個のライ
ンが必要である。しかし、８個のラインによる最大の場
合の数が２8 ＝２５６に比べると、図１ではキーマトリ
ックスの特性上１６種類の状態のみ使用するので非効率
的である。図４の示すキー信号入力回路は、マイクロコ
ンピュータ側で、１つのラインのみ必要とするので、ポ
ート数を減少することができる長所はあるが、全体の抵
抗値の差により押ボタンスイッチの押圧状態を判別しな
ければならないので、この数が限定される短点があっ
た。
術は下記の通りの不都合があった。まず、図１の示すよ
うなキー信号入力回路は、データ入出力のための伝送ラ
インの数が多いということがあった。即ち、マイクロコ
ンピュータに必要とする伝送ラインの数は、４個のグリ
ッドラインおよび４個のリターンライン等、８個のライ
ンが必要である。しかし、８個のラインによる最大の場
合の数が２8 ＝２５６に比べると、図１ではキーマトリ
ックスの特性上１６種類の状態のみ使用するので非効率
的である。図４の示すキー信号入力回路は、マイクロコ
ンピュータ側で、１つのラインのみ必要とするので、ポ
ート数を減少することができる長所はあるが、全体の抵
抗値の差により押ボタンスイッチの押圧状態を判別しな
ければならないので、この数が限定される短点があっ
た。
【００１８】また、押ボタンスイッチで発生される過渡
状態の短い周期の信号や接地側を介して入力される雑音
によってマイクロコンピュータが誤作動を起す問題点が
あった。
状態の短い周期の信号や接地側を介して入力される雑音
によってマイクロコンピュータが誤作動を起す問題点が
あった。
【００１９】本考案の目的は、このような従来の技術の
不都合を解消し、キー信号が単一のポートを介してマイ
クロコンピュータに入力されるようにして集積回路のピ
ン数を減少できるようにしたマイクロコンピュータのキ
ー信号入力回路を提供することにある。
不都合を解消し、キー信号が単一のポートを介してマイ
クロコンピュータに入力されるようにして集積回路のピ
ン数を減少できるようにしたマイクロコンピュータのキ
ー信号入力回路を提供することにある。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案によれば、キー認識手段のマイクロプロセ
ッサの複数のグリッド信号を一定の時間差において順次
出力すれば、出力レジスタは、これらを一時停止した
後、各々他の電源に出力する。各電源ライン上に配置さ
れた複数のダイオードは、入力されるグリッド信号によ
り順次導通されて一方に共通に連結され、所定の電源を
キー信号発生手段に順次供給する。この時、使用者の選
択により各電源ライン上で、電源の供給と接続されたキ
ーの選択とが同時に行なわれると、これに相応する所定
の電圧がキー信号として発生する。このキー信号はアナ
ログ形態としてキー認識手段内の複数のアナログディジ
タルコンバータに同時に入力する。
めに、本考案によれば、キー認識手段のマイクロプロセ
ッサの複数のグリッド信号を一定の時間差において順次
出力すれば、出力レジスタは、これらを一時停止した
後、各々他の電源に出力する。各電源ライン上に配置さ
れた複数のダイオードは、入力されるグリッド信号によ
り順次導通されて一方に共通に連結され、所定の電源を
キー信号発生手段に順次供給する。この時、使用者の選
択により各電源ライン上で、電源の供給と接続されたキ
ーの選択とが同時に行なわれると、これに相応する所定
の電圧がキー信号として発生する。このキー信号はアナ
ログ形態としてキー認識手段内の複数のアナログディジ
タルコンバータに同時に入力する。
【００２１】このアナログディジタルコンバータは、出
力レジスタより出力された各グリッド信号を各々の駆動
クロック信号として入力する。
力レジスタより出力された各グリッド信号を各々の駆動
クロック信号として入力する。
【００２２】したがって、自身の駆動クロック信号がキ
ー信号と同期されるアナログディジタルコンバータのみ
が駆動されて入力されたキー信号をディジタル信号と変
換させる。このディジタルキー信号は配列設置された入
力レジスタに一時貯蔵された後、マイクロプロセッサに
入力され、マイクロプロセッサはこのディジタルキー信
号により選択されたキーを認識する。
ー信号と同期されるアナログディジタルコンバータのみ
が駆動されて入力されたキー信号をディジタル信号と変
換させる。このディジタルキー信号は配列設置された入
力レジスタに一時貯蔵された後、マイクロプロセッサに
入力され、マイクロプロセッサはこのディジタルキー信
号により選択されたキーを認識する。
【００２３】
【実施例】本考案によるマイクロコンピュータのキー信
号入力回路を、図５を参照しながら詳細に説明する。
号入力回路を、図５を参照しながら詳細に説明する。
【００２４】図５は、４個のグリッド信号ＧＳ ５ 〜ＧＳ
８ を順次にグリッドラインＧ ５ 〜Ｇ ８ に各々出力し、１
個のキー信号を入力するマイクロコンピュータ５（キー
認識手段）と、逆流防止用である４個のダイオードＤ５
〜Ｄ８を含み、マイクロコンピュータ５より出力される
４個のグリッド信号ＧＳ ５ 〜ＧＳ ８ により直流電源Ｖｃ
ｃを通過または遮断させるための電源供給回路６、キー
としての２０個の押ボタンスイッチＳ３０〜Ｓ３４，Ｓ
４０〜Ｓ４４，Ｓ５０〜Ｓ５４，Ｓ６０〜Ｓ６４を含
み、電源供給手段６を介して印加される直流電源Ｖｃｃ
と、押ボタンスイッチＳ３０〜Ｓ３４，Ｓ４０〜
Ｓ４４，Ｓ５０〜Ｓ５４，Ｓ６０〜Ｓ６４のオン／オフ
状態により、該当する１個のキー信号をマイクロコンピ
ュータ５に出力するためのキーマトリックス部７とを備
えたものである。ここで、マイクロコンピュータ５は、
グリッド信号ＧＳ ５ 〜ＧＳ ８ を提供し、入力されるキー
信号により押圧された（選択された）押ボタンスイッチ
を認識するためのマイクロプロセッサ５ａと、マイクロ
プロセッサ５ａより提供された４個のグリッド信号ＧＳ
５ 〜ＧＳ ８ を一時貯蔵した後順次に時間間隔をおいて各
グリッドラインＧ５〜Ｇ８に出力する出力レジスタ５ｂ
と、キーマトリックス部７より入力された単一のキー信
号を同時に入力し、出力レジスタ５ｂより出力された４
個のグリッド信号ＧＳ５〜ＧＳ８を、各々の駆動クロッ
ク信号ＣＫ１〜ＣＫ４として入力して駆動期間中、単一
のキー信号をディジタル信号として変換させるための４
個のアナログディジタルコンバータ５ｃ１〜５ｃ４、各
アナログディジタルコンバータ５ｃ１〜５ｃ４の出力信
号を一時貯蔵した後出力するための４個の入力レジスタ
５ｄ１〜５ｄ４と、入力レジスタ５ｄ１〜５ｄ４の出力
信号をマイクロブロセッサ５ａに伝送し、マイクロプロ
セッサ５ａより出力されたグリッド信号ＧＳ ５ 〜ＧＳ ８
を出力レジスタ５ｂに伝送させるためのデータバス５ｅ
を備えたものである。
８ を順次にグリッドラインＧ ５ 〜Ｇ ８ に各々出力し、１
個のキー信号を入力するマイクロコンピュータ５（キー
認識手段）と、逆流防止用である４個のダイオードＤ５
〜Ｄ８を含み、マイクロコンピュータ５より出力される
４個のグリッド信号ＧＳ ５ 〜ＧＳ ８ により直流電源Ｖｃ
ｃを通過または遮断させるための電源供給回路６、キー
としての２０個の押ボタンスイッチＳ３０〜Ｓ３４，Ｓ
４０〜Ｓ４４，Ｓ５０〜Ｓ５４，Ｓ６０〜Ｓ６４を含
み、電源供給手段６を介して印加される直流電源Ｖｃｃ
と、押ボタンスイッチＳ３０〜Ｓ３４，Ｓ４０〜
Ｓ４４，Ｓ５０〜Ｓ５４，Ｓ６０〜Ｓ６４のオン／オフ
状態により、該当する１個のキー信号をマイクロコンピ
ュータ５に出力するためのキーマトリックス部７とを備
えたものである。ここで、マイクロコンピュータ５は、
グリッド信号ＧＳ ５ 〜ＧＳ ８ を提供し、入力されるキー
信号により押圧された（選択された）押ボタンスイッチ
を認識するためのマイクロプロセッサ５ａと、マイクロ
プロセッサ５ａより提供された４個のグリッド信号ＧＳ
５ 〜ＧＳ ８ を一時貯蔵した後順次に時間間隔をおいて各
グリッドラインＧ５〜Ｇ８に出力する出力レジスタ５ｂ
と、キーマトリックス部７より入力された単一のキー信
号を同時に入力し、出力レジスタ５ｂより出力された４
個のグリッド信号ＧＳ５〜ＧＳ８を、各々の駆動クロッ
ク信号ＣＫ１〜ＣＫ４として入力して駆動期間中、単一
のキー信号をディジタル信号として変換させるための４
個のアナログディジタルコンバータ５ｃ１〜５ｃ４、各
アナログディジタルコンバータ５ｃ１〜５ｃ４の出力信
号を一時貯蔵した後出力するための４個の入力レジスタ
５ｄ１〜５ｄ４と、入力レジスタ５ｄ１〜５ｄ４の出力
信号をマイクロブロセッサ５ａに伝送し、マイクロプロ
セッサ５ａより出力されたグリッド信号ＧＳ ５ 〜ＧＳ ８
を出力レジスタ５ｂに伝送させるためのデータバス５ｅ
を備えたものである。
【００２５】キーマトリックス７は、電源供給回路６の
各ダイオードＤ ５ 〜Ｄ ８ のカソード側に各々接続された
プルアップ抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０プルア
ップ用抵抗Ｒ１０と接地の間に直列に順次接続した抵抗
Ｒ１１〜Ｒ１５と、抵抗Ｒ１１〜Ｒ１５間の各接続点と
接地との間に各々接続された押ボタンスイッチＳ３０〜
Ｓ３４と、プルアップ用抵抗Ｒ２０と接地との間に直列
に順次接続した抵抗Ｒ２１〜Ｒ２５と、抵抗Ｒ２０〜Ｒ
２５間の各接続点と接地との間に各々接続した押ボタン
スイッチＳ４０〜Ｓ４４と、プルアップ用抵抗Ｒ３０に
直列に順次接続した抵抗Ｒ３１〜Ｒ３５と、抵抗Ｒ３０
〜Ｒ３５間の各接続点と接地との間に各々接続した押ボ
タンスイッチＳ５０〜Ｓ５４と、プルアップ用抵抗Ｒ
４０に順次に直列接続した抵抗Ｒ４１〜Ｒ４５と、抵抗
Ｒ４０〜Ｒ４５間の各接続点と接地との間に各々接続し
た押ボタンスイッチＳ６０〜Ｓ６４と、各アノードが抵
抗Ｒ１０〜Ｒ１１と抵抗Ｒ２０〜Ｒ２１と、抵抗Ｒ３０
〜Ｒ３１および抵抗Ｒ４０〜Ｒ４１間の各接続点に接続
され、各カソードが共通に４個のアナログディジタルコ
ンバータ５ｃ１〜５ｃ４の入力側に接続された逆流防止
の役割をする４個のダイオードＤ９〜Ｄ１２を備えたも
のである。
各ダイオードＤ ５ 〜Ｄ ８ のカソード側に各々接続された
プルアップ抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０プルア
ップ用抵抗Ｒ１０と接地の間に直列に順次接続した抵抗
Ｒ１１〜Ｒ１５と、抵抗Ｒ１１〜Ｒ１５間の各接続点と
接地との間に各々接続された押ボタンスイッチＳ３０〜
Ｓ３４と、プルアップ用抵抗Ｒ２０と接地との間に直列
に順次接続した抵抗Ｒ２１〜Ｒ２５と、抵抗Ｒ２０〜Ｒ
２５間の各接続点と接地との間に各々接続した押ボタン
スイッチＳ４０〜Ｓ４４と、プルアップ用抵抗Ｒ３０に
直列に順次接続した抵抗Ｒ３１〜Ｒ３５と、抵抗Ｒ３０
〜Ｒ３５間の各接続点と接地との間に各々接続した押ボ
タンスイッチＳ５０〜Ｓ５４と、プルアップ用抵抗Ｒ
４０に順次に直列接続した抵抗Ｒ４１〜Ｒ４５と、抵抗
Ｒ４０〜Ｒ４５間の各接続点と接地との間に各々接続し
た押ボタンスイッチＳ６０〜Ｓ６４と、各アノードが抵
抗Ｒ１０〜Ｒ１１と抵抗Ｒ２０〜Ｒ２１と、抵抗Ｒ３０
〜Ｒ３１および抵抗Ｒ４０〜Ｒ４１間の各接続点に接続
され、各カソードが共通に４個のアナログディジタルコ
ンバータ５ｃ１〜５ｃ４の入力側に接続された逆流防止
の役割をする４個のダイオードＤ９〜Ｄ１２を備えたも
のである。
【００２６】図５の構成による動作を図６および図７を
参照して説明すれば次の通りである。
参照して説明すれば次の通りである。
【００２７】まず、図６（Ａ）乃至図６（Ｄ）の示すタ
イミング図のように、ディジタル式駆動のためのグリッ
ド信号（またはストローブ信号）ＧＳ５〜ＧＳ８が出力
レジスタ５ｂを介して順次にグリッドラインＧ ５ 〜Ｇ ８
を通じて出力される。
イミング図のように、ディジタル式駆動のためのグリッ
ド信号（またはストローブ信号）ＧＳ５〜ＧＳ８が出力
レジスタ５ｂを介して順次にグリッドラインＧ ５ 〜Ｇ ８
を通じて出力される。
【００２８】この時、押ボタンスイッチＳ30〜Ｓ34、Ｓ
40〜Ｓ44，Ｓ50〜Ｓ50，Ｓ60〜Ｓ64の押圧状態を判別す
るほどのパルス幅ｔ4 を有する各グリッド信号ＧＳ5 〜
ＧＳ8 が一定の時間差ｔ5 をおいて順次に“Ｈ”状態と
して逆流防止用ダイオードＤ5 〜Ｄ8 のアノードに印加
と共に、アナログディジタルコンバータ５ｃ1 〜５ｃ4
のクロック端子ＣＫ1 〜ＣＫ4 に駆動クロック信号とし
て各々印加される。すなわち、アナログディジタルコン
バータ５ｃ1 はグリッド信号ＧＳ5 が入力される間のみ
駆動される。
40〜Ｓ44，Ｓ50〜Ｓ50，Ｓ60〜Ｓ64の押圧状態を判別す
るほどのパルス幅ｔ4 を有する各グリッド信号ＧＳ5 〜
ＧＳ8 が一定の時間差ｔ5 をおいて順次に“Ｈ”状態と
して逆流防止用ダイオードＤ5 〜Ｄ8 のアノードに印加
と共に、アナログディジタルコンバータ５ｃ1 〜５ｃ4
のクロック端子ＣＫ1 〜ＣＫ4 に駆動クロック信号とし
て各々印加される。すなわち、アナログディジタルコン
バータ５ｃ1 はグリッド信号ＧＳ5 が入力される間のみ
駆動される。
【００２９】このように、グリッドラインＧ5 〜Ｇ8 に
順次“Ｈ”状態のグリッド信号（ＧＳ5 〜ＧＳ8 を出力
させ、ダイオードＤ5 〜Ｄ8 が順次導通され、キーマト
リックス７にグリッド信号ＧＳ5 〜ＧＳ8 を介して順次
直流電源Ｖｃｃが供給される。
順次“Ｈ”状態のグリッド信号（ＧＳ5 〜ＧＳ8 を出力
させ、ダイオードＤ5 〜Ｄ8 が順次導通され、キーマト
リックス７にグリッド信号ＧＳ5 〜ＧＳ8 を介して順次
直流電源Ｖｃｃが供給される。
【００３０】この時、各押ボタンスイッチＳ３０〜Ｓ
３４，Ｓ４０〜Ｓ４４，Ｓ５０〜Ｓ５０，Ｓ６０〜Ｓ
６４の押圧状態により各々異なる時定数を有する電圧が
接続点Ｐ １ −Ｐ ４ を介して発生され、この電圧はダイオ
ードＤ９〜Ｄ１２を介してマイクロコンピュータ５の入
力ポートＰ０にキー信号として入力される。このキー信
号は該当するアナログディジタルコンバータ５ｃ１〜５
ｃ４と入力レジスタ５ｄ１〜５ｄ４及びデータバス５ｅ
を介してマイクロプロセッサ５ａに入力されマイクロプ
ロセッサ５ａはこのキー信号によりどの押ボタンスイッ
チが押されたものであるかを認識する。
３４，Ｓ４０〜Ｓ４４，Ｓ５０〜Ｓ５０，Ｓ６０〜Ｓ
６４の押圧状態により各々異なる時定数を有する電圧が
接続点Ｐ １ −Ｐ ４ を介して発生され、この電圧はダイオ
ードＤ９〜Ｄ１２を介してマイクロコンピュータ５の入
力ポートＰ０にキー信号として入力される。このキー信
号は該当するアナログディジタルコンバータ５ｃ１〜５
ｃ４と入力レジスタ５ｄ１〜５ｄ４及びデータバス５ｅ
を介してマイクロプロセッサ５ａに入力されマイクロプ
ロセッサ５ａはこのキー信号によりどの押ボタンスイッ
チが押されたものであるかを認識する。
【００３１】例えば、図６（Ｅ）の示すように、押ボタ
ンスイッチＳ３１が所定時間ｔ６の間押された状態であ
ると、キーマトリックス部７の接続点Ｐ１での電圧は、
図６（Ｆ）の示すように時間ｔ６以外の期間において
は、下記式（１）のようなレベルを有する電圧として示
され、 Ｖ＝（（Ｒ１１＋…＋Ｒ１５）／（Ｒ１０＋…＋Ｒ１５））・Ｖｃｃ ……（１） 時間ｔ６以内の期間においては、下記式（２）のような
レベルを有する電圧として示される。 Ｖ＝（Ｒ１１／（Ｒ１０＋Ｒ１１））・Ｖｃｃ ……（２）接続点Ｐ ２ 〜Ｐ ４ の電圧は、図６（Ｇ）〜（Ｉ）に示す
ように、 全区間各々下記式（３）（４）（５）のような
レベルを有する電圧として示される。 Ｖ＝（（Ｒ２１＋…＋Ｒ２５）／（Ｒ２０＋…＋Ｒ２５））・Ｖｃｃ ……（３） Ｖ＝（（Ｒ３１＋…＋Ｒ３５）／（Ｒ３０＋…＋Ｒ３５））・Ｖｃｃ ……（４） Ｖ＝（（Ｒ４１＋…＋Ｒ４５）／（Ｒ４０＋…＋Ｒ４５））・Ｖｃｃ ……（５） 接続点Ｐ１〜Ｐ４においての電圧は、各逆流防止用ダイ
オードＤ９〜Ｄ１２を介して図６（Ｊ）の示すように合
成された後、マイクロコンピュータ５の入力ポートＰ０
にキー信号として入力される。
ンスイッチＳ３１が所定時間ｔ６の間押された状態であ
ると、キーマトリックス部７の接続点Ｐ１での電圧は、
図６（Ｆ）の示すように時間ｔ６以外の期間において
は、下記式（１）のようなレベルを有する電圧として示
され、 Ｖ＝（（Ｒ１１＋…＋Ｒ１５）／（Ｒ１０＋…＋Ｒ１５））・Ｖｃｃ ……（１） 時間ｔ６以内の期間においては、下記式（２）のような
レベルを有する電圧として示される。 Ｖ＝（Ｒ１１／（Ｒ１０＋Ｒ１１））・Ｖｃｃ ……（２）接続点Ｐ ２ 〜Ｐ ４ の電圧は、図６（Ｇ）〜（Ｉ）に示す
ように、 全区間各々下記式（３）（４）（５）のような
レベルを有する電圧として示される。 Ｖ＝（（Ｒ２１＋…＋Ｒ２５）／（Ｒ２０＋…＋Ｒ２５））・Ｖｃｃ ……（３） Ｖ＝（（Ｒ３１＋…＋Ｒ３５）／（Ｒ３０＋…＋Ｒ３５））・Ｖｃｃ ……（４） Ｖ＝（（Ｒ４１＋…＋Ｒ４５）／（Ｒ４０＋…＋Ｒ４５））・Ｖｃｃ ……（５） 接続点Ｐ１〜Ｐ４においての電圧は、各逆流防止用ダイ
オードＤ９〜Ｄ１２を介して図６（Ｊ）の示すように合
成された後、マイクロコンピュータ５の入力ポートＰ０
にキー信号として入力される。
【００３２】図６（Ｊ）の示すキー信号のレベルは、逆
流防止用ダイオードＤ９〜Ｄ１２を介して＋０．６Ｖが
降圧されたものである。そしてこの入力ポートＰ０を介
して入力されたキー信号はアナログディジタルコンバー
タ５ｃ１〜５ｃ４へ同時に印加されるが、このアナログ
ディジタルコンバータ５ｃ１〜５ｃ４の中、クロック信
号として印加されるグリッド信号ＧＳ ５ 〜ＧＳ ８ によっ
て駆動状態であるアナログディジタルコンバータのみが
アナログ状態であるキー信号をディジタルデータとして
変換させる。このディジタルデータは入力レジスタ５ｄ
１〜５ｄ４のうち、該当される入力レジスタで一時貯蔵
された後、データバス５ｅを介してマイクロプロセッサ
５ａに入力される。マイクロプロセッサ５ａは、入力レ
ジスタ５ｄ１〜５ｄ４により入力されたキー信号の形態
を判断して押ボタンスイッチＳ３０〜Ｓ３４，Ｓ４０〜
Ｓ４４，Ｓ５０〜Ｓ５０，Ｓ６０〜Ｓ６４の中のいずれ
が押圧されたかを認識する。例えばキー信号の入力状態
を示す図７によって説明されるように、入力レジスタ５
ｄ１を介してキー信号が入力すると押ボタンスイッチＳ
３０〜Ｓ３４のいずれかが押されたことを認識し、キー
信号の形態を判別して押ボタンスイッチＳ３０〜Ｓ３４
のいずれが押されたことを認識することとなる。
流防止用ダイオードＤ９〜Ｄ１２を介して＋０．６Ｖが
降圧されたものである。そしてこの入力ポートＰ０を介
して入力されたキー信号はアナログディジタルコンバー
タ５ｃ１〜５ｃ４へ同時に印加されるが、このアナログ
ディジタルコンバータ５ｃ１〜５ｃ４の中、クロック信
号として印加されるグリッド信号ＧＳ ５ 〜ＧＳ ８ によっ
て駆動状態であるアナログディジタルコンバータのみが
アナログ状態であるキー信号をディジタルデータとして
変換させる。このディジタルデータは入力レジスタ５ｄ
１〜５ｄ４のうち、該当される入力レジスタで一時貯蔵
された後、データバス５ｅを介してマイクロプロセッサ
５ａに入力される。マイクロプロセッサ５ａは、入力レ
ジスタ５ｄ１〜５ｄ４により入力されたキー信号の形態
を判断して押ボタンスイッチＳ３０〜Ｓ３４，Ｓ４０〜
Ｓ４４，Ｓ５０〜Ｓ５０，Ｓ６０〜Ｓ６４の中のいずれ
が押圧されたかを認識する。例えばキー信号の入力状態
を示す図７によって説明されるように、入力レジスタ５
ｄ１を介してキー信号が入力すると押ボタンスイッチＳ
３０〜Ｓ３４のいずれかが押されたことを認識し、キー
信号の形態を判別して押ボタンスイッチＳ３０〜Ｓ３４
のいずれが押されたことを認識することとなる。
【００３３】
【考案の効果】以上説明したように、本考案によれば、
マイクロコンピュータを使用する電子品において、マイ
クロコンピュータの入力のポート数を減少することがで
きるので、集積素子の小型化および簡略化を実現するこ
とができる。
マイクロコンピュータを使用する電子品において、マイ
クロコンピュータの入力のポート数を減少することがで
きるので、集積素子の小型化および簡略化を実現するこ
とができる。
【図１】従来技術の一例であるマイクロコンピュータの
キー信号入力回路の構成を示す回路図。
キー信号入力回路の構成を示す回路図。
【図２】図１の各部波形図。
【図３】図１に示す出力レジスタのデータと入力レジス
タのデータおよび押ボタンスイッチとの関係を示す説明
図。
タのデータおよび押ボタンスイッチとの関係を示す説明
図。
【図４】従来技術の他の例であるマイクロコンピュータ
のキー信号入力回路の構成を示す回路図。
のキー信号入力回路の構成を示す回路図。
【図５】本考案によるマイクロコンピュータのキー信号
入力回路の構成を示す回路図。
入力回路の構成を示す回路図。
【図６】図５の各部波形図。
【図７】図５に示す入力レジスタのデータと押ボタンス
イッチとの関係を示す説明図。
イッチとの関係を示す説明図。
【符号の説明】５ キー信号認識手段 ６ 電源供給手段 ７ キー信号発生手段 Ｄ５〜Ｄ１２ ダイオード Ｇ５〜Ｇ８ グリッドライン ＧＳ５〜ＧＳ８ グリッド信号 ５ａ マイクロプロセッサ ５ｂ 出力レジスタ ５ｃ１〜５ｃ４ アナログディジタルコンバータ ５ｄ１〜５ｄ４ 入力レジスタ ５ｅ データバス Ｓ３０〜Ｓ３４，Ｓ４０〜Ｓ４４，Ｓ５０〜Ｓ５４，Ｓ
６０〜Ｓ６４ 押ボタンスイッチ Ｒ１０〜Ｒ１５，Ｒ２０〜Ｒ２５，Ｒ１０〜Ｒ１５，Ｒ
３０〜Ｒ３５，Ｒ４０〜Ｒ４５ 抵抗Ｐ ０ 入力ポート
６０〜Ｓ６４ 押ボタンスイッチ Ｒ１０〜Ｒ１５，Ｒ２０〜Ｒ２５，Ｒ１０〜Ｒ１５，Ｒ
３０〜Ｒ３５，Ｒ４０〜Ｒ４５ 抵抗Ｐ ０ 入力ポート
Claims (5)
- 【請求項１】単一の入力ポートを含み、複数のグリッド
信号を一定の時間差において順次出力し、各グリッド信
号に同期されて外部より連続的に入力されるキー信号を
判別して選択された該当キーを認識するためのキー認識
手段と、キー認識手段より出力される各グリッド信号に
よって複数の電源ラインを介して所定の電源を一定の時
間差において順次出力するための電源供給手段と、所定
の個数ずつ前記各電源ラインに連結される複数のキーを
含み、電源供給手段を介して各電源ラインに供給された
電源に同期し選択される各キーにより相互に異なる値の
キー信号をキー認識手段に出力するキー信号発生手段
と、を含むことを特徴とするマイクロコンピュータのキ
ー信号入力回路。 - 【請求項２】キー認識手段は、 複数のグリッド信号を一定の時間差において順次出力
し、外部より入力されるキー信号に相応するディジタル
信号から該当キーを認識するマイクロプロセッサと、 マイクロプロセッサより出力された各グリツド信号を一
時貯蔵した後、出力するための出力レジスタと、 出力レジスタより出力された各グリッド信号を各々の駆
動クロック信号として入力すると共に、キー信号発生手
段から入力されたキー信号を入力し、これを自身の駆動
クラック信号と同期するディジタル信号に変換するため
の複数のアナログ−ディジタルコンバータと、 各アナログ−ディジタルコンバータを一時貯蔵した後、
データバスを介して前記マイクロプロセッサに伝達する
ための複数の入力レジスタと、 を含むことを特徴とする請求項１記載のマイクロコンピ
ュータのキー信号入力回路。 - 【請求項３】前記電源供給手段は、 直流電源と、前記各電源ライン上に分離配置され、前記
直流電源とキー信号発生手段との間に連結され、前記キ
ー認識手段より出力された各グリッド信号により、一定
の時間差をおいて順次導通されて前記キー信号発生手段
に前記直流電源を供給するための複数のダイオードと、 を含むことを特徴とする請求項１記載のマイクロコンピ
ュータのキー信号入力回路。 - 【請求項４】キー信号発生手段は、 前記電源供給手段の出力側と接地との間の各電源ライン
ごとに各々所定の個数ずつ直列接続される複数の抵抗
と、 各電源ラインに直列接続された抵抗間の各接続点と接地
間に各々接続され、キーの役割をする複数の押ボタンス
イッチと、 各々のアノードが各電源供給ラインの抵抗接続点のう
ち、電源供給手段側に最も近くのものに連結され、各々
のカソードが共通に前記キー認識手段の入力ポートに連
結された複数のダイオードと、 を含むことを特徴とする請求項１記載のマイクロコンピ
ュータのキー信号入力回路。 - 【請求項５】複数のダイオードは、 電圧反転現象が防止されるように、各々のアノードが直
流電源と出力レジスタ側とに接続され、各々のカソード
がキー信号発生手段側に接続されたことを特徴とする請
求項３記載のマイクロコンピュータのキー信号入力回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910006375U KR930008505Y1 (ko) | 1991-05-04 | 1991-05-04 | 마이크로 컴퓨터의 키이신호 입력회로 |
| KR1991-6375 | 1991-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675030U JPH0675030U (ja) | 1994-10-21 |
| JP2581051Y2 true JP2581051Y2 (ja) | 1998-09-17 |
Family
ID=19313508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992029197U Expired - Lifetime JP2581051Y2 (ja) | 1991-05-04 | 1992-05-01 | マイクロコンピュータのキー信号入力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521575A (ja) |
| JP (1) | JP2581051Y2 (ja) |
| KR (1) | KR930008505Y1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2291762B (en) * | 1994-07-26 | 1999-04-07 | Nokia Mobile Phones Ltd | Mobile telephone |
| KR100203745B1 (ko) * | 1996-05-27 | 1999-06-15 | 윤종용 | 에이디씨-키 패드 장치 및 그의 제어방법 |
| US6424274B1 (en) | 1999-04-13 | 2002-07-23 | Legerity, Inc. | Keypad scanning with few pins |
| US6577250B1 (en) * | 2000-05-19 | 2003-06-10 | Microsoft Corporation | Resistance based keyboard key discrimination |
| US6744386B2 (en) * | 2000-06-02 | 2004-06-01 | Thomson Licensing, S.A. | Prevention of incompatible keyboard selections from being entered during power initialization |
| DE10044087A1 (de) * | 2000-09-07 | 2002-04-04 | Bosch Gmbh Robert | Vorrichtung zur Aktivierung eines Steuergeräts |
| US6639523B2 (en) * | 2001-01-17 | 2003-10-28 | Nokia Corporation | Resistive keyboard with status keys |
| US20040017302A1 (en) * | 2002-07-23 | 2004-01-29 | Kylink Communications Corp. | Matrix keyboard circuit for attenuating electromagnetic interference |
| US7688230B2 (en) * | 2006-07-13 | 2010-03-30 | Emerson Electric Co. | Switching device with critical switch detection |
| KR100758634B1 (ko) * | 2006-07-21 | 2007-09-14 | 삼성전자주식회사 | 이동단말의 홀드기능 제어 방법 및 장치 |
| TWI307520B (en) * | 2006-09-15 | 2009-03-11 | Novatek Microelectronics Corp | Key system utilizing two operation nodes to detect the status of a plurality of keys |
| TWI491898B (zh) * | 2014-05-16 | 2015-07-11 | Primax Electronics Ltd | 薄膜開關電路之測試系統 |
| KR102264398B1 (ko) * | 2015-12-08 | 2021-06-14 | 현대모비스 주식회사 | 가산 회로를 이용한 멀티 버튼 인식 장치 및 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213330A (ja) * | 1982-06-07 | 1983-12-12 | Victor Co Of Japan Ltd | キ−入力判別装置 |
| JPS59214940A (ja) * | 1983-05-19 | 1984-12-04 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
| JPS61196333U (ja) * | 1985-05-29 | 1986-12-08 | ||
| EP0264884B2 (en) * | 1986-10-20 | 1996-12-18 | Matsushita Electric Industrial Co., Ltd. | Key input device |
| US4918634A (en) * | 1987-02-23 | 1990-04-17 | Minolta Camera Kabushiki Kaisha | Key input apparatus |
| JPH0628020B2 (ja) * | 1988-01-22 | 1994-04-13 | 株式会社東芝 | キー入力装置 |
| JPH0216818A (ja) * | 1988-07-04 | 1990-01-19 | Nec Corp | Ｋｅｙ入力方式 |
| JPH02184121A (ja) * | 1989-01-11 | 1990-07-18 | Matsushita Electric Ind Co Ltd | キー入力装置 |
| US5182769A (en) * | 1989-10-19 | 1993-01-26 | Kabushiki Kaisha Toshiba | Telephone set having a volatile memory |
-
1991
- 1991-05-04 KR KR2019910006375U patent/KR930008505Y1/ko not_active IP Right Cessation
-
1992
- 1992-05-01 US US07/876,797 patent/US5521575A/en not_active Expired - Lifetime
- 1992-05-01 JP JP1992029197U patent/JP2581051Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675030U (ja) | 1994-10-21 |
| KR930008505Y1 (ko) | 1993-12-22 |
| US5521575A (en) | 1996-05-28 |
| KR920022304U (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581051Y2 (ja) | マイクロコンピュータのキー信号入力回路 | |
| US5151554A (en) | High speed switch scanning apparatus | |
| US4725816A (en) | Matrix keyboard encoder circuit | |
| JPS6150329B2 (ja) | ||
| JPS6430331A (en) | Successive comparison type analog/digital conversion system | |
| EP0264884B1 (en) | Key input device | |
| US5371498A (en) | Circuit for recognizing key inputs | |
| US4103115A (en) | Memory tone dialer | |
| US4878056A (en) | Key input circuit | |
| EP1100069A1 (en) | Keyboard having multi-bit key switches | |
| US7102693B2 (en) | Data acquisition circuit which changes a range of a reference potential | |
| KR930012131B1 (ko) | 마이컴의 키 입력회로 | |
| JPH0453067Y2 (ja) | ||
| JPH0354820B2 (ja) | ||
| JP2818654B2 (ja) | 映像表示機器のアナログキーボード装置 | |
| US6469697B2 (en) | Digital rotary switch signal reading circuit | |
| JP2001216856A (ja) | キー操作判別方法およびキー操作判別回路 | |
| JP2548023Y2 (ja) | キー入力装置 | |
| JPH05342379A (ja) | ワンチップマイクロプロセッサ | |
| JPH0311957Y2 (ja) | ||
| JPS635073Y2 (ja) | ||
| JPS63211419A (ja) | キ−入力装置 | |
| JPS6334563B2 (ja) | ||
| JPH04262413A (ja) | マイクロコンピュータのキー・スキャン回路 | |
| JPS62102625A (ja) | Ｄ／ａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980526 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |