JPH0216818A - Ｋｅｙ入力方式 - Google Patents
Ｋｅｙ入力方式Info
- Publication number
- JPH0216818A JPH0216818A JP63167522A JP16752288A JPH0216818A JP H0216818 A JPH0216818 A JP H0216818A JP 63167522 A JP63167522 A JP 63167522A JP 16752288 A JP16752288 A JP 16752288A JP H0216818 A JPH0216818 A JP H0216818A
- Authority
- JP
- Japan
- Prior art keywords
- key
- momentary
- converter
- keys
- key input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000000994 depressogenic effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 4
- WJMFXQBNYLYADA-UHFFFAOYSA-N 1-(3,4-dihydroxyphenyl)-6,7-dihydroxy-1,2-dihydronaphthalene-2,3-dicarboxylic acid Chemical compound C12=CC(O)=C(O)C=C2C=C(C(O)=O)C(C(=O)O)C1C1=CC=C(O)C(O)=C1 WJMFXQBNYLYADA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 102220092813 rs182286598 Human genes 0.000 description 1
- 102220012205 rs377579620 Human genes 0.000 description 1
- 102220079392 rs45524433 Human genes 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＫ Ｅ Ｙ入力方式に関し、特に、Ａ／Ｄコン
バータを使用したＫＥＹ入力方式に関する。
バータを使用したＫＥＹ入力方式に関する。
従来ＫＥＹ入力方式としては第４図に示すＫＥＹマトリ
ックスが使われていた。図中１〜５はモメンタリーＫＥ
Ｙ、１４〜１６はダイオードスイッチ、１０〜１３はダ
イオードである。
ックスが使われていた。図中１〜５はモメンタリーＫＥ
Ｙ、１４〜１６はダイオードスイッチ、１０〜１３はダ
イオードである。
この方式はどのＫＥＹが押されなかを検出する為に１つ
のＫ Ｅ Ｙ用出力信号（以下ＫＥＹソース信号と呼ぶ
）にはＫＥＹ用人力に１〜に４に相当する４つのモメン
タリーＫ Ｅ Ｙ又はダイオードしかつなげない。つま
りＫＥＹの数が増えるに従いＫＥＹソースの数も増加す
る。
のＫ Ｅ Ｙ用出力信号（以下ＫＥＹソース信号と呼ぶ
）にはＫＥＹ用人力に１〜に４に相当する４つのモメン
タリーＫ Ｅ Ｙ又はダイオードしかつなげない。つま
りＫＥＹの数が増えるに従いＫＥＹソースの数も増加す
る。
例えばマイクロコンピュータを用いてＫＥＹマトリック
スを構成する場合ＫＥＹソースの数のボートが必要とな
りボートを他の目的に使用できなくなる。
スを構成する場合ＫＥＹソースの数のボートが必要とな
りボートを他の目的に使用できなくなる。
ＫＥＹソースの数を減らす為ＫＥＹ入力にＡ／Ｄコンバ
ータを使用する方法が考えられている。
ータを使用する方法が考えられている。
第３図はＫＥＹソースに電源を使用している。図中２１
〜３２はモメンタリーＫＥＹ、Ｒ２１〜Ｒ３５は抵抗、
Ｖｌは電源、Ｋ１−に３はＫＥＹ入力を表す。
〜３２はモメンタリーＫＥＹ、Ｒ２１〜Ｒ３５は抵抗、
Ｖｌは電源、Ｋ１−に３はＫＥＹ入力を表す。
この方式ではＫＥＹが押されればそのＫＥＹに直列に接
続された抵抗に基づいた電圧を集積回路内のＡ／Ｄコン
バータにより測定し、どのＫ Ｅ Ｙが押されたかのデ
コードまでを行なう。例えばモメンタリーＫ Ｅ Ｙ
３０が押された時に１の電圧は■］・Ｒ３０／ （Ｒ３
３＋Ｒ３０）が発生しこの電圧を基にどのＫＥＹかわ判
定する。
続された抵抗に基づいた電圧を集積回路内のＡ／Ｄコン
バータにより測定し、どのＫ Ｅ Ｙが押されたかのデ
コードまでを行なう。例えばモメンタリーＫ Ｅ Ｙ
３０が押された時に１の電圧は■］・Ｒ３０／ （Ｒ３
３＋Ｒ３０）が発生しこの電圧を基にどのＫＥＹかわ判
定する。
しかしながら第３図に示す従来の技術では、モメンタリ
ーＫＥＹのみしか使うことができなかった為はとんど使
われていないという欠点がある。
ーＫＥＹのみしか使うことができなかった為はとんど使
われていないという欠点がある。
通常ＫＥＹマトリックスでは初期設定用として第４図の
１−４〜１５に示すダイオードスイッチ、１６に示すオ
ルターネートスイッチ等が必ず必要となるがこれをボー
トを使用して実現しようとすても次のような問題がある
。すなわちダイオードスイッチを読み込む時には■ぐＥ
Ｙソース信号Ｋ ＳｌをＬレベルにするが、このときに
他のモメンタリーＫＥＹが押されていても誤判定しない
ように電圧の微小レベルを検出する必要があり、ビ・ン
ト数の多い高価なＡ／Ｄコンバータを使用する必要とす
るという欠点がある。
１−４〜１５に示すダイオードスイッチ、１６に示すオ
ルターネートスイッチ等が必ず必要となるがこれをボー
トを使用して実現しようとすても次のような問題がある
。すなわちダイオードスイッチを読み込む時には■ぐＥ
Ｙソース信号Ｋ ＳｌをＬレベルにするが、このときに
他のモメンタリーＫＥＹが押されていても誤判定しない
ように電圧の微小レベルを検出する必要があり、ビ・ン
ト数の多い高価なＡ／Ｄコンバータを使用する必要とす
るという欠点がある。
本発明のＫ Ｅ Ｙ入力方式は、２本の■ぐＥＹ用出出
力信号複数本のＫ Ｅ Ｙ用入力信号を用い、前記ＫＥ
Ｙ用出力信号を互いに反転させて出力することによりモ
メンタリーＫＥＹの状態とそれ以外のＫＥＹスイッチの
状態の読み込みを切り換えるようにしたことを特徴とし
ている。
力信号複数本のＫ Ｅ Ｙ用入力信号を用い、前記ＫＥ
Ｙ用出力信号を互いに反転させて出力することによりモ
メンタリーＫＥＹの状態とそれ以外のＫＥＹスイッチの
状態の読み込みを切り換えるようにしたことを特徴とし
ている。
次に本発明について図面を参照して説明する。
第１図は本発明の第１−の実施例を示す回路図である。
図中４０〜５５はモメンタリーＫＥＹ、６０〜６７はダ
イオードスイッチ、Ｒ８３〜Ｒ８６は抵抗、７４〜７７
は集積回路内に構成したトランスファゲート回路、７０
〜７３はその制御信号、８０はＡ、 ／ Ｄコンバータ
ー、８１はＡ／Ｄコンバータのレファレンス電圧用デー
タ、８２はＡ／Ｄコンバータのコンパレータ出力、ＫＳ
Ｉ、ＫＳ２は集積回路内のボート出力、Ｋ１〜Ｉぐ４は
ＫＥＹ入力端子を表わす。
イオードスイッチ、Ｒ８３〜Ｒ８６は抵抗、７４〜７７
は集積回路内に構成したトランスファゲート回路、７０
〜７３はその制御信号、８０はＡ、 ／ Ｄコンバータ
ー、８１はＡ／Ｄコンバータのレファレンス電圧用デー
タ、８２はＡ／Ｄコンバータのコンパレータ出力、ＫＳ
Ｉ、ＫＳ２は集積回路内のボート出力、Ｋ１〜Ｉぐ４は
ＫＥＹ入力端子を表わす。
まずＫＳ２＝ ”Ｌ” 、ＫＳＩ−“Ｈ″のときを考え
る。このときはモメンタリーＫ Ｅ Ｙ ４０〜５５の
入力待ち状態であり、例えばＫＥＹ４０か押されるとに
１はＲ４０・Ｖｌ／ （Ｒ８Ｂ＋Ｒ４０）（但しＶｌは
電源電圧）の値となりトランスファゲート７４のゲート
制御信号７３が出たときその電圧はＡ／Ｄコンバータ８
０に入力され、どのＫＥＹが押されたかのデコードが集
積回路（例えばマイクロコンピュータ等）側で行なわれ
る。
る。このときはモメンタリーＫ Ｅ Ｙ ４０〜５５の
入力待ち状態であり、例えばＫＥＹ４０か押されるとに
１はＲ４０・Ｖｌ／ （Ｒ８Ｂ＋Ｒ４０）（但しＶｌは
電源電圧）の値となりトランスファゲート７４のゲート
制御信号７３が出たときその電圧はＡ／Ｄコンバータ８
０に入力され、どのＫＥＹが押されたかのデコードが集
積回路（例えばマイクロコンピュータ等）側で行なわれ
る。
抵抗Ｒ４０，Ｒ４４，Ｒ４８，Ｒ５２，Ｒ８３〜Ｒ８６
はデコードしやすいようにその値が決定され、例えばＲ
４０＝１００にΩ、Ｒ４４＝８０にΩ、Ｒ４８＝６０に
Ω、Ｒ５２＝４０にΩというように異なった値が選択さ
れる。Ｒ８Ｂ＝２０にΩのときＫ Ｅ Ｙ ４０が押さ
れると１．００／１２０・Ｖｌ （Ｖ）、ＫＥＹ４４が
押されると８０／１００・Ｖｌ （Ｖ） 、ＫＥＹ４８
が押されると６０／８０・Ｖｌ （Ｖ）、ＫＥＹ５２が
押されると４０／６０・Ｖｌ （Ｖ）の値がＡ／Ｄコン
バータに入力されその値からどのＫＥＹが押されたかを
判別する。
はデコードしやすいようにその値が決定され、例えばＲ
４０＝１００にΩ、Ｒ４４＝８０にΩ、Ｒ４８＝６０に
Ω、Ｒ５２＝４０にΩというように異なった値が選択さ
れる。Ｒ８Ｂ＝２０にΩのときＫ Ｅ Ｙ ４０が押さ
れると１．００／１２０・Ｖｌ （Ｖ）、ＫＥＹ４４が
押されると８０／１００・Ｖｌ （Ｖ） 、ＫＥＹ４８
が押されると６０／８０・Ｖｌ （Ｖ）、ＫＥＹ５２が
押されると４０／６０・Ｖｌ （Ｖ）の値がＡ／Ｄコン
バータに入力されその値からどのＫＥＹが押されたかを
判別する。
ＫＳ１＝”Ｌ“’ 、ＫＳ２＝ ”Ｈ”のときはダイオ
ードスイッチ６０〜６７の状態がＡ／Ｄコンバータに読
み込まれる。ＫＥＹ人力に１は（■１−Ｖｏ）・Ｒ８３
／ （Ｒ６０／／Ｒ６１＋Ｒ８３’）の電圧がでる為、
スイッチの状態が読み込まれる。
ードスイッチ６０〜６７の状態がＡ／Ｄコンバータに読
み込まれる。ＫＥＹ人力に１は（■１−Ｖｏ）・Ｒ８３
／ （Ｒ６０／／Ｒ６１＋Ｒ８３’）の電圧がでる為、
スイッチの状態が読み込まれる。
つまりモメンタリーＫＥＹとダイオードスイッチを別の
極性で使用する為、レンジを広く使用することができ、
抵抗の設計が容易になると共にＡ／Ｄコンバータのビッ
ト数も少なく済ますことができる。
極性で使用する為、レンジを広く使用することができ、
抵抗の設計が容易になると共にＡ／Ｄコンバータのビッ
ト数も少なく済ますことができる。
第２図は本発明の第２の実施例を示ず回路図である。
図中９０〜９３はＫＥＹマトリックス、９４〜９６はタ
イオードスイッチを示す。本実施例ではモメンタリーＫ
ＥＹを電源側につりダイオードスイッチをＧＮＤ側で見
るようにしている。
イオードスイッチを示す。本実施例ではモメンタリーＫ
ＥＹを電源側につりダイオードスイッチをＧＮＤ側で見
るようにしている。
以上説明したように本発明は、ＫＥＹソースに２本のボ
ートを使うことによりＡ／Ｄコンバータのレンジを幅広
く使うことができ設計が容易になる効果がある。
ートを使うことによりＡ／Ｄコンバータのレンジを幅広
く使うことができ設計が容易になる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来の第
１の例を示す回路図、第４図は従来の第２の例を示す回
路図である。 １〜５ 、 ２１〜３２． ４０ 〜５５． ９０
〜９３・・・モメンタリーＫＥＹ、８０・・・Ａ／Ｄ
コンバータ、Ｋ１〜に４・・・ＫＥＹ入力、ＫＳ１〜Ｋ
Ｓ３・・・ＫＥＹ用出力信号。
本発明の第２の実施例を示す回路図、第３図は従来の第
１の例を示す回路図、第４図は従来の第２の例を示す回
路図である。 １〜５ 、 ２１〜３２． ４０ 〜５５． ９０
〜９３・・・モメンタリーＫＥＹ、８０・・・Ａ／Ｄ
コンバータ、Ｋ１〜に４・・・ＫＥＹ入力、ＫＳ１〜Ｋ
Ｓ３・・・ＫＥＹ用出力信号。
Claims (1)
- 集積回路を用いたＫＥＹ入力回路に於いて２本のＫＥＹ
用出力信号と複数本のＫＥＹ用入力信号を用い、前記Ｋ
ＥＹ用出力信号を互いに反転させて出力することにより
モメンタリーＫＥＹの状態とモメンタリーＫＥＹ以外の
ＫＥＹ入力状態の読み込みを切り換えるようにしたこと
を特徴とするＫＥＹ入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167522A JPH0216818A (ja) | 1988-07-04 | 1988-07-04 | Ｋｅｙ入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167522A JPH0216818A (ja) | 1988-07-04 | 1988-07-04 | Ｋｅｙ入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216818A true JPH0216818A (ja) | 1990-01-19 |
Family
ID=15851257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167522A Pending JPH0216818A (ja) | 1988-07-04 | 1988-07-04 | Ｋｅｙ入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521575A (en) * | 1991-05-04 | 1996-05-28 | Gold Star Co., Ltd. | Key signal input circuit for microcomputer |
-
1988
- 1988-07-04 JP JP63167522A patent/JPH0216818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521575A (en) * | 1991-05-04 | 1996-05-28 | Gold Star Co., Ltd. | Key signal input circuit for microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572133B2 (ja) | ||
| SU1573458A2 (ru) | Устройство дл адресации | |
| KR870009296A (ko) | 확장된 비트 슬라이스 프로세서 산술논리 연산유니트 | |
| JPH0216818A (ja) | Ｋｅｙ入力方式 | |
| SU1691832A1 (ru) | Цифровой дискриминатор | |
| KR940008602Y1 (ko) | 디지탈 교환기의 동시 위치 변환 회로 | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
| SU1003076A1 (ru) | Двоичный сумматор | |
| JPH074665Y2 (ja) | キーマトリクス読込回路 | |
| US5191654A (en) | Microprocessor for high speed data processing | |
| JPH01217634A (ja) | 多入力の割込み回路 | |
| RU2020744C1 (ru) | Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде | |
| SU1524184A1 (ru) | Дешифратор с контролем | |
| RU2012148C1 (ru) | Приемное устройство последовательностей максимальной длины | |
| JPH025168A (ja) | マイクロコンピュータ | |
| SU1624439A1 (ru) | Устройство дл определени среднего из @ -чисел | |
| SU942086A2 (ru) | Устройство дл сигнализации о состо нии рассредоточенных объектов | |
| SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
| SU653743A1 (ru) | Устройство декодировани | |
| SU1037246A1 (ru) | Устройство дл сортировки чисел | |
| SU285347A1 (ru) | Устройство для сравнения чисел | |
| KR950020097A (ko) | 다수개의 포트를 갖는 레지스터 파일 메모리 구조 | |
| JPS6349917A (ja) | スイツチの開閉状態認識回路 | |
| JPS63279632A (ja) | 一致検出回路 |