JPH025168A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH025168A JPH025168A JP63155772A JP15577288A JPH025168A JP H025168 A JPH025168 A JP H025168A JP 63155772 A JP63155772 A JP 63155772A JP 15577288 A JP15577288 A JP 15577288A JP H025168 A JPH025168 A JP H025168A
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- output
- outputs
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にマイクロコ
ンピュータの入力回路に関する。
ンピュータの入力回路に関する。
従来、この種の入力回路は、外部からの入力信号を検出
するために、入力ポートからの入力信号の電圧レベルを
入力バッファが検出することで行っている。第２図を用
いて説明する。外部端子７又は８から入力された信号は
、マイクはコンピュータ４のそれぞれの入力バッファ１
１又は１２によって検出され、中央制御装置（ＣＰＵ）
１によって処理され、マイクローンピユータ４内の図示
していない記憶装置や他の周辺回路が制御される。
するために、入力ポートからの入力信号の電圧レベルを
入力バッファが検出することで行っている。第２図を用
いて説明する。外部端子７又は８から入力された信号は
、マイクはコンピュータ４のそれぞれの入力バッファ１
１又は１２によって検出され、中央制御装置（ＣＰＵ）
１によって処理され、マイクローンピユータ４内の図示
していない記憶装置や他の周辺回路が制御される。
従来のマイクロコンピュータは、入力バッファのしきい
値が決まっているので外部機器を接続しようとする場合
はそのしきい値に合った出力バッファを持つ外部機器を
選択して使用しなければらない。また合致するしきい値
をもつ入力バッファがない場合は、外部でレベル変換を
行ってマイクロコンピュータに入力する必要がある。
値が決まっているので外部機器を接続しようとする場合
はそのしきい値に合った出力バッファを持つ外部機器を
選択して使用しなければらない。また合致するしきい値
をもつ入力バッファがない場合は、外部でレベル変換を
行ってマイクロコンピュータに入力する必要がある。
本発明のマイクロコンピュータは入力信号をそれぞれ異
なるしきい値を持つ複数の入カバッファで受け、その出
力なＣＰＵにより制御されるレジスタの値によって所定
の入力バッファの出力のみを選択する選択回路を有して
いる。
なるしきい値を持つ複数の入カバッファで受け、その出
力なＣＰＵにより制御されるレジスタの値によって所定
の入力バッファの出力のみを選択する選択回路を有して
いる。
このような本願発明によれば、外部にレベル変換回路等
を備えることなく、多種の入力信号に対応することが可
能である。
を備えることなく、多種の入力信号に対応することが可
能である。
第１図は本発明の一実施例である。入力ポート５からマ
イクロコンピュータ４に入力された信号はＮＯＲ回路で
構成した入力バッファ９，１０で受けられるが、リード
信号Ａが“１”のときは入力バッファ９，１０の出力は
常に“０”となって受は付けられない。リード信号Ａが
“０”に変わると入力バッファ９，１０からは、入力ポ
ート５に入力される信号が反転して出力される。このと
き入力バッファ９，１０のしきい値をそれぞれ異なる値
を持たせであるため、入力バッファ９，１００出力は同
じＮＯＨにもかかわらず、それぞれのしきい値によって
変わってくる。
イクロコンピュータ４に入力された信号はＮＯＲ回路で
構成した入力バッファ９，１０で受けられるが、リード
信号Ａが“１”のときは入力バッファ９，１０の出力は
常に“０”となって受は付けられない。リード信号Ａが
“０”に変わると入力バッファ９，１０からは、入力ポ
ート５に入力される信号が反転して出力される。このと
き入力バッファ９，１０のしきい値をそれぞれ異なる値
を持たせであるため、入力バッファ９，１００出力は同
じＮＯＨにもかかわらず、それぞれのしきい値によって
変わってくる。
入力バッファ９，１０の出力は選択回路３に入力され、
レジスタ２の値によって選択されＣＰＵ１に出力される
。レジスタ２の値は入力ポート５に接続される装置等の
出力レベルに応じて、それぞれしきい値の異なるＮ０Ｒ
９，１０のどちらかの出力を選択する。このレジスタは
、内部バス１７を通じてＣＰＵ１により制御されていて
、ＣＰＵ１には例えば図示されていないキーボード等か
ら入力ポート５に接続される装置等についての情報が入
力される。例えば、レジスタ２の内容が“１”であった
場合はＡＮＤｌ ４の一方の入力に“１”が入いる為そ
の出力はもう一方の入力である入力バッファ９の出力が
そのまま出力される。ＡＮＤｌ５の出力は一方の入力に
レジスタ２の値がインバータ１３によって反転された値
、すなわち“０”が入力されるので、もう一方の入力バ
ッファ１０の出力にかかわらず常に“０”が出力される
。そして選択回路３の出力は、Ｎ０Ｒ１６への入力の内
ＡＮＤ１５の出力が常に“０″であるからＡＮＤｌ４の
出力の反転値が出力され、ＡＮＤｌ４の出力は入力バッ
ファ９の出力であるから、入力バッファ９によって検出
された入力信号の値が選択出力されるわけである。
レジスタ２の値によって選択されＣＰＵ１に出力される
。レジスタ２の値は入力ポート５に接続される装置等の
出力レベルに応じて、それぞれしきい値の異なるＮ０Ｒ
９，１０のどちらかの出力を選択する。このレジスタは
、内部バス１７を通じてＣＰＵ１により制御されていて
、ＣＰＵ１には例えば図示されていないキーボード等か
ら入力ポート５に接続される装置等についての情報が入
力される。例えば、レジスタ２の内容が“１”であった
場合はＡＮＤｌ ４の一方の入力に“１”が入いる為そ
の出力はもう一方の入力である入力バッファ９の出力が
そのまま出力される。ＡＮＤｌ５の出力は一方の入力に
レジスタ２の値がインバータ１３によって反転された値
、すなわち“０”が入力されるので、もう一方の入力バ
ッファ１０の出力にかかわらず常に“０”が出力される
。そして選択回路３の出力は、Ｎ０Ｒ１６への入力の内
ＡＮＤ１５の出力が常に“０″であるからＡＮＤｌ４の
出力の反転値が出力され、ＡＮＤｌ４の出力は入力バッ
ファ９の出力であるから、入力バッファ９によって検出
された入力信号の値が選択出力されるわけである。
逆にレジスタ２の値が“０”の場合には、ＡＮＤｌ４の
一方の入力が“０”であるからＡＮＤ １４１゛ の出力は常に“０”となる。ＡＮＤｌ５の一方の入力は
レジスタ２の反転値“１″が入力されるので入力バッフ
ァ１０の出力がそのまま出力される。
一方の入力が“０”であるからＡＮＤ １４１゛ の出力は常に“０”となる。ＡＮＤｌ５の一方の入力は
レジスタ２の反転値“１″が入力されるので入力バッフ
ァ１０の出力がそのまま出力される。
そして選択回路の出力はＮ０Ｒ１６に“０”及びＡＮＤ
ｌ ５の出力値、すなわち入力バッファ１０の出力値が
入力されるので出力値は後者の反転値である。つまり入
力バッファ１０で検出された入力信号の値が出力される
。
ｌ ５の出力値、すなわち入力バッファ１０の出力値が
入力されるので出力値は後者の反転値である。つまり入
力バッファ１０で検出された入力信号の値が出力される
。
このような選択回路をもつことにより入力ボートへの複
数のしきい値電圧の入力が可能となっている。
数のしきい値電圧の入力が可能となっている。
以上説明した様に本発明は異なる複数のしきい値をもつ
入力バッファを有することにより、異なる出力レベルを
もつ外部機器を入力ポートに接続することができる効果
がある。
入力バッファを有することにより、異なる出力レベルを
もつ外部機器を入力ポートに接続することができる効果
がある。
第１図は本発明のマイクロコンピュータの一実施例を示
すブロック図、第２図は従来のマイクロコンピュータの
例を示す図である。 １・・・・・・ＣＰＵ、２・・・・・・レジスタ、３・
・・・・・選択口Ｌ ４・・・・・・マイクロコンピュ
ータ、５，６，７゜８・・・・・・外部端子入力ボート
、９，１０，１１゜１２・・・・・・入力バッファ、１
３・・・・・・インバータ、１４．１５・・・・・・Ａ
ＮＤゲート、１６・・・・・・ＮＯＲケート、１７・・
・・・・内部バス、Ａ・・・・・・リード信号。 代理人 弁理士 内 原 晋
すブロック図、第２図は従来のマイクロコンピュータの
例を示す図である。 １・・・・・・ＣＰＵ、２・・・・・・レジスタ、３・
・・・・・選択口Ｌ ４・・・・・・マイクロコンピュ
ータ、５，６，７゜８・・・・・・外部端子入力ボート
、９，１０，１１゜１２・・・・・・入力バッファ、１
３・・・・・・インバータ、１４．１５・・・・・・Ａ
ＮＤゲート、１６・・・・・・ＮＯＲケート、１７・・
・・・・内部バス、Ａ・・・・・・リード信号。 代理人 弁理士 内 原 晋
Claims (1)
- 入力ポートからの信号を受け、それぞれ異なるしきい値
電圧を持つ複数のバッファ回路と、該複数のバッファ回
路の出力の一つを選択する選択回路とを有し、前記選択
回路が前記入力ポートから入力される信号の電圧に対応
するしきい値電圧を持つ前記バッファ回路の出力のみを
選択することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155772A JPH025168A (ja) | 1988-06-22 | 1988-06-22 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155772A JPH025168A (ja) | 1988-06-22 | 1988-06-22 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025168A true JPH025168A (ja) | 1990-01-10 |
Family
ID=15613075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155772A Pending JPH025168A (ja) | 1988-06-22 | 1988-06-22 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324609A (ja) * | 1989-06-21 | 1991-02-01 | Mitsuba Electric Mfg Co Ltd | Ｉ／ｏ用バッファｉｃ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138220A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Data input equipment for logical circuit |
-
1988
- 1988-06-22 JP JP63155772A patent/JPH025168A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138220A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Data input equipment for logical circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324609A (ja) * | 1989-06-21 | 1991-02-01 | Mitsuba Electric Mfg Co Ltd | Ｉ／ｏ用バッファｉｃ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005203B1 (ko) | 반도체 집적 회로 | |
| JP2719052B2 (ja) | マイクロコンピュータ | |
| JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
| JPH025168A (ja) | マイクロコンピュータ | |
| US7080185B2 (en) | Bus control device altering drive capability according to condition | |
| JPS62252584A (ja) | デイスクユニツト制御装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| JPH01217634A (ja) | 多入力の割込み回路 | |
| KR890001798B1 (ko) | 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치 | |
| JPH035855A (ja) | シングルチップマイクロコンピュータ | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JPH09237245A (ja) | Ｉ／ｏコントローラ | |
| JPH0267656A (ja) | シングルチップマイクロコンピュータ | |
| JPS59148199A (ja) | メモリパリテイ回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPH0533831B2 (ja) | ||
| JPS61141069A (ja) | マイクロプロセツサ | |
| JPS6338727B2 (ja) | ||
| JPH0784940A (ja) | マイクロ・コントローラ | |
| JPH02131618A (ja) | 出力バッファ回路 | |
| JPH0441383B2 (ja) | ||
| JPH06333063A (ja) | マイクロコンピュータ及びその試験方法 | |
| JPS60218135A (ja) | デ−タ処理装置 | |
| JPH03198370A (ja) | 半導体集積回路 |