JPH05173876A - 増設メモリボード - Google Patents

Abstract

(57)【要約】 【目的】 内部メモリを増設する場合、コンピュータシ
ステムのデータバス幅に合わせて増設するメモリボード
のデータバス幅を自動的に切り替えるようにする。 【構成】 データバス幅判別回路１７がコンピュータシ
ステムから送られてきた装置判別信号１８を受けた場
合、その装置判別信号１８から使用するコンピュータの
データバス幅を判別し、データバス切り替え信号１９を
リード用セレクタ１２およびライト用セレクタ１３に出
力することにより、このリード用セレクタ１２およびラ
イト用セレクタ１３がデータバス幅を切り替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータシステムに
増設する増設メモリボードに関し、特にデータバス幅切
り替え機能を備えた増設メモリボードに関するものであ
る。

【０００２】

【従来の技術】図２は従来の増設メモリボードを示す回
路ブロック図であり、特に、図２（Ａ）はデータバス幅
が１６ビットの場合を示し、図２（Ｂ）はデータバス幅
が３２ビットの場合を示す。同図において、１はデータ
バス幅が１６ビットのデータＡを送るデータバス、２は
データバス幅が１６ビットのデータＢを送るデータバ
ス、３はメモリアドレス、４はＲＡＳ，ＣＡＳ，ＷＥ，
ＯＥなどのメモリ制御信号、５は第１メモリチップ群、
６は第２メモリチップ群である。

【０００３】７は前記第１メモリチップ群５および第２
メモリチップ群６から構成した１６ビットのメモリチッ
プ群、８は前記第１メモリチップ群５および第２メモリ
チップ群から構成した３２ビットのメモリチップ群であ
る。

【０００４】この構成による増設メモリボードでは、使
用するコンピュータシステムのデータバス幅に合わせて
メモリチップ群を構成し、個別に設計している。すなわ
ち、データバス幅が１６ビットの場合、図２（Ａ）に示
すようにメモリチップ群７は１６ビットのデータバス幅
を備え、データバス幅が３２ビットの場合、図２（Ｂ）
に示すようにメモリチップ群８は３２ビットのデータバ
ス幅を備えている。

【０００５】

【発明が解決しようとする課題】上述した従来の増設メ
モリボードでは、使用するコンピュータシステムのデー
タバス幅に合わせて、個々に設計する必要があり、コス
トが高く付くという問題点があった。

【０００６】

【課題を解決するための手段】本発明に係る増設メモリ
ボードは、そのデータバス幅判別回路にコンピュータシ
ステムから装置判別信号が送られてきたとき、その装置
判別信号から使用するコンピュータのデータバス幅を判
別し、データバス切り替え信号をセレクタに出力する。
セレクタはこのデータバス切り替え信号を受けてデータ
バス幅を切り替えるようにしたものである。

【０００７】

【作用】本発明は使用するコンピュータシステムのデー
タバス幅に合わせて、増設するメモリボードのデータバ
ス幅を切り替えることができる。

【０００８】

【実施例】図１は本発明に係る増設メモリボードの一実
施例を示す回路ブロック図であり、一例として１６ビッ
トと３２ビットのデータバス幅を持つコンピュータシス
テムに使用する増設メモリボードを示す。同図におい
て、９はデータＡのリード用バッファ、１０はデータＢ
のライト用バッファ、１１はコンピュータシステムのデ
ータバス幅に合わせて切り替えたデータＣを送るデータ
バス、１２はデータＢのリード用セレクタ、１３はデー
タＢのライト用セレクタである。

【０００９】１４はデータバス制御信号１５の入力によ
り、データバスの入出力を制御するバッファ・セレクタ
制御信号１６を出力するデータバス入出力制御回路、１
７はコンピュータシステムの種類を判別するための装置
判別信号１８の入力により、データバス幅を判別し、例
えば１６ビットのデータバス幅と判別したときには
「０」のデータバス切り替え信号１９を出力し、３２ビ
ットのデータバス幅と判別したとき、「１」のデータバ
ス切り替え信号１９を出力するデータバス幅判別回路で
ある。

【００１０】２０は第１メモリチップ群５と第２メモリ
チップ群６から構成した１６ビット又は３２ビットのメ
モリチップ群である。なお、データバス入出力制御回路
１４はそのバッファ・セレクタ制御信号１６によりデー
タＡのリード用バッファ９およびライト用バッファ１０
とデータＢのリード用セレクタ１２およびライト用セレ
クタ１３とを制御する。また、上記データＢのリード用
セレクタ１２およびライト用セレクタ１３はデータバス
切り替え用のセレクタである。

【００１１】次に、上記構成による増設メモリボードの
動作について説明する。まず、データバス入出力制御回
路１４はコンピュータシステムからデータバス制御信号
１５が入力すると動作し、バッファ・セレクタ制御信号
１６をデータＡのリード用バッファ９およびライト用バ
ッファ１０とデータＢのリード用セレクタ１２およびラ
イト用セレクタ１３に出力する。そこで、データＡのリ
ード用バッファ９およびライト用バッファ１０はこのバ
ッファ・セレクタ制御信号１６の入力により動作する。

【００１２】このため、データバス１の１６ビットのデ
ータＡはこの動作状態のリード用バッファ９およびライ
ト用バッファ１０を介して１６ビットの第１メモリチッ
プ群５に接続することができる。また、データバス幅判
別回路１７に、コンピュータシステムから装置判別信号
１８が入力すると、このデータバス幅判別回路１７はこ
の装置判別信号１８からデータバス幅を判別し、例えば
コンピュータシステムが１６ビットのデータバス幅のと
き、「０」のデータバス切り替え信号１９をデータＢの
リード用セレクタ１２およびライト用セレクタ１３に出
力する。

【００１３】そこで、データＢのリード用セレクタ１２
およびライト用セレクタ１３は前記バッファ・セレクタ
制御信号１６に入力および「０」のデータバス切り替え
信号１９の入力により切り替えられる。このため、この
このデータＢのリード用セレクタ１２およびライト用セ
レクタ１３はデータバス１をデータバス１１に接続し、
データＣはデータＡの１６ビットのバス幅に切り替えら
れる。これにより、データバス１の１６ビットのデータ
Ａはリード用セレクタ１２およびライト用セレクタ１３
とデータバス１１を介して１６ビットの第２メモリチッ
プ群６を接続する。

【００１４】そして、この第１メモリチップ群５および
第２メモリチップ群６には共通のメモリアドレス３およ
びメモリ制御信号４が入力するので、メモリチップ群２
０は１６ビットとして動作することができる。

【００１５】次に、データバス幅判別回路１７に、コン
ピュータシステムから装置判別信号１８が入力すると、
このデータバス幅判別回路１７はこの装置判別信号１８
からデータバス幅を判別し、例えばコンピュータシステ
ムが３２ビットのデータバス幅のとき、「１」のデータ
バス切り替え信号１９をデータＢのリード用セレクタ１
２およびライト用セレクタ１３に出力する。そこで、こ
のデータＢのリード用セレクタ１２およびライト用セレ
クタ１３は前記バッファ・セレクタ制御信号１６の入力
および「１」のデータバス切り替え信号１９の入力によ
り切り替えられる。

【００１６】このため、このデータＢのリード用セレク
タ１２およびライト用セレクタ１３はデータバス１とデ
ータバス２を接続し、１６ビットのデータＡに１６ビッ
トのデータＢを加え、データバス幅３２ビットのデータ
Ｃに切り替えられる。これにより、データバス１および
データバス２はリード用セレクタ１２およびライト用セ
レクタ１３，データバス１１を介して３２ビットのメモ
リチップ群２０に接続することができる。このようにし
て、１つの増設メモリボード上でメモリチップ２０を３
２ビットのデータバス幅に切り替えることができる。

【００１７】なお、上述の実施例ではデータバス幅が１
６ビットと３２ビットの切り替えについて説明したが、
これに限定せず、データバス幅が異なるコンピュータシ
ステムにも同様に実施することができることはもちろん
である。

【００１８】

【発明の効果】以上詳細に説明したように、本発明に係
る増設メモリボードによれば、メモリボード上のデータ
バス幅を切り替えることによって、データバス幅が異な
るコンピュータシステムの間で共通に使用することがで
きる効果がある。

【図面の簡単な説明】

【図１】本発明に係る増設メモリボードの一実施例を示
す回路ブロック図である。

【図２】従来の増設メモリボードを示す回路ブロック図
である。

【符号の説明】

９ リード用バッファ １０ ライト用バッファ １１ データバス １２ リード用セレクタ １３ ライト用セレクタ １４ データバス入出力制御回路 １７ データバス幅判別回路 ２０ １６ビットまたは３２ビットメモリチップ群

Claims (1)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムから送られてくる
   装置判別信号からデータバス幅を判別しデータバス切り
   替え信号を出力するデータバス幅判別回路と、このデー
   タバス切り替え信号の入力によりデータバス幅を切り替
   えるセレクタと、入出力バッファと、前記セレクタおよ
   び入出力バッファを制御するデータバス入出力制御回路
   とを備えたことを特徴とする増設メモリボード。