JP3635810B2 - シーケンサのｉ／ｏ切り替え装置 - Google Patents
シーケンサのｉ／ｏ切り替え装置 Download PDFInfo
- Publication number
- JP3635810B2 JP3635810B2 JP24825196A JP24825196A JP3635810B2 JP 3635810 B2 JP3635810 B2 JP 3635810B2 JP 24825196 A JP24825196 A JP 24825196A JP 24825196 A JP24825196 A JP 24825196A JP 3635810 B2 JP3635810 B2 JP 3635810B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- serial
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シーケンサと制御対象との間で信号伝送するＩ／Ｏ（入力／出力）装置のＩ／Ｏ切り替え装置に関する。
【０００２】
【従来の技術】
従来、シーケンサにおいて、入出力を行うＩ／Ｏユニット（Ｉ／Ｏユニットが基板上に構成されたＩ／Ｏカード）は、制御対象によって、センサ、スイッチ等への入力用、アクチュエータ等への出力用とが準備されており、したがって、制御対象が入力→出力あるいは出力→入力に変わった場合に、Ｉ／Ｏユニットの交換を行って対処していた。Ｉ／Ｏ制御部では、Ｉ／Ｏユニットが入力か出力か識別するステータス信号を読み、入力であれば、データ読み出しを、出力であれば書き込みをそれぞれ判断していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、設備の改善などのために制御対象が変わった場合、Ｉ／Ｏユニットも交換しなければならないが、Ｉ／Ｏユニットは制御対象それぞれに設けられているため、変更した制御対象が多い場合にはＩ／Ｏユニットの変更も多く、機器のコストおよび変更作業の負荷が多大なものになっていた。
【０００４】
これに対して、制御対象が変わっても対処できるように入力出力の切り替え回路をＩ／Ｏユニットに単に設けたとしても、Ｉ／Ｏポートが８ビット等のパラレルポートであるため、入出力回路の１点１点について切り替え機能を設ける必要があり、それにより、内部回路が複雑になって、Ｉ／Ｏユニットのカードサイズが大きくなってしまうという問題点が生じていた。
【０００５】
本発明は、前記従来の問題点を解消するべくなされたものであって、制御対象の変更にかかわらずにＩ／Ｏユニットの交換を不要にし、かつ、切り替え回路も少なくて済むようにできるシーケンサのＩ／Ｏ切り替え装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明は、シーケンサは、該シーケンサ内部ロジック回路に対してパラレル信号を入出力するパラレルデータバスを有し、制御対象の入力機器および出力機器はパラレルデータを入出力するものであって、シーケンサのＩ／Ｏユニットには、シリアル信号を伝達するシリアルポートと、前記パラレルデータバスおよびシリアルポートの間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部と変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部とを設け、シリアルポートおよび制御対象または制御対象近傍の間には、シリアルデータを伝送するシリアルデータラインを設け、制御対象の中または制御対象近傍には、シリアルデータラインおよび制御対象または制御対象近傍の間でシリアル信号／パラレル信号変換するシリアル／パラレル変換部を設け、前記入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すステータス信号作成部を有することを特徴とするシーケンサのＩ／Ｏ切り替え装置である。
【０００７】
請求項２の発明は、入力／出力モード切り替え部は、入力／出力モードを切り替える３接点スイッチに連動する接点スイッチからステータス信号を出力するステータス信号作成部を有することを特徴とする請求項１に記載のシーケンサのＩ／Ｏ切り替え装置である。
【０００８】
請求項３の発明は、入力／出力モード切り替え部は、入力／出力モードを切り替えるフォトカプラの作動信号をステータス信号として出力するステータス信号作成部を有することを特徴とする請求項1に記載のシーケンサのＩ／Ｏ切り替え装置である。
【０００９】
請求項４の発明は、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されていることを特徴とする請求項１ないし３のうちのいずれか１に記載のシーケンサのＩ／Ｏ切り替え装置である。
【００１１】
請求項１の発明によれば、シーケンサのＩ／Ｏユニットには、シリアル信号を伝達するシリアルポートと、パラレルデータバスおよびシリアルポートの間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部とを設け、該シリアルデータをシリアルデータラインで伝送し、伝送シリアルデータをシリアル信号／パラレル信号変換して制御対象を制御する。また、変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部を有する。さらに、前記入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すステータス信号作成部を有する。
【００１２】
したがって、切り替え部の操作により容易にシリアルデータラインの入出力を切り替えることができる。また、制御対象が入力／出力が変わった場合にＩ／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニットを使用できる。そして、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００１３】
請求項２、請求項３の発明によれば、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００１４】
請求項４の発明によれば、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されているので、Ｉ／Ｏユニットのカード上にコンパクトに配置できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を詳細に説明する。
図１は実施形態のシーケンサのＩ／Ｏ切り替え装置のシステム全体説明図、図２はＩ／Ｏ切り替え装置の機能ブロック説明図、図３はシリアルＩ／Ｏのインターフェース部の説明図、図４は入出力切り替え部の一回路例図、図５は入出力切り替え部の他の回路例図、図６はＩ／Ｏ制御部処理説明図である。
【００１６】
図１、図２に示すように、シーケンサ１０は、該シーケンサ１０の内部ロジック回路（図示省略）に対してパラレル信号を入出力するパラレルデータバス１２を有し、制御対象１４であるセンサ等の入力機器１４ｉおよびソレノイドバルブを初めとするアクチュエータ等の出力機器１４ｏはパラレルデータを入出力するものである。
【００１７】
そして、シーケンサ１０のＩ／Ｏユニット１６には、図３に示すように、シリアル信号を伝達するシリアルポート１８と、前記パラレルデータバス１２およびシリアルポート１８の間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部２０（シリアル→パラレル変換回路２０ａ、パラレル→シリアル変換回路２０ｂ）、変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部２２とからなるシリアルＩ／Ｏインターフェイス部２４を有している。
【００１８】
なお、図２に示すように、Ｉ／Ｏ制御部２６から引き出されたｎビットのデータバス１２からデータラインでシリアルＩ／Ｏインターフェイス部２４に入力され、それと共にコントロールライン２６からＩ／Ｏインターフェイス部２４にはストローブ信号がまた前記Ｉ／Ｏインターフェイス部２４からコントロールライン２６ａには、入力／出力モード識別信号であるステータス信号が入力される。また、シリアルポート１８および制御対象１４または制御対象１４近傍の間には、シリアルデータを伝送するシリアルデータ信号線２８を設けデータが単方向時分割伝送される。
また、Ｉ／Ｏユニット１６の基板上に入力／出力モード切り替え部２２の回路が構成されている。
【００１９】
制御対象１４の中または制御対象２４近傍には、シリアルデータ信号線２８および制御対象２４または制御対象１４近傍の間でシリアル信号／パラレル信号変換するシリアル／パラレル変換部２７を設けている。
【００２０】
図３に示すように、前記シリアルＩ／Ｏインターフェイス部２４では、パラレルデータバス１２にパラレルデータを格納するバッファ２９が接続されており、このバッファ２９は前記ストローブ信号で同期がとられて前記データ速度が高速なデータバス１２と低速な制御対象１４との間でデータの入出力ができるようにしている。前記インターフェイス部２４ではシリアルポート１４から入出力されるデータは入力／出力モード切替え部２２を通り、入力・出力のいずれかのモードにしたがってデータが流通する。
【００２１】
受信側では受信回路３０がシリアルデータ信号を受信してシリアル→パラレル変換回路２０ａでシリアルデータ信号をｎビットのパラレルデータ信号に変換し、その変換したパラレルデータ信号をフォトカプラ、リレー等からなる絶縁回路３２を通して前記パラレルデータを前記バッファ２９に入力する。
【００２２】
また、送信側では、バッファ２９出力のパラレルデータ信号は絶縁回路３４を介してパラレル→シリアル変換回路２０ｂに入力されて、この変換回路２０ｂでシリアル信号に変換される。該変換回路２０ｂのシリアルデータ信号は、出力は送信回路３６により、入力／出力モード切り替え部２２からシリアルポート１８に入力される。
【００２３】
前記入力／出力モード切り替え部２２は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入力／出力モード識別信号（ステータス信号）をＩ／Ｏ制御部に渡すステータス信号作成部を有する。
【００２４】
入力／出力モード切り替え部２２の一回路例を図４に示す。図４の例では、２回路３接点のスイッチにより、１回路でシリアルラインの切替えを、もう一回路で入力／出力モードステータス信号を出力する例を示す。図４の（ａ）に示すように入力／出力モードを切り替え部２２は、モード切り替え用の３接点スイッチ３８ａと、そのスイッチ３８ａに連動する３点スイッチ３８ｂと、該３点スイッチ３８ｂからステータス信号ａ、ｂを出力するステータス信号作成部３８ｃとを有している。なお、電源Ｖｃｃは抵抗ｒ１、ｒ２を介してステータス信号電源を供給する。
【００２５】
ステータス信号作成部３８ｃにおいては、（ｂ）に示すように、スイッチ３８ａ、３８ｂの接点１が選択されるとステータスはａ＝０、ｂ＝１で出力（送信）モード、接点２が選択されると、ステータスはａ＝１、ｂ＝１で未使用モード、接点３が選択されると、ステータスはａ＝１ｂ＝０で入力（受信）モードが出力される。
【００２６】
また、入力／出力モード切り替え部の他の回路例を図５に示す。図５の例では、ジャンパーによる例を示しジャンパ設定によりモードを設定しステータス信号を作るほか、その信号によりシリアルラインの切り替えを行っている。図５の例では、（ａ）に示すように、シリアルポート１８と受信回路３０および送信回路３２の間にフォトカプラ４０および４２をそれぞれ設け、ジャンプ（ＪＰ）信号でフォトカプラ４０および４２の駆動を切り替えて受信モードか送信モードかを切り替えるようにし、かつ、そのジャンプ信号すなわちフォトカプラ４０および４２の作動信号からステータス信号を作成し出力する（そのまま該作動信号をステータス信号として出力する）ステータス信号作成部４４を有する。なお、電源Ｖｃｃから抵抗ｒ３、ｒ４を介してステータス信号電源を供給する。
【００２７】
ステータス信号作成部４４では、（ｂ）に示すように、ジャンプが１−３であるとステータスはａ＝０、ｂ＝１で出力（送信）モード、ジャンプが開放（ＯＰＥＮ）であると、ステータスはａ＝１、ｂ＝１で未使用モード、ジャンプが２−３であると、ステータスはａ＝１ｂ＝０で入力（受信）モードが出力される。
【００２８】
つぎに、上記入力／出力モード切り替え部２２から出力された入力／出力モード識別信号によるＩ／Ｏ部制御部２６の処理例を図６に示す。
まず、コントロールラインを通して前記ステータス信号を読み出し処理（ステップ１）する。そして、前記ステータス信号から入力／出力のいずれのモードかを識別処理する（ステップ２）。次いで、入力ポートから読み出しを行い（ステップ３）、メモリにアクセスする（ステップ４）ハードウェア割り込みによるメモリリフレッシュを行う。この場合、上位通信（リモートＩ／Ｏ）リフレッシュあるいはシーケンス演算によるリフレッシュを行う。そして、出力ポートに書き込みを行い（ステップ５）、ステップ３に戻る。
【００２９】
実施形態によれば、データバス１２とのＩ／Ｏインターフェイス部２４には入力バッファ（入力ゲート回路）と出力バッファ（出力ゲート回路）の両方を設けて入力／出力の双方を扱えるようにしている。また、シリアルデータをシリアルデータ信号線２８で伝送し、伝送シリアルデータをシリアル信号／パラレル信号変換して制御対象１４を制御する。これをシリアルデータ信号線２８の入力ライン、出力ラインの双方に施す。この２本のシリアルデータ信号線２８は、１つノシリアルポート１８を共有する。ここに単純な入力／出力モード切り替え部２２を設ける。
【００３０】
したがって、前記切り替え部２２の操作により容易にシリアルデータ信号線２８の入出力を切り替えることができる。例えば一対の信号線を切り替えるだけでｎ点分のＩ／Ｏを切り替えることができ、入力用／出力用とＩ／Ｏユニットのカードを差別することなく１枚のカードとすることができる。従来のＩ／Ｏ制御部の処理を変えることなく実現できる。制御対象が入力／出力が変わった場合にそれまであったＩ／Ｏユニット１６を交換する必要なくそのままのＩ／Ｏユニット１６を使用できる。
【００３１】
また、入力／出力モード切り替え部２２は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部２６に渡すので、入出力の切り替えのると即時に上位機器が対応できる。
【００３２】
また、Ｉ／Ｏユニット１６の基板上に入力／出力モード切り替え２２部の回路が構成されており、例えばＩ／Ｏユニット１６のカード上にコンパクトに配置でき、場所を取らない。
【００３３】
【発明の効果】
以上説明したとおり、請求項１の発明によれば、切り替え部の操作により容易にシリアルデータラインの入出力を切り替えることができる。また、制御対象が入力／出力が変わった場合にＩ／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニットを使用できる。
【００３４】
また、Ｉ／ＯユニットのＩ／Ｏポートがシリアルポートとするので、シリアルデータラインを切り替えるだけでｎ点分のＩ／Ｏを切り替えることができ、入力用、出力用のユニット（カード）を差別することなく１枚のカードとすることができる。
【００３５】
また、シリアル信号がシリアルポートから入出力するので、従来、パラレル信号を扱うパラレルポートで必要であったＩ／Ｏ点数分の入出力回路（トランジスタ、リレー等）を不要にする。したがって、Ｉ／Ｏユニット基板上での入出力回路の専用面積を大幅に削減できる。
【００３６】
また、入力データラインおよび出力データラインがともにシリアルになっており、いずれかをシリアルポートに接続すれば、簡単に入力／出力の切り替えができる。従来のようにパラレルポートの入出力回路１点１点に切り替え回路を設けるといった手法を取る必要なく、入出力回路のシリアポートに切り替え回路を設ければよい。
【００３７】
さらに、請求項１によれば、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００３８】
請求項２の発明によれば、入力／出力モード切り替え部は、入力／出力モードを切り替える３接点スイッチに連動する接点スイッチからステータス信号を出力するステータス信号作成部を有するので、比較的単純な構成でステータス信号を出力できる。
【００３９】
請求項３の発明によれば、入力／出力モード切り替え部は、入力／出力モードを切り替えるフォトカプラの作動信号をステータス信号として出力するステータス信号作成部を有するので、Ｉ／Ｏ部側と絶縁された状態でスタータス信号を出力できる。
【００４０】
請求項４の発明によれば、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されているので、Ｉ／Ｏユニットのカード上にコンパクトに配置でき、Ｉ／Ｏ部の大きさが大きくならない。
【図面の簡単な説明】
【図１】 実施形態のシーケンサのＩ／Ｏ切り替え装置のシステム全体説明図である。
【図２】 Ｉ／Ｏ切り替え装置の機能ブロック説明図である。
【図３】 シリアルＩ／Ｏのインターフェース部の説明図である。
【図４】 入出力切り替え部の一回路例図である。
【図５】 入出力切り替え部の他の回路例図である。
【図６】 Ｉ／Ｏ制御部処理説明図である。
【符号の説明】
１０…シーケンサ、
１２…パラレルデータバス、
１６…Ｉ／Ｏユニット、
１８…シリアルポート、
２０…パラレル／シリアル変換部、
２２…入力／出力モード切り替え部、
２４…Ｉ／Ｏインターフェイス部。
【発明の属する技術分野】
本発明は、シーケンサと制御対象との間で信号伝送するＩ／Ｏ（入力／出力）装置のＩ／Ｏ切り替え装置に関する。
【０００２】
【従来の技術】
従来、シーケンサにおいて、入出力を行うＩ／Ｏユニット（Ｉ／Ｏユニットが基板上に構成されたＩ／Ｏカード）は、制御対象によって、センサ、スイッチ等への入力用、アクチュエータ等への出力用とが準備されており、したがって、制御対象が入力→出力あるいは出力→入力に変わった場合に、Ｉ／Ｏユニットの交換を行って対処していた。Ｉ／Ｏ制御部では、Ｉ／Ｏユニットが入力か出力か識別するステータス信号を読み、入力であれば、データ読み出しを、出力であれば書き込みをそれぞれ判断していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、設備の改善などのために制御対象が変わった場合、Ｉ／Ｏユニットも交換しなければならないが、Ｉ／Ｏユニットは制御対象それぞれに設けられているため、変更した制御対象が多い場合にはＩ／Ｏユニットの変更も多く、機器のコストおよび変更作業の負荷が多大なものになっていた。
【０００４】
これに対して、制御対象が変わっても対処できるように入力出力の切り替え回路をＩ／Ｏユニットに単に設けたとしても、Ｉ／Ｏポートが８ビット等のパラレルポートであるため、入出力回路の１点１点について切り替え機能を設ける必要があり、それにより、内部回路が複雑になって、Ｉ／Ｏユニットのカードサイズが大きくなってしまうという問題点が生じていた。
【０００５】
本発明は、前記従来の問題点を解消するべくなされたものであって、制御対象の変更にかかわらずにＩ／Ｏユニットの交換を不要にし、かつ、切り替え回路も少なくて済むようにできるシーケンサのＩ／Ｏ切り替え装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明は、シーケンサは、該シーケンサ内部ロジック回路に対してパラレル信号を入出力するパラレルデータバスを有し、制御対象の入力機器および出力機器はパラレルデータを入出力するものであって、シーケンサのＩ／Ｏユニットには、シリアル信号を伝達するシリアルポートと、前記パラレルデータバスおよびシリアルポートの間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部と変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部とを設け、シリアルポートおよび制御対象または制御対象近傍の間には、シリアルデータを伝送するシリアルデータラインを設け、制御対象の中または制御対象近傍には、シリアルデータラインおよび制御対象または制御対象近傍の間でシリアル信号／パラレル信号変換するシリアル／パラレル変換部を設け、前記入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すステータス信号作成部を有することを特徴とするシーケンサのＩ／Ｏ切り替え装置である。
【０００７】
請求項２の発明は、入力／出力モード切り替え部は、入力／出力モードを切り替える３接点スイッチに連動する接点スイッチからステータス信号を出力するステータス信号作成部を有することを特徴とする請求項１に記載のシーケンサのＩ／Ｏ切り替え装置である。
【０００８】
請求項３の発明は、入力／出力モード切り替え部は、入力／出力モードを切り替えるフォトカプラの作動信号をステータス信号として出力するステータス信号作成部を有することを特徴とする請求項1に記載のシーケンサのＩ／Ｏ切り替え装置である。
【０００９】
請求項４の発明は、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されていることを特徴とする請求項１ないし３のうちのいずれか１に記載のシーケンサのＩ／Ｏ切り替え装置である。
【００１１】
請求項１の発明によれば、シーケンサのＩ／Ｏユニットには、シリアル信号を伝達するシリアルポートと、パラレルデータバスおよびシリアルポートの間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部とを設け、該シリアルデータをシリアルデータラインで伝送し、伝送シリアルデータをシリアル信号／パラレル信号変換して制御対象を制御する。また、変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部を有する。さらに、前記入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すステータス信号作成部を有する。
【００１２】
したがって、切り替え部の操作により容易にシリアルデータラインの入出力を切り替えることができる。また、制御対象が入力／出力が変わった場合にＩ／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニットを使用できる。そして、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００１３】
請求項２、請求項３の発明によれば、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００１４】
請求項４の発明によれば、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されているので、Ｉ／Ｏユニットのカード上にコンパクトに配置できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を詳細に説明する。
図１は実施形態のシーケンサのＩ／Ｏ切り替え装置のシステム全体説明図、図２はＩ／Ｏ切り替え装置の機能ブロック説明図、図３はシリアルＩ／Ｏのインターフェース部の説明図、図４は入出力切り替え部の一回路例図、図５は入出力切り替え部の他の回路例図、図６はＩ／Ｏ制御部処理説明図である。
【００１６】
図１、図２に示すように、シーケンサ１０は、該シーケンサ１０の内部ロジック回路（図示省略）に対してパラレル信号を入出力するパラレルデータバス１２を有し、制御対象１４であるセンサ等の入力機器１４ｉおよびソレノイドバルブを初めとするアクチュエータ等の出力機器１４ｏはパラレルデータを入出力するものである。
【００１７】
そして、シーケンサ１０のＩ／Ｏユニット１６には、図３に示すように、シリアル信号を伝達するシリアルポート１８と、前記パラレルデータバス１２およびシリアルポート１８の間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部２０（シリアル→パラレル変換回路２０ａ、パラレル→シリアル変換回路２０ｂ）、変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部２２とからなるシリアルＩ／Ｏインターフェイス部２４を有している。
【００１８】
なお、図２に示すように、Ｉ／Ｏ制御部２６から引き出されたｎビットのデータバス１２からデータラインでシリアルＩ／Ｏインターフェイス部２４に入力され、それと共にコントロールライン２６からＩ／Ｏインターフェイス部２４にはストローブ信号がまた前記Ｉ／Ｏインターフェイス部２４からコントロールライン２６ａには、入力／出力モード識別信号であるステータス信号が入力される。また、シリアルポート１８および制御対象１４または制御対象１４近傍の間には、シリアルデータを伝送するシリアルデータ信号線２８を設けデータが単方向時分割伝送される。
また、Ｉ／Ｏユニット１６の基板上に入力／出力モード切り替え部２２の回路が構成されている。
【００１９】
制御対象１４の中または制御対象２４近傍には、シリアルデータ信号線２８および制御対象２４または制御対象１４近傍の間でシリアル信号／パラレル信号変換するシリアル／パラレル変換部２７を設けている。
【００２０】
図３に示すように、前記シリアルＩ／Ｏインターフェイス部２４では、パラレルデータバス１２にパラレルデータを格納するバッファ２９が接続されており、このバッファ２９は前記ストローブ信号で同期がとられて前記データ速度が高速なデータバス１２と低速な制御対象１４との間でデータの入出力ができるようにしている。前記インターフェイス部２４ではシリアルポート１４から入出力されるデータは入力／出力モード切替え部２２を通り、入力・出力のいずれかのモードにしたがってデータが流通する。
【００２１】
受信側では受信回路３０がシリアルデータ信号を受信してシリアル→パラレル変換回路２０ａでシリアルデータ信号をｎビットのパラレルデータ信号に変換し、その変換したパラレルデータ信号をフォトカプラ、リレー等からなる絶縁回路３２を通して前記パラレルデータを前記バッファ２９に入力する。
【００２２】
また、送信側では、バッファ２９出力のパラレルデータ信号は絶縁回路３４を介してパラレル→シリアル変換回路２０ｂに入力されて、この変換回路２０ｂでシリアル信号に変換される。該変換回路２０ｂのシリアルデータ信号は、出力は送信回路３６により、入力／出力モード切り替え部２２からシリアルポート１８に入力される。
【００２３】
前記入力／出力モード切り替え部２２は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入力／出力モード識別信号（ステータス信号）をＩ／Ｏ制御部に渡すステータス信号作成部を有する。
【００２４】
入力／出力モード切り替え部２２の一回路例を図４に示す。図４の例では、２回路３接点のスイッチにより、１回路でシリアルラインの切替えを、もう一回路で入力／出力モードステータス信号を出力する例を示す。図４の（ａ）に示すように入力／出力モードを切り替え部２２は、モード切り替え用の３接点スイッチ３８ａと、そのスイッチ３８ａに連動する３点スイッチ３８ｂと、該３点スイッチ３８ｂからステータス信号ａ、ｂを出力するステータス信号作成部３８ｃとを有している。なお、電源Ｖｃｃは抵抗ｒ１、ｒ２を介してステータス信号電源を供給する。
【００２５】
ステータス信号作成部３８ｃにおいては、（ｂ）に示すように、スイッチ３８ａ、３８ｂの接点１が選択されるとステータスはａ＝０、ｂ＝１で出力（送信）モード、接点２が選択されると、ステータスはａ＝１、ｂ＝１で未使用モード、接点３が選択されると、ステータスはａ＝１ｂ＝０で入力（受信）モードが出力される。
【００２６】
また、入力／出力モード切り替え部の他の回路例を図５に示す。図５の例では、ジャンパーによる例を示しジャンパ設定によりモードを設定しステータス信号を作るほか、その信号によりシリアルラインの切り替えを行っている。図５の例では、（ａ）に示すように、シリアルポート１８と受信回路３０および送信回路３２の間にフォトカプラ４０および４２をそれぞれ設け、ジャンプ（ＪＰ）信号でフォトカプラ４０および４２の駆動を切り替えて受信モードか送信モードかを切り替えるようにし、かつ、そのジャンプ信号すなわちフォトカプラ４０および４２の作動信号からステータス信号を作成し出力する（そのまま該作動信号をステータス信号として出力する）ステータス信号作成部４４を有する。なお、電源Ｖｃｃから抵抗ｒ３、ｒ４を介してステータス信号電源を供給する。
【００２７】
ステータス信号作成部４４では、（ｂ）に示すように、ジャンプが１−３であるとステータスはａ＝０、ｂ＝１で出力（送信）モード、ジャンプが開放（ＯＰＥＮ）であると、ステータスはａ＝１、ｂ＝１で未使用モード、ジャンプが２−３であると、ステータスはａ＝１ｂ＝０で入力（受信）モードが出力される。
【００２８】
つぎに、上記入力／出力モード切り替え部２２から出力された入力／出力モード識別信号によるＩ／Ｏ部制御部２６の処理例を図６に示す。
まず、コントロールラインを通して前記ステータス信号を読み出し処理（ステップ１）する。そして、前記ステータス信号から入力／出力のいずれのモードかを識別処理する（ステップ２）。次いで、入力ポートから読み出しを行い（ステップ３）、メモリにアクセスする（ステップ４）ハードウェア割り込みによるメモリリフレッシュを行う。この場合、上位通信（リモートＩ／Ｏ）リフレッシュあるいはシーケンス演算によるリフレッシュを行う。そして、出力ポートに書き込みを行い（ステップ５）、ステップ３に戻る。
【００２９】
実施形態によれば、データバス１２とのＩ／Ｏインターフェイス部２４には入力バッファ（入力ゲート回路）と出力バッファ（出力ゲート回路）の両方を設けて入力／出力の双方を扱えるようにしている。また、シリアルデータをシリアルデータ信号線２８で伝送し、伝送シリアルデータをシリアル信号／パラレル信号変換して制御対象１４を制御する。これをシリアルデータ信号線２８の入力ライン、出力ラインの双方に施す。この２本のシリアルデータ信号線２８は、１つノシリアルポート１８を共有する。ここに単純な入力／出力モード切り替え部２２を設ける。
【００３０】
したがって、前記切り替え部２２の操作により容易にシリアルデータ信号線２８の入出力を切り替えることができる。例えば一対の信号線を切り替えるだけでｎ点分のＩ／Ｏを切り替えることができ、入力用／出力用とＩ／Ｏユニットのカードを差別することなく１枚のカードとすることができる。従来のＩ／Ｏ制御部の処理を変えることなく実現できる。制御対象が入力／出力が変わった場合にそれまであったＩ／Ｏユニット１６を交換する必要なくそのままのＩ／Ｏユニット１６を使用できる。
【００３１】
また、入力／出力モード切り替え部２２は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部２６に渡すので、入出力の切り替えのると即時に上位機器が対応できる。
【００３２】
また、Ｉ／Ｏユニット１６の基板上に入力／出力モード切り替え２２部の回路が構成されており、例えばＩ／Ｏユニット１６のカード上にコンパクトに配置でき、場所を取らない。
【００３３】
【発明の効果】
以上説明したとおり、請求項１の発明によれば、切り替え部の操作により容易にシリアルデータラインの入出力を切り替えることができる。また、制御対象が入力／出力が変わった場合にＩ／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニットを使用できる。
【００３４】
また、Ｉ／ＯユニットのＩ／Ｏポートがシリアルポートとするので、シリアルデータラインを切り替えるだけでｎ点分のＩ／Ｏを切り替えることができ、入力用、出力用のユニット（カード）を差別することなく１枚のカードとすることができる。
【００３５】
また、シリアル信号がシリアルポートから入出力するので、従来、パラレル信号を扱うパラレルポートで必要であったＩ／Ｏ点数分の入出力回路（トランジスタ、リレー等）を不要にする。したがって、Ｉ／Ｏユニット基板上での入出力回路の専用面積を大幅に削減できる。
【００３６】
また、入力データラインおよび出力データラインがともにシリアルになっており、いずれかをシリアルポートに接続すれば、簡単に入力／出力の切り替えができる。従来のようにパラレルポートの入出力回路１点１点に切り替え回路を設けるといった手法を取る必要なく、入出力回路のシリアポートに切り替え回路を設ければよい。
【００３７】
さらに、請求項１によれば、入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すので、入出力の切り替えのときに即時に上位機器が対応できる。
【００３８】
請求項２の発明によれば、入力／出力モード切り替え部は、入力／出力モードを切り替える３接点スイッチに連動する接点スイッチからステータス信号を出力するステータス信号作成部を有するので、比較的単純な構成でステータス信号を出力できる。
【００３９】
請求項３の発明によれば、入力／出力モード切り替え部は、入力／出力モードを切り替えるフォトカプラの作動信号をステータス信号として出力するステータス信号作成部を有するので、Ｉ／Ｏ部側と絶縁された状態でスタータス信号を出力できる。
【００４０】
請求項４の発明によれば、Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されているので、Ｉ／Ｏユニットのカード上にコンパクトに配置でき、Ｉ／Ｏ部の大きさが大きくならない。
【図面の簡単な説明】
【図１】 実施形態のシーケンサのＩ／Ｏ切り替え装置のシステム全体説明図である。
【図２】 Ｉ／Ｏ切り替え装置の機能ブロック説明図である。
【図３】 シリアルＩ／Ｏのインターフェース部の説明図である。
【図４】 入出力切り替え部の一回路例図である。
【図５】 入出力切り替え部の他の回路例図である。
【図６】 Ｉ／Ｏ制御部処理説明図である。
【符号の説明】
１０…シーケンサ、
１２…パラレルデータバス、
１６…Ｉ／Ｏユニット、
１８…シリアルポート、
２０…パラレル／シリアル変換部、
２２…入力／出力モード切り替え部、
２４…Ｉ／Ｏインターフェイス部。
Claims (4)
- シーケンサは、該シーケンサ内部ロジック回路に対してパラレル信号を入出力するパラレルデータバスを有し、制御対象の入力機器および出力機器はパラレルデータを入出力するものであって、
シーケンサのＩ／Ｏユニットには、シリアル信号を伝達するシリアルポートと、前記パラレルデータバスおよびシリアルポートの間でパラレル信号／シリアル信号変換するパラレル／シリアル変換部と変換されたシリアル信号の入力／出力モードを切り替える入力／出力モード切り替え部とを設け、
シリアルポートおよび制御対象または制御対象近傍の間には、シリアルデータを伝送するシリアルデータラインを設け、
制御対象の中または制御対象近傍には、シリアルデータラインおよび制御対象または制御対象近傍の間でシリアル信号／パラレル信号変換するシリアル／パラレル変換部を設け、
前記入力／出力モード切り替え部は、入力／出力の切り替えが行われたときに、入力／出力のいずれが選ばれたかの入出力モードのステータス信号をＩ／Ｏ制御部に渡すステータス信号作成部を有することを特徴とするシーケンサのＩ／Ｏ切り替え装置。 - 入力／出力モード切り替え部は、入力／出力モードを切り替える３接点スイッチに連動する接点スイッチからステータス信号を出力するステータス信号作成部を有することを特徴とする請求項１に記載のシーケンサのＩ／Ｏ切り替え装置。
- 入力／出力モード切り替え部は、入力／出力モードを切り替えるフォトカプラの作動信号をステータス信号として出力するステータス信号作成部を有することを特徴とする請求項1に記載のシーケンサのＩ／Ｏ切り替え装置。
- Ｉ／Ｏユニットの基板上に入力／出力モード切り替え部の回路が構成されていることを特徴とする請求項１ないし３のうちのいずれか１に記載のシーケンサのＩ／Ｏ切り替え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24825196A JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24825196A JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097303A JPH1097303A (ja) | 1998-04-14 |
| JP3635810B2 true JP3635810B2 (ja) | 2005-04-06 |
Family
ID=17175399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24825196A Expired - Fee Related JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635810B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109427A (ja) * | 2004-09-08 | 2006-04-20 | Olympus Corp | プログラムダウンロード装置及び方法、並びにカメラシステム |
| US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
-
1996
- 1996-09-19 JP JP24825196A patent/JP3635810B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1097303A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
| JP4015986B2 (ja) | 半導体集積回路装置 | |
| US6331822B1 (en) | Communication control apparatus | |
| JP3635810B2 (ja) | シーケンサのｉ／ｏ切り替え装置 | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| US4627035A (en) | Switching circuit for memory devices | |
| KR100265550B1 (ko) | 버스제어기를갖는데이타프로세서 | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| KR19990026343A (ko) | 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로 | |
| JPH10207591A (ja) | インターフェイスボード | |
| KR970009053A (ko) | Atm 스위치의 어드레스 생성 회로 | |
| JP2819516B2 (ja) | 冗長化制御装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| KR100360265B1 (ko) | 듀얼포트 램의 제어회로 | |
| KR0141288B1 (ko) | 내부버스 확장형태를 갖는 이중화된 제어장치 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| US6757752B2 (en) | Micro controller development system | |
| KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
| KR0123974Y1 (ko) | 브이엠이 버스 전송회로 | |
| JPH11110091A (ja) | 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 | |
| KR200158717Y1 (ko) | 프린터의 인터페이스장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |