KR100430235B1 - 시스템보드와서브보드간의데이터전송제어회로 - Google Patents

시스템보드와서브보드간의데이터전송제어회로 Download PDF

Info

Publication number
KR100430235B1
KR100430235B1 KR1019960031423A KR19960031423A KR100430235B1 KR 100430235 B1 KR100430235 B1 KR 100430235B1 KR 1019960031423 A KR1019960031423 A KR 1019960031423A KR 19960031423 A KR19960031423 A KR 19960031423A KR 100430235 B1 KR100430235 B1 KR 100430235B1
Authority
KR
South Korea
Prior art keywords
board
sub
data
system board
address
Prior art date
Application number
KR1019960031423A
Other languages
English (en)
Other versions
KR980010756A (ko
Inventor
백인철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960031423A priority Critical patent/KR100430235B1/ko
Publication of KR980010756A publication Critical patent/KR980010756A/ko
Application granted granted Critical
Publication of KR100430235B1 publication Critical patent/KR100430235B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Abstract

본 발명은 시스템 보드와 서브 보드간의 데이터 전송 제어 회로에 관한 것으로 특히, 시스템 보드와 서브 보드간의 데이터 전송을 위한 데이터 버퍼를 단순 버퍼로 구성하고 서브 보드상에 보드 데이터 버퍼를 리드/라이트 모드에 따라 인에이블 시킬 수 있는 제어 수단을 구비하여 정확하고 원활한 데이터 및 어드레스 전송을 수행할 수 있도록 한다. 이러한 본 발명은 시스템 보드(210)와 다수의 서브 보드간에 어드레스 버스(ADDR), 데이타 버스(DATA) 및 콘트롤 버스(CTL)를 공통으로 접속하여 구성함에 있어서, 다수의 서브 보드는 시스템 보드의 어드레스(ADDR)를 디코딩하여 인에이블 신호(EN)를 발생시키는 보드 어드레스 디코더와, 시스템 보드 (210)의 제어 신호(CTL)를 입력으로 인에이블 신호(CEN)를 발생시키는 제어부와, 이 제어부의 인에이블 신호(CEN) 또는 상기 보드 어드레스 디코더의 인에이블 신호 (EN)에 의해 구동되어 시스템 보드와 데이터 송수신을 수행하는 보드 데이터 버퍼를 포함하여 각기 구성함을 특징으로 한다.

Description

시스템 보드와 서브 보드간의 데이터 전송 제어 회로
본 발명은 시스템 보드와 서브 보드간의 데이터 제어에 관한 것으로 특히, 시스템 보드로부터 공통의 데이터/어드레스 버스 라인을 공용하는 서브 보드들간의 데이터 및 어드레스 전송시에 원활한 전송과 정확한 전송을 보장하기 위한 시스템 보드와 서브 보드간의 데이터 전송 제어 회로에 관한 것이다.
종래 기술은 제1도에 도시된 바와 같이, 어드레스 버스(ADDR)가 공용으로 접속된 시스템 보드(110)와 서브 보드(130)(140)간의 데이터를 상호 교환하기 위하여 데이터 버퍼(120)을 구비하고 그 데이터 버퍼(120)는 상기 서브 보드(130)(140)에서 각기 출력되는 인에이블 신호(EN1')(EN2')에 의해 동작하도록 구성된다.
상기 서브 보드(130)는 데이터 버퍼(120)를 통해 시스템 보드(110)와 데이터 교환을 위한 보드 데이터 버퍼(131)와, 이 보드 데이터 버퍼(131)와 상기 데이터 버퍼(120)에 인에이블 신호(EN1)(EN1')를 각기 인가하는 보드 어드레스 디코더 (132)로 구성된다.
상기 서브 보드(140)는 서브 보드(130)와 동일하게 보드 데이터 버퍼(141), 보드 어드레스 디코더(142)로 구성된다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
시스템 보드(110)로부터 출력된 어드레스 어드레스 버스(ADDR)를 통해 서브 보드(130)(140)에 전송되어진다.
이때, 서브 보드(130)(140)는 각기 보드 어드레스 디코더(132)(142)가 시스템 보드(110)로부터의 어드레스를 복호함에 의해 해당 서브 보드가 선택되어진다.
만일, 시스템 보드(110)의 어드레스에 의해 서브 보드(130)가 선택되는 경우 보드 어드레스 디코더(132)는 보드 데이터 버퍼(131) 및 데이터 버퍼(120)를 인에이블시키기 위한 신호(EN1)(EN1')를 출력하게 된다.
상기 인에이블 신호(EN1)(EN1')는 하이, 로우의 TTL 레벨 신호이다.
이어 따라, 데이터 버퍼(120)가 서브 보드(130)의 보드 데이터 버퍼(131)과 데이터 교환을 수행함에 의해 시스템 보드(110)와 상기 서브 보드(130)간의 데이터 교환이 수행되어진다.
만일, 시스템 보드(110)의 어드레스에 의해 서브 보드(140)가 선택되는 경우에도 보드 어드레스 디코터(142)에서 인에이블 신호(EN2)(EN2')가 출력되어 데이터 버퍼(120)와 보드 데이터 버퍼(141)를 동작시킴에 의해 서브 보드(130)가 선택된 경우와 동일한 데이터 교환 동작을 수행하게 된다.
즉, 데이터, 어드레스 버스 라인을 여러 개의 서브 보드가 공용하는 시스템에서 시스템 보드(110)에서 출력된 어드레스(ADDR)된 의해 여러 개의 서브 보드 중 하나의 서브 보드가 선택되어 데이터 버퍼(120)를 통해 상호간의 데이터 전송을 수행하게 된다.
그러나, 종래 기술은 보드 어드레스 디코더에서 시스템 보드상의 데이터 버퍼(120)와 보드 데이터 버퍼의 인에이블 신호를 하나의 신호로 발생시키면 데이터 버퍼로부터의 입력값에 오류가 있을 수 있다.
따라서, 이러한 상황이 발생하면 서브 보드가 오동작하는 문제점이 있다.
본 발명은 종래의 문제점을 개선하기 위하여 시스템 보드와 서브 보드간의 데이터 전송을 위한 데이터 버퍼를 단순 버퍼로 구성하고 서브 보드상에 보드 데이터 버퍼를 리드/라이트 모드에 따라 인에이블시킬 수 있는 제어 수단을 구비하여 정확하고 원활한 데이터 및 어드레스 전송을 수행할 수 있도록 창안한 시스템 보드와 서브 보드간의 데이터 전송 제어 회로를 제공함에 목적이 있다.
제2도는 본 발명의 실시예에 따른 회로의 블럭도로서 이에 도시한 바와 같이, 어드레스 버스(ADDR) 및 콘트롤 버스(CTL)가 공용으로 접속된 시스템 보드 (210)와 서브 보드(230)(240)간의 데이터 전송을 위한 데이터 버퍼(220)를 구비하여 구성한다.
상기 데이터 버퍼(220)는 인에이블 신호가 없는 단순 버퍼이다.
상기 서브 보드(230)는 시스템 보드(210)의 어드레스를 디코딩하여 인에이블 신호(EN1)를 발생시키는 보드 어드레스 디코더(232)와, 상기 시스템 보드(210)의 제어 신호를 입력으로 리드/라이트 수행 모드에 따라 인에이블 신호(CEN1)를 출력하는 제어부(233)와, 상기 보드 어드레스 디코더(232)의 인에이블 신호(EN1) 또는 제어부(233)의 인에이블 신호(CEN1)에 의해 데이터 버퍼(220)를 통해 상기 시스템 보드(210)와 데이터 송수신을 수행하는 보드 데이터 버퍼(231)로 구성한다.
상기 서브 보드(240)는 보드 데이터 버퍼(241), 보드 어드레스 버퍼(242) 및 제어부(243)으로 상기 서브 보드(230)와 동일하게 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
시스템 보드(210)에서 출력된 어드레스(ADDR)가 서브 보드(230)(240)에 공통으로 인가되면 각기 보드 어드레스 디코더(232)(242)에 각기 인가되어진다.
만일, 시스템 보드(210)에서 출력된 어드레스(ADDR)가 서브 보드(230)에 해당하는 어드레스이면 보드 어드레스 디코더(232)가 디코딩하여 인에이블 신호(EN1)로 보드 데이터 버퍼(231)를 동작시키게 된다.
이에 따라, 보드 데이터 버퍼(231)가 데이터 버퍼(220)를 통해 데이타의 송수신을 수행하게 된다.
그리고, 시스템 보드(210)에서 출력된 어드레스(ADDR)가 서브 보드(240)에 해당하는 어드레스인 경우 보드 어드레스 디코더(242)에서 인에이블 신호(EN2)가출력되어 보드 데이터 버퍼(241)를 동작시킴에 의해 시스템 보드(210)와 데이터 송수신을 수행하게 된다.
한편, 시스템 보드(210)의 콘트롤 버스(CTL)로 출력된 제어 신호가 서브 보드(230)(240)에 입력되면 제어부(233)(243)가 인에이블 신호(CEN1)(CEN2)를 각기 보드 데이터 버퍼(231)(241)에 출력하여 동작시키게 된다.
예를 들어, 시스템 보드(210)로부터의 제어 신호(CTL)에 의해 서브 보드(230)가 선택된 경우 제어부(233)가 인에이블 신호(CEN1)를 출력하여 보드 데이터 버퍼(231)를 인에이블시키게 된다.
이에 따라, 보드 데이터 버퍼(231)가 데이터 버퍼(220)에 데이터를 전송하여 시스템 보드(210)로 데이터를 전송하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 서브 보드에서 보드 어드레스 디코더와 제어 수단으로부터의 인에이블 신호가 리드/라이트 모드에 따라 각기 다르게 발생되어 서브 보드상의 보드 데이터 버퍼를 제어하도록 구성함으로써 원하는 데이터를 정확하게 송수신할 수 있는 효과가 있다.
제1도는 종래 기술의 블럭도.
제2도는 본 발명에 따른 실시예의 블럭도.
*** 도면의 주요부분에 대한 부호의 설명 ***
210 : 시스템 보드 220,231,241 : 데이터 버퍼
230,240 : 서브 보드 232,242 : 어드레스 디코더
233,243 : 제어부

Claims (1)

  1. 시스템 보드의 어드레스 버스(ADDR)를 다수의 서브 보드에 공통으로 접속하고, 시스템 보드의 데이타 버스(DATA)를 데이터 버퍼를 통해 다수의 서브 보드에 공통으로 접속하며, 시스템 보드의 콘트롤 버스(CTL)를 다수의 서브 보드에 공통으로 접속하여 구성한 장치에 있어서,
    다수의 서브 보드는
    시스템 보드의 어드레스(ADDR)가 해당 서브 모드의 어드레스이면 그 어드레스(ADDR)를 디코딩하여 인에이블 신호(EN)를 발생시키는 보드 어드레스 디코더와, 시스템 보드의 제어 신호(CTL)를 입력으로 해당 서브 보드 선택으로 인식되면 인에이블 신호(CEN)를 발생시키는 제어부와,
    이 제어부의 인에이블 신호(CEN) 또는 상기 보드 어드레스 디코더의 인에이블 신호(EN)에 의해 구동되어 시스템 보드와 데이터 송수신을 수행하는 보드 데이터 버퍼를 포함하여 각기 구성한 것을 특징으로 하는 시스템 보드와 서브 보드간의 데이터 전송 제어 회로.
KR1019960031423A 1996-07-30 1996-07-30 시스템보드와서브보드간의데이터전송제어회로 KR100430235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031423A KR100430235B1 (ko) 1996-07-30 1996-07-30 시스템보드와서브보드간의데이터전송제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031423A KR100430235B1 (ko) 1996-07-30 1996-07-30 시스템보드와서브보드간의데이터전송제어회로

Publications (2)

Publication Number Publication Date
KR980010756A KR980010756A (ko) 1998-04-30
KR100430235B1 true KR100430235B1 (ko) 2004-07-22

Family

ID=37335309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031423A KR100430235B1 (ko) 1996-07-30 1996-07-30 시스템보드와서브보드간의데이터전송제어회로

Country Status (1)

Country Link
KR (1) KR100430235B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364925B1 (ko) * 2000-07-12 2002-12-16 주식회사 케이이씨메카트로닉스 콘트롤버스를 이용한 입출력 인터페이스 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365294A (en) * 1980-04-10 1982-12-21 Nizdorf Computer Corporation Modular terminal system using a common bus
KR930018386A (ko) * 1992-02-15 1993-09-21 강진구 슬레이브 보드 제어장치
KR940007707A (ko) * 1992-09-28 1994-04-27 정용문 공통 메모리를 이용한 데이터 공유장치 및 제어방법
JPH0836543A (ja) * 1994-07-22 1996-02-06 Sharp Corp スレーブボード検出方法及びその装置
KR960025944U (ko) * 1994-12-12 1996-07-22 다수프로세서 보드간 데이타 통신시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365294A (en) * 1980-04-10 1982-12-21 Nizdorf Computer Corporation Modular terminal system using a common bus
KR930018386A (ko) * 1992-02-15 1993-09-21 강진구 슬레이브 보드 제어장치
KR940007707A (ko) * 1992-09-28 1994-04-27 정용문 공통 메모리를 이용한 데이터 공유장치 및 제어방법
JPH0836543A (ja) * 1994-07-22 1996-02-06 Sharp Corp スレーブボード検出方法及びその装置
KR960025944U (ko) * 1994-12-12 1996-07-22 다수프로세서 보드간 데이타 통신시스템

Also Published As

Publication number Publication date
KR980010756A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR0167644B1 (ko) 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템
JP4346539B2 (ja) 制御装置
KR0136514B1 (ko) 공통선 신호장치의 속도정합장치
KR100295640B1 (ko) 버스상호간의데이터제어장치
KR980007173A (ko) 데이타 통신망 정합장치(An apparatus for interfacing data network to an upper layer system)
KR100308148B1 (ko) 메모리공유장치
KR0183349B1 (ko) 이기종 프로세서 모듈간의 데이타 인터페이스 콘트롤러
KR100196386B1 (ko) 선박 자동화 제어용 메인 프로세서 모듈
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR100464036B1 (ko) 멀티프로세서의 정보 교환 장치
KR100807539B1 (ko) 인버터와 다수의 옵션 카드 간의 통신 장치 및 통신 방법
KR960009916B1 (ko) 감시제어부와 모듈간의 정보교환버스 구조
KR100496479B1 (ko) 어드레스 신호 디코딩 회로
JPH0535670A (ja) 多軸の制御システム
KR950010948B1 (ko) 베사 로컬 시스템에서의 데이타 중계 방법 및 장치
KR890005154B1 (ko) 쿼드유와트 칩 선택제어회로
KR960003973B1 (ko) 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
JP2846013B2 (ja) バスシステム
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
KR900007404B1 (ko) 범용 디지탈 접속 모듈회로
KR910002621B1 (ko) 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로
KR920007254B1 (ko) 스타방식 멀티 프로세서 시스템의 인터페이스 간략화회로
KR950014995B1 (ko) 데이타 버퍼 인에이블 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee