KR960003973B1 - 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치 - Google Patents

감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치 Download PDF

Info

Publication number
KR960003973B1
KR960003973B1 KR1019930014088A KR930014088A KR960003973B1 KR 960003973 B1 KR960003973 B1 KR 960003973B1 KR 1019930014088 A KR1019930014088 A KR 1019930014088A KR 930014088 A KR930014088 A KR 930014088A KR 960003973 B1 KR960003973 B1 KR 960003973B1
Authority
KR
South Korea
Prior art keywords
data
register
address
control signal
signal
Prior art date
Application number
KR1019930014088A
Other languages
English (en)
Other versions
KR950004841A (ko
Inventor
정상문
Original Assignee
대우통신주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신주식회사, 박성규 filed Critical 대우통신주식회사
Priority to KR1019930014088A priority Critical patent/KR960003973B1/ko
Publication of KR950004841A publication Critical patent/KR950004841A/ko
Application granted granted Critical
Publication of KR960003973B1 publication Critical patent/KR960003973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/18—Telephone sets specially adapted for use in ships, mines, or other places exposed to adverse environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
제 1 도는 감시제어부와 레지스터간 데이타 교환시스템의 블록구성도.
제 2 도는 본 발명의 바람직한 실시예에 따른 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치에 대한 블록구성도.
제 3 도는 제 1 도에 도시된 데이타 교환시스템에서 송신측의 레지스터에 데이타를 기록하기 위한 타이밍도.
제 4 도는 제 1 도에 도시된 데이타 교환시스템에서 수신측의 레지스터에 데이타를 기록하기 위한 타이밍도.
제 5 도는 제 1 도에 도시된 데이타 교환시스템에서 송신측의 레지스터로부터 데이타를 판독하기 위한 타이밍도.
제 6 도는 제 1 도에 도시된 데이타 교환시스템에서 수신측의 레지스터로부터 데이타를 판독하기 위한 타이밍도.
제 7 도는 종래의 데이타 교환시스템의 레지스터장치에 대한 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 감시제어부 2∼11 : 모듈(레지스터장치)
12 : 데이타 버스 13∼17 : 제어라인
20 : 어드레스 지정부 22 : 제어신호 지정부
24 : 송신측 레지스터 26 : 수신측 레지스터
본 발명은 감시제어부와 복수의 레지스터를 갖는 복수의 모듈간의 데이타 교환시스템에서 각 모듈, 즉 레지스터장치의 구조에 관한 것이다.
통상적으로, 감시제어부(CPU)와 데이타를 기록/판독하기 위한 레지스터간의 데이타 송수신에 있어서는 상호간에 접속된 제어라인, 어드레스 버스 및 데이타 버스를 이용하여 CPU로 부터의 제어신호에 상응하는 데이타 송수신(교환)이 행해진다. 이러한 경우에 있어서는 어드레스 지정신호의 송신을 위한 전송로인 어드레스 버스와 데이타의 송수신(전송)을 위한 전송로인 데이타 버스를 각각 구비함으로서 하드웨어적인 구성이 복잡하게 되는 단점을 갖는다.
상기한 바와 같은 형태의 감시제어부와 모듈간의 데이타교환 시스템에 채용되는 종래의 레지스터장치로서는 제 7 도에 도시된 구성의 것이 있다. 동도면에 도시된 바와같이, 종래의 레지스터 장치는 어드레스 버스를 통해 입력되는 도시생략된 CPU(감시제어부)로 부터의 어드레스 신호에 따라 해당 어드레스를 인에이블 시키는 어드레스 지정부(30)와, CPU로 부터의 제어신호에 의거하여 해당 레지스터로의 데이타의 입출력을 제어하는 데이타 지정부(32)와, CPU로 부터의 기록/판독 제어신호에 의거하여 복수의 레지스터(30개)에 기록/판독 지정신호를 발생하는 기록/판독 지정부(34)와, 30개의 레지스터로 구성되며, 이들 구성부재로 부터의 제어신호에 의거하여 데이타 버스를 통해 송수신되는 테이타를 기록/판독하기 위한 레지스터부(36)로 구성된다.
따라서 상기한 바와 같은 구성을 갖는 종래의 레지스터 장치는 CPU로부터 제어라인을 이용하여 어드레스 버스에 실린 어드레스를 제어함으로써 해당 어드레스의 레지스터를 인에이블시키고, 데이타 버스에 실린 데이타를 제어하여 레지스터에 데이타를 기록 또는 판독하게 된다. 그러나 상술한 바와 같은 종래의 레지스터장치는 CPU와 레지스터간의 데이타 송수신을 위해 반드시 어드레스 버스와 데이타 버스를 구비해야 함으로 하드웨어적인 구성이 복잡하고 그에 따라 제조비용이 상승하게 될 뿐만 아니라 한정된 핀수 내에서의 데이타 교환에 제약(정보교환 불능등)이 따르게 되는 문제점을 갖는다.
따라서, 본 발명은 상기한 종래기술의 문제점에 착안하여 안출한 것으로서, CPU와 복수의 레지스터간의 데이타 교환에 있어서 데이타 버스만을 이용하여 어드레스/데이타를 지정할 수 있는 감시 제어부와 레지스터간 데이타 교환시스템의 레지스터장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 최소한 제어라인과 데이타 버스를 이용하여 감시제어부와 복수의 레지스터의 데이타를 송수신하는 데이타 교환시스템의 레지스터장치에 있어서, 감시 제어부로 부터의 제어신호와 데이타 버스를 통해 입력되는 어드레스에 상응하여 해당 어드레스를 활성화시키는 어드레스 지정부와, 감시제어부로 부터의 제어신호에 의거하여 복수의 레지스터에서의 데이타의 기록 및 판독을 위한 제어신호를 발생하는 제어신호 지정부와, 어드레스 지정부로 부터의 어드레스 지정신호와 상기 제어신호 지정부로 부터의 제어신호에 상응하여 데이타 버스를 통해 송수신되는 데이타를 기록/판독하기 위한 송신측 및 수신측 레지스터로 이루어진 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치를 제공한다.
본 발명의 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되어지는 본 발명의 바람직한 실시예로부터 더욱 명백하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치에 대한 바람직한 실시예에 대하여 상세하게 설명한다.
먼저, 본 발명의 설명에 앞서 본 발명의 레지스터장치가 채용되는 감시제어부와 레지스터간 데이타 교환 시스템에 대하여 설명한다.
제 1 도는 본 발명에 따른 레지스터장치가 채용되는 감시제어부와 레지스터간 데이타 교환시스템의 블록구성도를 도시한 것으로서, 동도면에서 참조번호 1은 실질적으로 본 발명의 레지스터 장치에 해당되는 모듈(2∼11)과의 데이타 교환을 제어하는 감시제어부, 12는 데이타 버스, 13 내지 17은 제어라인을 각각 나타낸다.
제 2 도는 본 발명에 따른 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치에 대한 블록구성도를 나타낸다. 동도면에 도시된 바와 같이, 본 발명의 레지스터장치는 제 1 도에 도시된 감시제어부(1)로 부터의 제어신호에 의거하여 데이타 버스를 통해 입력되는 어드레스에 상응하여 해당 어드레스를 인에이블시키는 어드레스 지정부(20)와, 감시제어부(1)로 부터의 제어신호에 의거하여 복수의 레지스터에서의 데이타의 기록/판독을 위한 제어신호를 발생하는 제어신호 지정부(22)와, 어드레스 지정부로 부터의 어드레스 지정신호와 제어신호 지정부로 부터의 제어신호에 상응하여 데이타 버스를 통해 송수신되는 데이타를 기록/판독하기 위한 송신측 및 수신측 레지스터(24,26)로 구성된다.
제 2 도에 있어서, 어드레스 지정부(20)의 입력측에 도시된 부호 D는 4개의 데이타 버스를, M1는 제 1 도에 도시된 감시제어부(1)로부터 제어라인을 통해 전송되어 오는 어드레스 지정신호를, A/D는 감시제어부(1)로부터 제어라인을 통해 전송되어 오는 어드레스/데이타 지정신호를, 10E는 감시제어부(1)로부터 제어라인을 통해 전송되어 오는 입출력 인에이블신호를, A는 15개의 어드레스를 각각 나타낸다. 제어신호 지정부(22)의 입력측에 도시된 부호 R/W는 감시제어부(1)로부터 제어라인을 통해 전송되어 오는 기록/판독 지정신호를, T/R은 감시제어부(1)로부터 제어라인을 통해 전송되어 오는 송신측 및 수신측 레지스터 지정 신호를 각각 나타낸다. 또한 제어신호 지정부(22)의 출력측에 도시된 부호 TW와 TR은 송신측 레지스터(24)로의 기록 및 판독 제어신호를, RW와 RR은 수신측 레지스터(26)의 기록 및 판독 제어신호를 각각 나타낸다.
다음에 상기한 바와 같은 구성을 갖는 본 발명의 레지스터 장치가 제 1 도에 도시된 데이타 교환시스템에 채용되는 경우, 감시 제어부와 본 발명의 레지스터장치와의 데이타 송수신(교환) 과정에 대하여 설명한다.
먼저, 송신측의 레지스터에 데이타를 기록하기 위한 타이밍도를 나타내는 제 3 도를 참조하여, 감시제어부(1)로부터 제어신호에 의거하여 레지스터장치내의 송신측의 레지스터에 데이타를 기록하는 과정에 대하여 설명한다.
어드레스 지정부(20)는 감시제어부(1)로 부터의 제어신호에 따라, 제 2 도에 명확하게 도시된 바와 같이, 어드레스 지정신호(M1)가 로우(Low) 레벨(제 3 도의 T1)로 활성화되고, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이타 지정신호(A/D)가 하이레벨로 활성화되며, 입출력 인에이블신호(IOE)가 로우레벨(제 3 도의 T2)로 활성화되면, 입출력 인에이블(IOE)가 활성화된 시간동안 15개의 어드레스중 선택된 하나의 어드레스만을 활성화시킴으로서, 데이타버스에 실린 어드레스가 실제 어드레스라는 것을 해당 레지스터에 알린다. 이때 어드레스 지정신호(M1)가 비활성화되면 어드레스 지정부(20)는 다른 신호에 관계없이 15개의 어드레스 모두를 비활성화시킨다. 제어신호 지정부(22)는 송신측 레지스터(24)를 지정하기 위해 송신/수신측 레지스터 지정신호(T/R)가 하이레벨로 활성화되고, 입력되는 어드레스/데이타 지정신호가 로우레벨(제 3 도의 T3)로 활성화되며, 해당 레지스터에 데이타를 기록하기 위해 기록/판독 지정신호(R/W)가 로우레벨로 활성화되고, 입출력 인에이블신호(IOE)가 로우레벨(제 3 도의 T4)로 활성화되고, 그의 출력단자를 통해 송신측 레지스터(24)로의 데이타 기록을 위한 제어신호를 송신측 레지스터(24)에 출력하게 된다. 따라서, 데이타 버스를 통해 전송되어 오는 데이타가 송신측 레지스터(24)에 기록된다.
다음에 수신측에 레지스터에 데이타를 기록하기 위한 타이밍도를 나타내는 제 4 도를 참조하여, 감시제어부(1)로부터의 제어신호에 의거하여 레지스터장치내의 수신측의 레지스터에 데이타를 기록하는 과정에 대하여 설명한다.
어드레스 지정부(20)는 감시제어부(1)로 부터의 제어신호에 따라, 제 4 도에 도시된 바와 같이, 어드레스 지정신호(M1)가 로우레벨(제 4 도의 T5)로 활성화되고, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이타 지정신호(A/D)가 하이레벨로 활성화되면, 입출력 인에이블신호(IOE)가 로우레벨(제 3 도의 T6)로 활성화되면, 입출력 인에이블신호(IOE)가 활성화된 시간동안 15개의 어드레스중 선택된 하나의 어드레스만을 활성화 시킴으로서, 데이타 버스에 실린 어드레스가 실제 어드레스라는 것을 해당 레지스터에 알린다. 제어신호 지정부(22)는 수신측 레지스터(26)를 지정하기 위해 송신/수신측레지스터 지정신호(T/R)가 로우레벨로 활성화되고, 입력되는 어드레스/데이타 지정신호(A/D)가 로우레벨(제 4 도의 T7)로 활성화되며, 해당 레지스터에 데이타를 기록하기 위해 기록/판독 지정신호(R/W)가 로우 레벨로 활성화되고, 입출력 인에이블신호(IOE)가 로우레벨(제 4 도의 T8)로 활성화되며, 그의 출력단자를 통해 수신측 레지스터(26)로의 데이타 기록을 위한 제어신호를 수신측 레지스터(26)에 출력하게 된다. 따라서 데이타 버스를 통해 전송되어 오는 데이타가 수신측 레지스터(26)에 기록된다.
다음에 송신측에 레지스터에서 데이타를 판독하기 위한 타이밍도를 나타내는 제 5 도를 참조하여, 감시제어부로 부터의 제어신호에 의거하여 레지스터장치내의 송신측 레지스터에서 데이타를 판독하는 과정에 대하여 설명한다.
어드레스 지정부(20)는 감시제어부(1)로부터의 제어신호에 따라, 제 5 도에 도시된 바와 같이, 어드레스 지정신호(M1)가 로우레벨(제 5 도의 P1)로 활성화되고, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이타 지정신호(A/D)가 하이레벨로 활성화되며, 입출력 인에이블신호(IOE)가 로우레벨(제 5 도의 P2)로 활성화되면, 입출력 인에이블신호(IOE)가 활성화된 시간동안 15개의 어드레스 중 선택된 하나의 어드레스만을 활성화 시킴으로서, 데이타 버스에 실린 어드레스가 실제 어드레스라는 것을 해당 레지스터에 알린다. 제어신호 지정부(22)는 송신측 레지스터(24)를 지정하기 위해 송신/수신측 레지스터 지정신호(T/R)가 하이레벨로 활성화되고, 입력되는 어드레스/데이타 지정신호(A/D)가 로우레벨(제 5 도의 P3)로 활성화되며, 해당 레지스터에서 데이타를 판독하기 위해 기록/판독 지정신호(R/W)가 하이레벨로 활성화되면, 입출력 인에이블신호(IOE)가 로우레벨(제 5 도의 P4)로 활성화되며, 그의 출력단자를 통해 송신측 레지스터(24)에서의 데이타 판독을 위한 제어신호를 송신측 레지스터(24)에 출력하게 된다.
따라서 송신측 레지스터(24)에서 판독된 데이타는 데이타 버스를 통해 감시제어부(1)로 전송된다.
다음에 수신측의 레지스터에서 데이타를 판독하기 위한 타이밍도를 나타내는 제 6 도를 참조하여, 감시제어부로 부터의 제어신호에 의거하여 레지스터장치내의 수신측 레지스터에서 데이타를 판독하는 과정에 대하여 설명한다.
어드레스 지정부(20)는 감시제어부(1)로부터의 제어신호에 따라, 제 6 도에 도시된 바와 같이, 어드레스 지정신호(M1)가 로우레벨(제 6 도의 P5)로 활성화되고, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이타가 지정신호(A/D)가 하이레벨로 활성화되며, 입출력 인에이블신호(IOE)가 로우레벨(제 6 도의 P6)로 활성화되면, 입출력 인에이블신호(IOE)가 활성화된 시간동안 15개의 어드레스중 선택된 하나의 어드레스만을 활성화시킴으로서, 데이타 버스에 실린 어드레스가 실제 어드레스라는 것을 해당 레지스터에 알린다. 제어신호 지정부(22)는 수신측 레지스터(26)를 지정하기 위해 송신/수신측 레지스터 지정신호(T/R)가 로우레벨로 활성화되고, 입력되는 어드레스/데이타 지정신호(A/D)가 로우레벨(제 6 도의 P7)로 활성화되며, 해당 레지스터에서 데이타를 판독하기 위해 기록/판독 지정신호(R/W)가 하이레벨로 활성화되고, 입출력 인에이블신호(IOE)가 로우레벨(제 6 도의 P8)로 활성화되면, 그의 출력단자를 통해 수신측 레지스터(26)에서의 데이타 판독을 위한 제어신호를 수신측 레지스터(26)에 출력하게 된다. 따라서 수신측 레지스터(26)에서 판독된 데이타가 데이타 버스를 통해 감시제어부(1)로 전송된다.
이상 설명한 바와 같이, 본 발명에 따르면, 최소의 제어 라인과 데이타 버스만을 이용하여 감시제어부와 복수의 레지스터간에 데이타를 송수신하는 시스템에 본 발명을 적용함으로써, 전체 시스템의 간소화가 도모될 뿐만 아니라 핀수를 줄임으로써 한정된 핀에 적절하게 대응할 수가 있게 된다.

Claims (1)

  1. 최소의 제어라인과 데이타 버스를 이용하여 감시제어부와 복수의 레지스터간에 데이타를 송수신하는 데이타 교환시스템의 레지스터 장치에 있어서, 상기 감시제어부로 부터의 제어신호와 상기 데이타 버스를 통해 입력되는 어드레스에 상응하여 해당 어드레스를 활성화시키는 어드레스 지정부와 ; 상기 감시제어부로 부터의 제어신호에 의거하여 상기 복수의 레지스터에서의 데이타의 기록 및 판독을 위한 제어신호를 발생하는 제어신호 지정부와 ; 상기 어드레스 지정부로 부터의 어드레스 지정신호와 상기 제어신호 지정부로 부터의 제어신호에 상응하여 데이타 버스를 통해 송수신되는 데이타를 기록/판독하기 위한 송신측 및 수신측 레지스터로 이루어진 감시제어부와 레지스터간 데이타 교환시스템의 레지스터 장치.
KR1019930014088A 1993-07-24 1993-07-24 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치 KR960003973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014088A KR960003973B1 (ko) 1993-07-24 1993-07-24 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014088A KR960003973B1 (ko) 1993-07-24 1993-07-24 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치

Publications (2)

Publication Number Publication Date
KR950004841A KR950004841A (ko) 1995-02-18
KR960003973B1 true KR960003973B1 (ko) 1996-03-25

Family

ID=19359952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014088A KR960003973B1 (ko) 1993-07-24 1993-07-24 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치

Country Status (1)

Country Link
KR (1) KR960003973B1 (ko)

Also Published As

Publication number Publication date
KR950004841A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US4205373A (en) System and method for accessing memory connected to different bus and requesting subsystem
US6002638A (en) Memory device having a switchable clock output and method therefor
EP0486167A2 (en) Multiple computer system with combiner/memory interconnection system
CA2008669A1 (en) Multiple mode memory module
EP0097028A2 (en) Multiple-microcomputer communications system
EP0167140B1 (en) Interruption control circuit
US20020084333A1 (en) Data processing apparatus and memory card using the same
US5132973A (en) Testable embedded RAM arrays for bus transaction buffering
KR960003973B1 (ko) 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
US5428801A (en) Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR920003174B1 (ko) 메모리 액세스 콘트롤러
US4630197A (en) Anti-mutilation circuit for protecting dynamic memory
US6014333A (en) Semiconductive memory device capable of carrying out a write-in operation at a high speed
KR960009916B1 (ko) 감시제어부와 모듈간의 정보교환버스 구조
US5127095A (en) Addressing system for a memory unit
KR19980068130A (ko) 공유메모리를 이용한 데이터 액세스 제어장치
KR20010026740A (ko) 비스트 회로를 갖는 메모리 로직 복합 반도체장치
US4775929A (en) Time partitioned bus arrangement
KR100258354B1 (ko) 소용량 에이티엠 교환기용 스위치 제어장치
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR19980026617A (ko) 직렬 데이터 통신 시스템
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
KR0127559Y1 (ko) 버퍼를 이용한 메모리 엑세스 장치
KR0183349B1 (ko) 이기종 프로세서 모듈간의 데이타 인터페이스 콘트롤러

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee