KR960009916B1 - 감시제어부와 모듈간의 정보교환버스 구조 - Google Patents

감시제어부와 모듈간의 정보교환버스 구조 Download PDF

Info

Publication number
KR960009916B1
KR960009916B1 KR1019930005417A KR930005417A KR960009916B1 KR 960009916 B1 KR960009916 B1 KR 960009916B1 KR 1019930005417 A KR1019930005417 A KR 1019930005417A KR 930005417 A KR930005417 A KR 930005417A KR 960009916 B1 KR960009916 B1 KR 960009916B1
Authority
KR
South Korea
Prior art keywords
modules
data
signal
control unit
address
Prior art date
Application number
KR1019930005417A
Other languages
English (en)
Other versions
KR940023125A (ko
Inventor
이상용
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019930005417A priority Critical patent/KR960009916B1/ko
Publication of KR940023125A publication Critical patent/KR940023125A/ko
Application granted granted Critical
Publication of KR960009916B1 publication Critical patent/KR960009916B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

요약없음

Description

감시제어부와 모듈간의 정보교환버스 구조
제 1 도는 본 발명에 따른 감시제어부와 모듈간의 정보교환버스 구조의 일 실시예를 나타낸 블록도
제 2 도는 본 발명에 의한 송신측의 레시스테에 데이터를 쓰기 위한 타이밍도
제 3 도는 본 발명에 의한 수신측의 레지스터에 데이터를 쓰기 위한 타이밍도
제 4 도는 본 발명에 의한 송신축의 레지스터에서 데이터를 읽기 위한 타이밍도
제 5 도는 본 발명에 의한 수신측의 레지스터에서 데어터를 읽기 위한 타이밍도
* 도면의 주요부분에 대한 부호의 설명
1 : 감시제어부2 내지 11 : 모듈
12 : 버스13 내지 17 : 제어 라인
-MI : 모듈입력 신호A/ -D :어드레스/데이터 신호
TX-RX :송수신 신호R/ -W : 읽기/쓰기 신호
-IOE : 입출력 인에이블 신호
본 발명은 감시제어부와 모듈간의 정보교환버스 구조에 관한 것으로서, 특히, 감시제어부(CPU:Central Processing Unit)가 다수의 레지스터를 포함한 다수의 모듈을 제어하고 각 모듈과 필요한 정보를 교환하도록 하기에 적합한 감시제어부와 모듈간의 정보교환버스 구조에 관한 것이다.
종래에는 감시제어부와 모듈과 정보를 교환하는 경우, 어드레스 베스와 데이터 버스를 따로 구성함으로써 다수의 제어 라인과 다수의 버스가 필요하게 되어 이를 실현하기 위해서는 많은 공간이 소요되는 문제점이 있었다.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위한 안출한 것으로서, 감시 제어부가 최소한의 제어라인과 버스를 이용하도록 하여 어드레스 버스와 데이터 버스를 따로 구성하지 않고도 30개의 레지스터를 가진 10개의 모듈을 억세스할 수 있도록 하는 감시제어부와 모듈간의 정보교환 버스구조를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 감시제어부와 다수의 모듈간의 정보교환 버스 구조에 있어서, 감시제어부와 다수의 모듈에 입출력되어 각 모듈의 활성화를 제어하는 모듈입력신호, 어드레스 및 데이터임을 지정하는 어드레스/데이터 신호, 송신 및 수신을 지정하는 송수신 신호, 읽기 및 쓰기를 지정하는 읽기/쓰기 신호 그리고 입출력을 활성화하는 입출력 인에이블 신호가 각각 전송되는 다수의 제어라인과, 감시 제어부와 다수의 모듈에 연결되어 어드레스 및 데이타가 전송되는 버스로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
제 1 도는 본 발명에 따른 감시제어부와 모듈간의 정보교환버스 구조의 일 실시예를 나타낸 블록도, 제 2 도는 본 발명에 의한 송신측의 레지스터 데이터를 쓰기 위한 타이밍도, 제 3 도는 본 발명에 의한 수신측의 레지스터에 데이터를 쓰기 위한 타이밍도, 제 4 도는 본 발명에 의한 송신측의 레지스터에서 데이터를 읽기 위한 타이밍도, 제 5 도는 본 발명에 의한 수신측의 레지스터에서 데이터를 읽기 위한 타이밍도로, 1은 감시 제어부, 2 내지 11은 모듈, 12는 버스, 13내지 17은 제어라인, -MI은 모듈입력 신호, A/-D은 어드레스/데이터 신호, TX/-RX은 송수신 신호, R/-W은 읽기/쓰기 신호, -IOE은 입출력 인에이블 신호를 각각 나타낸다.
본 발명에 따른 감시제어부와 모듈간의 정보교환버스 구조는 제 1 도에 도시한 바와 같이 감시제어부(1)에 모듈입력신호(-MI), 어드레스/데이터 신호(A/-D), 송수신 신호(TX/-RX), 읽기/쓰기 신호(R/-W) 및 입출력 인에이블 신호(-IOE)가 전송되는 제어라인(13 내지 17)과 4개의 버스라인으로 이루어지는 버스(12)를 통해 각각 30개의 레지스터를 포함하는 10개의 각 모듈(2 내지 11)을 연결하여 이루어진다.
모듈(2 내지 11)중에서 모듈입력신호(-MI)가 활성화되지 않은 모듈에서는 데이터 버스에 하이 임피던스(Highimpedance) 상태를 유지시키고 모듈입력신호(-MI)가 활성화된 모듈에서의 동작은 제 2 도 내지 제 5 도를 참조하여 세부적으로 설명하면 다음과 같다.
먼저, 송신측의 레지스터 데이터를 쓰는 경우, 제 2 도에 도시한 바와 같이, 감시제어부(1)와 연결된 10개의 모듈(2 내지 11) 중에서 해당 모듈의 모듈입력신호(-MI)가 로우(Low)로 활성화되고(제 2 도의 T1) 송수신 신호(TX/-RX)가 송신측 레지스터를 지정하기 위해 하이(High)로 활성화되며 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이터 신호(A/-D)가 하이(High)로 활성화되고, 해당 레지스터에 어드레스를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화된 후, 데이터 버스(12)에 해당 어드레스를 싣고 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜(제 2 도의 T2) 버스(12)에 실린 어드레스가 실제 어드레스라는 것을 해당 모듈에 알려준다.
송수신 신호(TX/-RX)가 송신측 레지스터를 지정하기 위해 하이로 활성화된 상태를 유지시키고 해당 레지스터의 버스(12)가 데이터를 있다는 것을 지정하기 위해 어드레스/데이터 신호(A/-D)가 로우가 활성화되며(제 2 도의 T3), 해당 레지스터에 데이터를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화된 후, 버스(12)에 해당 데이터를 싣고 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜(제 2 도의 T4) 버스(12)에 실린 데이터가 실제 데이터라는 것을 해당 모듈에 알려준다.
또한, 수신측의 레지스터 데이터를 쓰는 경우, 제 3 도에 도시한 바와같이, 감시제어부(1)와 연결된 10개의 모둘(2 내지 11) 중에서 해당 모듈의 모듈 입력신호(-MI)가 로우로 활성화되고 (제 3 도의 T5) 송수신 신호(TX/-RX)가 수신측 레지스터를 지정하기 위해 로우로 활성화되며, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이터 신호(A/-D)가 하이로 활성화되고, 해당 레지스터에 어드레스를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화된 후, 버스(12)에 해당 어드레스를 싣고 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜(제 3 도의 T6), 버스(12)에 실린 어드레스가 실제 어드레스라는 것을 해당 모듈에 알려준다.
송수신 신호(TX/-RX)가 수신측 레지스터를 지정하기 위해 로우로 활성화된 상태를 유지시키고 해당 레지스터의 버스(12)가 데이터를 싣고 있다는 것을 지정하기 위해, 어드레스/데이터 신호(A/-D)가 로우로 활성화되고(제 3 도의 T7), 해당 레지스터에 데이터를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화된 후, 버스(12)에 해당 데이터를 실고 인에이블 신호(-IOE)를 로우로 활성화시켜(제 3 도 T8) 버스(12)에 실린 데이터가 실제 데이터라는 것을 해당 모듈에 알려준다.
또한, 송신측의 레지스터에 데이터를 읽는 경우, 제 4 도에 도시한 바와 같이, 감시제어부(1)와 연결된 10개의 모듈(2 내지 11)중에서 해당 모듈의 모듈 입력 신호(-MI)가 로우로 활성화되고(제 4도의 P1) 송수신 신호(TX/-RX)가 송신측 레지스터를 지정하기 위해 하이로 활성화되며, 해당 레지스터의 어드레스를 지정하기 위해 어드레스/테이터 신호(A/-D)가 하이로 활성화되고, 해당 레지스터에 어드레스를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화 된 후, 버스(12)에 해당 어드레스를 싣고 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜(제 4 도의 P2), 버스(12)에 실린 어드레스가 실제 어드레스라는 것을 해당 모듈에 알려 준다.
송수신 신호(TX/-RX)가 송신측 어드레스를 지정하기 위해 하이로 활성화된 상태를 유지시키고, 해당 레지스터의 버스(12)가 데이터를 싣고 있는 것을 지정하기 위해 어드레스/데이터 신호(A/-D)가 로우로 활성화되고(제 4 도의 P3), 해당 레지스터에서 데이터를 읽기 위해 읽기/쓰기 신호(R/-W)가 하이로 활성화된 후, 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜 지정된 모듈에 버스(12)에 해당 데이터를 싣게 한다.
송수신 신호(TX/-RX)가 송신측 어드레스를 지정하기 위해 하이로 활성화된 상태를 유지시키고 해당 어드레스를 버스(12)가 데이터를 싣고 있는 것을 지정하기 위해, 어드레스/데이터 신호(A/-D)가 로우로 활성화되며 해당 레지스터에서 데이터를 읽기 위해 읽기/쓰기 신호(R/-W)가 하이로 활성화된 후, 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜(제 4 도 P4) 지정된 모듈에서 버스(12)에 해당 데이터를 싣게 한다.
또한, 수신측의 레지스터에서 데이터를 읽는 경우, 제 5 도에 도시한 바와 같이, 감시제어부(1)에 연결된 10개의 모듈(2 내지 11) 중에서 해당 모듈의 모듈 입력 신호(-MI)가 로우로 활성화되고(제 5 도의 P5), 송수신 신호(TX/-RX)가 수신측의 레지스터를 지정하기 위해 로우로 활성화되며 해당 레지스터의 어드레스를 지정하기 위해 어드레스/데이터 신호(A/-D)가 하이로 활성화되고 해당 레지스터에 어드레스를 쓰기 위해 읽기/쓰기 신호(R/-W)가 로우로 활성화된 후, 버스(12)에 해당 어드레스를 싣고 입출력신호(-IOE)를 로우로 활성화시켜(제 5 도의 P6) 버스(12)에 실린 어드레스가 실제 어드레스라는 것을 해당 모듈에 알려 준다.
송수신 신호(TX/-RX)가 수신측 레지스터를 지정하기 위해 로우로 활성화된 상태를 유지시키고, 해당 레지스터의 버스(12)에 실린 것이 데이터라는 것을 지정하기 위해 어드레스/데이터 신호(A/-D)가 로우로 활성화시키고(제 5 도의 P7), 해당 레지스터에서 데이타를 읽기 위해 읽기/쓰기 신호(R/-W)가 하이로 활성화된 후, 입출력 인에이블 신호(-IOE)를 로우로 활성화시켜 (제 5 도의 P8)의 지정된 모듈에서 버스(12)에 해당 데이터를 싣게 한다.
이와 같이 구성되어 동작하는 본 발명은 감시제어부(1)가 최소한의 제어라인 및 버스를 이용하여 데이터를 읽기/쓰기하도록 함으로써 이는 공간적인 부분을 조금 차지하며, 어드레스와 데이터 버스를 따로 구성하지 않고도 30개의 레지스터를 가진 10개의 모듈을 억세스할 수 있는 효과가 있다.

Claims (3)

  1. 감시제어부(1)와 다수의 모듈(2내지 11)간의 정보교환버스 구조에 있어서 ; 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 입력 또는 출력되어 상기 모듈(2 내지 11)의 활성화를 제어하는 모듈 입력신호(-MI)와 ; 상기 감시제어부(1)와 다수의 모듈(2내지 11)에 입력 또는 출력되어 상기 모듈(2내지 11)의 어드레스 및 데이터임을 지정하는 어드레스/데이터 신호호(A/-D)와 ; 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 입력 또는 출력되어 상기 모듈(2 내지 11)의 송신 및 수신을 지정하는 송수신 신호(TX/-RX)와 ; 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 입력 또는 출력되어 상기 모듈(2 내지 11)의 읽기 및 쓰기를 지정하는 읽기/쓰기 신호(R/-W)와 ; 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 입력 또는 출력되어 상기 모듈(2 내지 11)의 입력 또는 출력을 활성화하는 입출력 인에이블 신호(-IOE)가 다수의 제어라인(13 내지 17)에 의해 각각 전송되며, 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 연결되어 어드레스 및 데이터가 전송되는 버스(12)를 포함하며 이루어지는 감시제어부와 모듈간의 정보교환버스 구조.
  2. 제 1 항에 있어서, 상기 다수의 모듈(2 내지 11)은 각각 30개의 레지스터를 포함하는 10개의 모듈인 것을 특징으로 하는 감시제어부와 모듈간의 정보교환버스 구조.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 버스(12)는 4개의 버스라인으로 이루어지는 것을 특징으로 하는 감시제어부와 모듈간의 정보교환버스 구조.
KR1019930005417A 1993-03-31 1993-03-31 감시제어부와 모듈간의 정보교환버스 구조 KR960009916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005417A KR960009916B1 (ko) 1993-03-31 1993-03-31 감시제어부와 모듈간의 정보교환버스 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005417A KR960009916B1 (ko) 1993-03-31 1993-03-31 감시제어부와 모듈간의 정보교환버스 구조

Publications (2)

Publication Number Publication Date
KR940023125A KR940023125A (ko) 1994-10-22
KR960009916B1 true KR960009916B1 (ko) 1996-07-24

Family

ID=19353320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005417A KR960009916B1 (ko) 1993-03-31 1993-03-31 감시제어부와 모듈간의 정보교환버스 구조

Country Status (1)

Country Link
KR (1) KR960009916B1 (ko)

Also Published As

Publication number Publication date
KR940023125A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
US5481678A (en) Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers
US5664142A (en) Chained DMA devices for crossing common buses
EP0097028A2 (en) Multiple-microcomputer communications system
KR100464436B1 (ko) 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
KR100712511B1 (ko) 호스트와 적어도 2개의 서로 다른 속도의 데이터 통신이가능한 메모리 장치 및 이를 이용하는 데이터 통신 시스템
KR960009916B1 (ko) 감시제어부와 모듈간의 정보교환버스 구조
US5313597A (en) System for controlling communications among a computer processing unit and a plurality of peripheral devices
US20050223130A1 (en) Data transfer between an external data source and a memory associated with a data processor
US4788642A (en) Data control system allowing simultaneous communication between a host and a plurality of peripherals over predetermined bit lines
KR960003973B1 (ko) 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
KR200210744Y1 (ko) 복수개의 보드간 프로세서 통신 장치
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
US6112259A (en) Integrated circuit for direct memory access
KR19980068130A (ko) 공유메모리를 이용한 데이터 액세스 제어장치
KR20060037787A (ko) 멀티 프로세서 장치의 직접 메모리 액세스를 위한 글루로직 회로
KR100263187B1 (ko) 스태이틱 램을 이용한 시그널링시스템 넘버.7 신호처리장치
KR0174652B1 (ko) 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치
KR0183349B1 (ko) 이기종 프로세서 모듈간의 데이타 인터페이스 콘트롤러
KR940005776B1 (ko) 톨러런트 시스템의 다중 캐쉬 제어장치
JPH09326813A (ja) 通信端末装置
KR0156390B1 (ko) 멀티플 메모리를 사용한 고속 전송 인터페이스 회로
KR940009428B1 (ko) 공통메모리를 갖는 컴퓨터 링크 유니트
KR0121973B1 (ko) 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로
KR0127884B1 (ko) 우편함 인터럽트 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee