KR940023125A - 감시제어부와 모듈간의 정보교환버스 구조 - Google Patents
감시제어부와 모듈간의 정보교환버스 구조 Download PDFInfo
- Publication number
- KR940023125A KR940023125A KR1019930005417A KR930005417A KR940023125A KR 940023125 A KR940023125 A KR 940023125A KR 1019930005417 A KR1019930005417 A KR 1019930005417A KR 930005417 A KR930005417 A KR 930005417A KR 940023125 A KR940023125 A KR 940023125A
- Authority
- KR
- South Korea
- Prior art keywords
- control unit
- information exchange
- modules
- bus structure
- module
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 감시제어부(CPU)가 다수의 레지스터를 포함한 다수의 모듈을 제어하고 각 모듈과 필요한 정보를 교환하는 정보 교환버스 구조에 관한 것으로, 최소한의 제어라인과 버스를 이용하여 어드레스 버스와 모듈을 억세스하기 위한 것이다.
따라서, 본 발명은 제어신호가 전송되는 다수의 제어라인과 어드레스 및 데이타가 전송되는 버스로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 정보교환버스구조의 구성도, 제2도는 본 발명에 의한 송신측의 레지스터에 데이타를 쓰기 위한 타이밍도.
Claims (3)
- 감시제어부(1)와, 모듈(2 내지 11)간의 정보교환버스 구조에 있어서; 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 연결되어 상기 모듈(2 내지 11)의 활성화를 제어하는 모듈 입력신호(-MI), 어드레스 및 데이타임을 지정하는 어드레스/데이타 신호(A/-D), 송신 및 수신을 지정하는 송수신 신호(TX/-RX), 읽기 및 쓰기를 지정하는 읽기/쓰기 신호(R/-W), 및 입출력을 활성화하는 입출력 인에이블 신호(-IOE)가 각각 전송되는 다수의 제어라인(13 내지 17), 및 상기 감시제어부(1)와 다수의 모듈(2 내지 11)에 연결되어 어드레스 및 데이타가 전송되는 버스(12)로 구성되는 것을 특징으로 하는 감시제어부와 모듈간의 정보 교환버스 구조.
- 제1항에 있어서, 상기 모듈(2 내지 11)은 각각 30개의 레지스터를 포함하는 10개의 모듈로 이루어지는 것을 특징으로 하는 감시제어부와 모듈간의 정보교환버스 구조.
- 제2항에 있어서, 상기 버스(12)는 4개의 버스라인으로 이루어지는 것을 특징으로 하는 감시제어부와 모듈간의 정보교환버스 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930005417A KR960009916B1 (ko) | 1993-03-31 | 1993-03-31 | 감시제어부와 모듈간의 정보교환버스 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930005417A KR960009916B1 (ko) | 1993-03-31 | 1993-03-31 | 감시제어부와 모듈간의 정보교환버스 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940023125A true KR940023125A (ko) | 1994-10-22 |
KR960009916B1 KR960009916B1 (ko) | 1996-07-24 |
Family
ID=19353320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930005417A KR960009916B1 (ko) | 1993-03-31 | 1993-03-31 | 감시제어부와 모듈간의 정보교환버스 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960009916B1 (ko) |
-
1993
- 1993-03-31 KR KR1019930005417A patent/KR960009916B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960009916B1 (ko) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
KR960015250A (ko) | 반도체 기억장치 | |
KR970051296A (ko) | 다수의 뱅크를 갖는 반도체 메모리 장치 | |
KR980004055A (ko) | 이중 포트 메모리와 이것을 이용한 시스템 및 방법 | |
KR900015008A (ko) | 데이터 프로세서 | |
KR910010530A (ko) | 램 테스트시 고속 기록회로 | |
KR960025011A (ko) | 메모리장치의 데이타 입출력 감지회로 | |
KR970029768A (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
KR940023125A (ko) | 감시제어부와 모듈간의 정보교환버스 구조 | |
KR880701046A (ko) | 전화선 인터페이스용 선택모듈 및 그 인터페이스 방법 | |
CA2062562A1 (en) | Switch coupled between input and output ports in communication system | |
US4788642A (en) | Data control system allowing simultaneous communication between a host and a plurality of peripherals over predetermined bit lines | |
KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
KR19990026343A (ko) | 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로 | |
KR950004841A (ko) | 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치 | |
KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
KR950702085A (ko) | 아이들 코드를 제공하는 수단을 구비한 스위치회로(circuit switch including means for providing idle codes) | |
JP2505186Y2 (ja) | メモリモジュ―ル | |
SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
KR940000989A (ko) | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 | |
KR920008607A (ko) | 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템 | |
SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
SU1332325A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами | |
WO1999011026A3 (en) | Three-state output in a part of a cross-connecting device | |
KR100263187B1 (ko) | 스태이틱 램을 이용한 시그널링시스템 넘버.7 신호처리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |