KR960025011A - 메모리장치의 데이타 입출력 감지회로 - Google Patents

메모리장치의 데이타 입출력 감지회로 Download PDF

Info

Publication number
KR960025011A
KR960025011A KR1019940035014A KR19940035014A KR960025011A KR 960025011 A KR960025011 A KR 960025011A KR 1019940035014 A KR1019940035014 A KR 1019940035014A KR 19940035014 A KR19940035014 A KR 19940035014A KR 960025011 A KR960025011 A KR 960025011A
Authority
KR
South Korea
Prior art keywords
data input
output
data
input
detection signal
Prior art date
Application number
KR1019940035014A
Other languages
English (en)
Other versions
KR0151443B1 (ko
Inventor
박호철
이승훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940035014A priority Critical patent/KR0151443B1/ko
Priority to US08/565,292 priority patent/US5598371A/en
Priority to JP07322780A priority patent/JP3103757B2/ja
Publication of KR960025011A publication Critical patent/KR960025011A/ko
Application granted granted Critical
Publication of KR0151443B1 publication Critical patent/KR0151443B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
다수의 데이타 입출력 단자를 가지는 반도체 메모리장치에서 매모리 칩 내부의 데이타 버스인 데이타 입출력 라인을 제어하는 회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
기존의 동작에 영향을 주지 않고 데이타 입출력라인의 수를 줄이면서도 데이타 입출력라인과 독출데이타 전속펄스 및 데이타전송 제어펄스간에 타이밍 마진에 제한을 받지 않는 회로를 제공한다.
3. 발명의 해결방법의 요지
메모리 셀의 입출력라인과, 메모리 셀의 외부와 연결되는 데이타 입출력단자와, 입출력라인과 데이타 입출력단자 사이에 접속되는 단일의 데이타 입출력라인과, 데이타 입출력라인에 유효 데이타가 전송되는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단과, 감지신호에 응답하여 데이타 입출력라인의 데이타를 데이타 입출력단자로 전송하는 출력구동수단과, 감지신호에 응답하여 데이타 입출력단자의 데이타를 입력하는 기록구동수단을 구비한다.

Description

메모리장치의 데이타 입출력 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본 발명에 따른 일실시예의 블럭구성도.

Claims (5)

  1. 다수의 메모리 셀을 가지는 반도체 메모리장치에 있어서, 상기 메모리 셀의 입출력라인과, 상기 메모리 셀의 외부와 연결되는 데이타 입출력단자와, 상기 입출력라인과 데이타 입출력단자 사이에 접속되는 단일의 데이타 입출력라인과, 상기 데이타 입출력라인에 유효 데이타가 전송되는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단과, 상기 감지신호에 응답하여 상기 데이타 입출력라인의 데이타를 상기 데이타 입출력단자로 전송하는 출력구동수단과, 상기 감지신호에 응답하여 상기 데이타 입출력단자의 데이타를 입력하는 기록 구동수단을 구비하는 것을 특징으로 하는 회로.
  2. 다수의 메모리 셀을 가지는 반도체 메모리장치에 있어서, 상기 메모리 셀의 입출력라인에 독출되는 데이타를 감지하여 증폭한 후 단일의 데이타 입출력라인으로 전송하는 독출 구동수단과, 상기 데이타 입출력라인에 유효 데이타가 나타나는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단과, 상기 감지신호에 응답하여 상기 데이타 입출력라인에 전송되는 데이타를 상기 메모리 셀의 외부로 출력하는 구동수단을 구비하는 것을특징으로 하는 회로.
  3. 다수의 메모리 셀을 가지는 반도체 메모리장치에 있어서, 상기 메모리 셀의 외부로부터 데이타 입출력단자에 입력되는 데이타를 증폭한 후 단일의 데이타 입출력라인으로 전송하는 입력 구동수단과, 상기 데이타 입출력라인에 유효 데이타가 나타나는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단과, 상기 감지신호에 응답하여 상기 데이타 입출력라인에 나타나는 데이타를 상기 메모리 셀의 입출력라인에 인가하여 상기 메모리 셀에 기록토록 하는 구동수단을 구비하는 것을 특징으로 하는 회로.
  4. 다수의 메모리 셀을 가지는 반도체 메모리장치에 있어서, 상기 메모리 셀의 다수의 입출력라인들과, 상기 메모리 셀의 외부와 연결되는 다수의 데이타 입출력단자들과, 상기 입출력라인들과 데이타 입출력단자들 사이에 각각 대응 접속되는 단일의 데이타 입출력라인들과, 상기 각각의 데이타 입출력라인에 유효 데이타가 전송되는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단들과, 상기 감지신호에 응답하여 상기 해당하는 데이타 입출력라인의 데이타를 상기 데이타 입출력단자로 전송하는 출력구동수단들과, 상기 감지신호에 응답하여 상기 해당하는 데이타 입출력단자의 데이타를 입력하는 기록구동수단들을 구비하는 것을 특징으로 하는 회로.
  5. 다수의 메모리 셀을 가지는 반도체 메모리장치에 있어서, 상기 메모리 셀의 다수의 입출력라인들과, 상기 메모리 셀의 외부와 연결되는 다수의 데이타 입출력단자들과, 상기 입출력라인들과 데이타 입출력단자들 사이에 각각 대응 접속되는 단일의 데이타 입출력라인들과, 상기 데이타 입출력라인들 중 어느 하나의 데이타 입출력라인에 유효 데이타가 전송되는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단들과, 상기 감지신호에 응답하여 상기 해당하는 데이타 입출력라인의 데이타를 상기 데이타 입출력단자로 전송하는 출력구동수단들과, 상기 감지신호에 응답하여 상기 해당하는 데이타 입출력단자의 데이타를 입력하는 기록구동수단들을 구비하는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035014A 1994-12-19 1994-12-19 메모리장치의 데이터 입출력 감지회로 KR0151443B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940035014A KR0151443B1 (ko) 1994-12-19 1994-12-19 메모리장치의 데이터 입출력 감지회로
US08/565,292 US5598371A (en) 1994-12-19 1995-11-30 Data input/output sensing circuit of semiconductor memory device
JP07322780A JP3103757B2 (ja) 1994-12-19 1995-12-12 半導体メモリ装置のデータ入出力感知回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035014A KR0151443B1 (ko) 1994-12-19 1994-12-19 메모리장치의 데이터 입출력 감지회로

Publications (2)

Publication Number Publication Date
KR960025011A true KR960025011A (ko) 1996-07-20
KR0151443B1 KR0151443B1 (ko) 1998-12-01

Family

ID=19402159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035014A KR0151443B1 (ko) 1994-12-19 1994-12-19 메모리장치의 데이터 입출력 감지회로

Country Status (3)

Country Link
US (1) US5598371A (ko)
JP (1) JP3103757B2 (ko)
KR (1) KR0151443B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518562B2 (ja) * 1995-02-17 2004-04-12 株式会社ルネサステクノロジ 半導体装置
JPH10334663A (ja) * 1997-05-30 1998-12-18 Oki Micro Design Miyazaki:Kk 半導体記憶装置
US5933375A (en) * 1997-09-17 1999-08-03 Mitsubishi Semiconductor America, Inc. Main amplifier with fast output disablement
US5933371A (en) * 1998-06-26 1999-08-03 Kabushiki Kaisha Toshiba Write amplifier for use in semiconductor memory device
KR100289341B1 (ko) * 1998-12-30 2001-05-02 윤종용 반도체 메모리 장치의 어드레스 천이 검출 회로
US6366130B1 (en) * 1999-02-17 2002-04-02 Elbrus International Limited High speed low power data transfer scheme
JP2001143471A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置
JP2004247566A (ja) * 2003-02-14 2004-09-02 Ricoh Co Ltd 半導体記憶装置
KR100670709B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 저전력 파워 소모를 갖는 반도체메모리소자
KR100837801B1 (ko) * 2006-06-29 2008-06-16 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007214B1 (ko) * 1987-08-31 1990-10-05 삼성전자 주식회사 고임피던스를 이용한 스태틱램의 데이타 출력버퍼
JPH02838U (ko) * 1988-01-19 1990-01-05
JPH02177090A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体記憶装置
JP3094699U (ja) * 2002-10-25 2003-07-04 貞子 島津 液体吸収マット

Also Published As

Publication number Publication date
KR0151443B1 (ko) 1998-12-01
US5598371A (en) 1997-01-28
JP3103757B2 (ja) 2000-10-30
JPH08235869A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
KR930003153A (ko) 반도체집적 회로장치
KR970029767A (ko) 고속 데이타 입/출력이 가능한 소 점유면적의 데이타 입/출력 회로를 구비한 반도체 메모리 장치
KR860003556A (ko) 인터럽트 제어 시스템
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
KR850003610A (ko) 반도체 메모리 장치
KR880013168A (ko) 반도체 기억장치
KR900010788A (ko) 집적회로소자의 출력 궤환 제어회로
KR910001771A (ko) 반도체 메모리 장치
KR960025011A (ko) 메모리장치의 데이타 입출력 감지회로
KR880003252A (ko) 마이크로 프로세서
KR880014564A (ko) 메모리 장치용 출력 버퍼 제어회로
MX170835B (es) Circuito habilitado de escritura cache retardada para un sistema de microcomputadora de doble bus con un 80386 y 82385
KR880008334A (ko) 고속으로 데이터를 감지하는 방법과 그 다이나믹형 반도체기억장치
KR920702533A (ko) 초기화 셋팅 회로와 이것을 이용한 반도체 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR920017115A (ko) 반도체기억장치
KR920010624A (ko) 반도체기억장치
KR880004483A (ko) 데이타 버스 리세트 회로를 구비한 반도체 기억장치
KR970017658A (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR960019307A (ko) 반도체 메모리장치
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR850007713A (ko) 반도체 기억장치
KR900010778A (ko) 반도체 메모리장치
KR970076853A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee