KR940000989A - Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 - Google Patents
Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 Download PDFInfo
- Publication number
- KR940000989A KR940000989A KR1019920009678A KR920009678A KR940000989A KR 940000989 A KR940000989 A KR 940000989A KR 1019920009678 A KR1019920009678 A KR 1019920009678A KR 920009678 A KR920009678 A KR 920009678A KR 940000989 A KR940000989 A KR 940000989A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- parallel processor
- neural network
- network board
- pes
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
본 발명은 퍼스널 컴퓨터 (IBM-PC)에 연결하여 사용할 수 있는 범용 신경망 보드 (general purpose neural net board)의 설계에 관한 것으로, PC(4)와 MIMD형 병렬 프로세서 (2)의 사이에서 데이타 전송의 수행을 제어하는 인터페이스 장치를 포함하는 신경망 보드에 있어서, 상기 PC(4)와 상기 병렬 프로세서 (2) 사이에 제공되어 제어 신호와 어드레스 및 데이타를 전송하는 제4버퍼 (14) 및 제3버퍼 (13)와. 상기 병렬 프로세서 (2) 내의 PE들을 구동하는 제1버퍼 및 제5버퍼로 구성된 버퍼수단 (11, 15)과, 상기 병 렬 프로세서 (2)와 상기 PC (4) 사이의 동기를 제어하는 제2버퍼 (12)과, 상기 제4버퍼 (14)를 거쳐서 제공되는 상기 PC(4)의 어드레스를 이용하여 소정의 제어신호를 만들어내는 디코더 (21)와, 상기 제어신호에 응답해서 상기 병렬 프로세서(2)내의 PE들을 선택하는 신호를 상기 병렬 프로세서 (2)로 제공하는 선택부(41∼45)와, 상기 제어신호에 응답해서 상기 PC(4)와 상기 병렬 프로세서 (2)내의 최하단 PE들과의 데이터 전송을 제어하는 통신부 (31∼33)를 포함하는 것을 특징으로 하는 병렬프로세서 보드이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 신경망 보드의 구성과 전체 시스템 구성도,
제2도는 병렬 프로세서의 전체 배열,
제4도는 보드의 탑레벨(top level)구성도.
Claims (2)
- PC (4)와 MIMD형 병렬 프로세서 (2)의 사이에서 데이타 전송의 수행을 제어하는 인터페이스 장치를 포함하는 신경망 보드에 있어서, 상기 PC(4)와상기 병렬 프로세서 (2) 사이에 제공되어 제어신호와 어드레스 및 데이타를 전송하는 제4버퍼 (14) 및 제3버퍼 (13)와, 상기 병렬 프로세서 (2) 내의 PE들을 구동하는 제1버퍼 및 제4버퍼로 구성된 버퍼수단(11, 15)과, 상기 병렬 프로세서 (2)와 상기 PC(4) 사이의 동기를 제어하는 제2버퍼 (12)과, 상기 제4버퍼 (14)를 거쳐서 제공되는 상기 PC(4)의 어드레스를 이용하여 소정의 제어신호를 만들어내는 디코더(21)와, 상기 제어신호에 응답해서 상기 병렬 프로세서 (2)내의 PE들을 선택하는 신호를 상기 병렬 프로세서 (2)로 제공하는 선택부(41∼45)와, 상기 제어신호에 응답해서 상기 PC(4)와 상기 병렬 프로세서 (2)내의 최하단 PE들과의 데이터 전송을 제어하는 통신부(31∼33)를 포함하는 것을 특징으로 하는 범용 신경망 보드.
- 제1항에 있어서, 상기 신경망 보드(1)상에 상기 인터페이스 장치가 수납되어 일체로 형성된 것을 특징으로 하는 범용 신경망 보드.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009678A KR960001949B1 (ko) | 1992-06-04 | 1992-06-04 | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009678A KR960001949B1 (ko) | 1992-06-04 | 1992-06-04 | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940000989A true KR940000989A (ko) | 1994-01-10 |
KR960001949B1 KR960001949B1 (ko) | 1996-02-08 |
Family
ID=19334165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920009678A KR960001949B1 (ko) | 1992-06-04 | 1992-06-04 | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960001949B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242690B1 (ko) * | 1996-12-31 | 2000-02-01 | 강병호 | 어드레스 라인을 이용한 하위 장치 제어 장치 |
KR100624916B1 (ko) * | 2000-01-31 | 2006-09-19 | 주식회사 하이닉스반도체 | 게이트 전극 형성방법 |
-
1992
- 1992-06-04 KR KR1019920009678A patent/KR960001949B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242690B1 (ko) * | 1996-12-31 | 2000-02-01 | 강병호 | 어드레스 라인을 이용한 하위 장치 제어 장치 |
KR100624916B1 (ko) * | 2000-01-31 | 2006-09-19 | 주식회사 하이닉스반도체 | 게이트 전극 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960001949B1 (ko) | 1996-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
KR920000024A (ko) | 다중 클러스터 신호 처리기 | |
KR950033863A (ko) | 지능 메모리에 기초한 입출력 시스템 | |
KR900018852A (ko) | 디지탈 신호 프로세서용 입출력 장치 | |
EP0368655A3 (en) | Communication system using a common memory | |
KR980004067A (ko) | 멀티프로세서 시스템의 데이터 송수신장치 및 방법 | |
KR890017615A (ko) | 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템 | |
KR950033878A (ko) | 버스 시스템 | |
KR850001572A (ko) | 컴퓨터 계층 제어용 데이터 처리 시스템 | |
KR890015949A (ko) | 엘리베이터의 제어장치 | |
KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
KR940000989A (ko) | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 | |
EP0164972A3 (en) | Shared memory multiprocessor system | |
KR910003475A (ko) | 시퀀스 제어장치 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
RU92006469A (ru) | Система для распределенной обработки данных с общим устройством управления | |
KR890017607A (ko) | 메모리 억세스 순위제어수단을 갖는 데이타 처리 시스템 | |
KR920013160A (ko) | 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 | |
KR950004841A (ko) | 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치 | |
EP0377969A3 (en) | I/o cached computer systems | |
KR940023125A (ko) | 감시제어부와 모듈간의 정보교환버스 구조 | |
KR920016962A (ko) | 타 컴퓨터의 제어장치 | |
KR890000958A (ko) | 단말기용 카드리더기 | |
JPS6441059A (en) | Memory controller | |
KR930004875A (ko) | 다중 프로세서에 의한 패러렐 프로세싱 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |