KR950033863A - 지능 메모리에 기초한 입출력 시스템 - Google Patents

지능 메모리에 기초한 입출력 시스템 Download PDF

Info

Publication number
KR950033863A
KR950033863A KR1019950008738A KR19950008738A KR950033863A KR 950033863 A KR950033863 A KR 950033863A KR 1019950008738 A KR1019950008738 A KR 1019950008738A KR 19950008738 A KR19950008738 A KR 19950008738A KR 950033863 A KR950033863 A KR 950033863A
Authority
KR
South Korea
Prior art keywords
memory
processing
message
microcode
peripheral device
Prior art date
Application number
KR1019950008738A
Other languages
English (en)
Other versions
KR100379342B1 (ko
Inventor
아스타나 아브하야
로버트 크라바츠 마크
크르지자노프스키 폴
Original Assignee
엠.시몬스
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠.시몬스, 에이 티 앤드 티 코포레이션 filed Critical 엠.시몬스
Publication of KR950033863A publication Critical patent/KR950033863A/ko
Application granted granted Critical
Publication of KR100379342B1 publication Critical patent/KR100379342B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)
  • Computer And Data Communications (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 하나 이상의 능동 저장 요소를 포함한다. 각 능동 저장 요소는 메모리 요소와 이 메모리 요소와 연관된 처리요소를 구비한다. 이 메모리 요소는 특정한 기능을 실행하는 마이크로 코드를 포함한다. 제1버스가 처리요소를 호스트 프로세서에 접속시킨다. 제2버스가 처리요소를 주변 장치에 접속시킨다.

Description

지능 메모리에 기초한 입출력 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 원리에 따르는 컴퓨터 시스템의 일반화된 블럭도, 제4도는 메모리 모듈내에 메모리 시스템(20)의 ASE 유닛을 상호 접속시키는 네트워크의 한 구현례를 도시한 도면, 제5도는 ASE 유닛의 블럭도.

Claims (9)

  1. 하나 이상의 능동 저장 요소를 포함하는 메모리 시스템에 있어서, 각 능동 저자소자는 하나의 메모리 요소와, 특정 기능을 구현하기 위한 마이크로코드를 포함하는 상기 메모리 요소와 관련된 처리 요소와, 상기 처리 요소를 호스트 프로세서에 접속하는 제1버스와, 상기 처리 요소를 상기 제1버스 이외의 제2버스를 통해 주변 장치에 접속하는 제2수단을 포함하는 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서, 상기 제2수단은 상기 제2버스에 관해 소형 컴퓨터 시스템 인터페이스(SCSI)를 구현하는 것을 특징으로 하는 메모리 시스템.
  3. 제1항에 있어서, 다른 능동 저장 요소들의 메모리 요소들에 저장된 데이터에 대한 특정 처리의 실행을 돕기 위하여 다른 능동 저장 요소의 처리 요소들과 통신하는 수단을 더 포함하는 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서, 상기 마이크로를 실행하기 위해 메세지를 상기 처리요소에 전송하는 수단을 더 포함하는 것을 특징으로 하는 메모리 시스템.
  5. 제4항에 있어서, 제2능동 저장 요소에 포함된 마이크로코드를 실행하기 위해 제1능동 저장 요소에 의해 수신된 메시지를 상기 제2능동 저장 요소로 전송하는 수단을 더 포함하는 것을 특징으로 하는 메모리 시스템.
  6. 제4항에 있어서, 상기 메시지 전송 수단은 호스트 프로세서인 것을 특징으로 하는 메모리 시스템.
  7. 호스트 프로세서와, 하나 이상의 기능을 구현하기 위한 마이크로코드를 포함한 메모리 요소와 이와 관련된 처리 요소를 구비한 하나의 능동 저장 요소를 포함하는 메모리와, 적어도 하나의 주변장치와, 상기 처리 요소를 상기 호스트 프로세서에 접속시키는 제1포트와, 상기 호스트와 제1포트의 접속에 독립된 버스를 통해 상기 주변장치로부터 데이타를 수신하는 상기 처리 요소를 적어도 하나의 상기 주변장치에 접속시키는 제2포트와, 상기 마이크로코드를 실행하기 위해 메시지를 상기 처리요소에 전송하는 수단을 포함한 컴퓨터 시스템.
  8. 한 메모리 어레이를 형성하도록 상호 접속되고 버스 인터페이스에 접속된 하나 이상의 지능 메모리요소로 구성된 메모리 모듈에 있어서, 상기 각 메모리 요소는 하나 이상의 메모리 요소사이의 통신을 지정하는 스위칭 수단과, 상기 버스 인터페이스를 통해 데이터를 전송 및 수신할 수 있는 데이터 저장 수단과, 하나 이상의 기능을 실현하기 위한 마이크로코드를 포함한 프로그램 메모리와, 상기 프로그램 메모리와 관련되며 메세지 수신에 응답하여 상기 마이크로코드를 실행하는 처리 수단과, 한 주변 장치를 상기 처리 수단에 접속시키는 상기 버스 인터페이스외의 인터페이스 수단을 포함하는 것을 특징으로 하는 메모리 모듈.
  9. 능동 메모리 요소와 버스 인터페이스 사이의 통신을 지정하는 스위칭 수단과, 상기 버스 인터페이스와의 데이터 전송 및 수신 능력을 가진 데이터 저장수단과, 하나 이상의 기능을 구현하기 위한 마이크로코드를 포함한 프로그램 메모리와, 사익 프로그램 메모리와 관련되며 메시지의 수신에 응답하여 상기 마이크로코드를 실행하는 처리 수단과, 주변 장치를 상기 처리 수단에 접속하는 상기 버스 인터페이스 이외의 인터페이스 수단을 포함하는 능동 메모리 요소.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008738A 1994-04-22 1995-04-14 메모리시스템,컴퓨터시스템및,메모리모듈 KR100379342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23152894A 1994-04-22 1994-04-22
US231,528 1994-04-22

Publications (2)

Publication Number Publication Date
KR950033863A true KR950033863A (ko) 1995-12-26
KR100379342B1 KR100379342B1 (ko) 2003-07-18

Family

ID=22869616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008738A KR100379342B1 (ko) 1994-04-22 1995-04-14 메모리시스템,컴퓨터시스템및,메모리모듈

Country Status (5)

Country Link
US (1) US5590370A (ko)
EP (1) EP0679998A1 (ko)
JP (1) JP3554605B2 (ko)
KR (1) KR100379342B1 (ko)
CA (1) CA2145106C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232788A (ja) * 1996-12-17 1998-09-02 Fujitsu Ltd 信号処理装置及びソフトウェア
US6223301B1 (en) * 1997-09-30 2001-04-24 Compaq Computer Corporation Fault tolerant memory
US6658552B1 (en) * 1998-10-23 2003-12-02 Micron Technology, Inc. Processing system with separate general purpose execution unit and data string manipulation unit
US6938097B1 (en) * 1999-07-02 2005-08-30 Sonicwall, Inc. System for early packet steering and FIFO-based management with priority buffer support
JP2001184303A (ja) * 1999-12-22 2001-07-06 Nec Corp 可変長情報データアクセス方式
US20050240726A1 (en) * 2004-04-27 2005-10-27 Hitachi Global Storage Technologies Netherlands B.V. Synergistic hybrid disk drive
US8228902B2 (en) 2007-07-20 2012-07-24 Cisco Technology, Inc. Separation of validation services in VoIP address discovery system
US8204047B2 (en) * 2007-07-20 2012-06-19 Cisco Technology, Inc. Using PSTN reachability to verify caller ID information in received VoIP calls
US8228904B2 (en) * 2007-07-20 2012-07-24 Cisco Technology, Inc. Using PSTN reachability in anonymous verification of VoIP call routing information
US8228903B2 (en) * 2007-07-20 2012-07-24 Cisco Technology, Inc. Integration of VoIP address discovery with PBXs
US8199746B2 (en) 2007-07-20 2012-06-12 Cisco Technology, Inc. Using PSTN reachability to verify VoIP call routing information
US8121114B2 (en) 2009-02-12 2012-02-21 Cisco Technology, Inc. Prevention of voice over IP spam
US8072967B2 (en) * 2007-07-20 2011-12-06 Cisco Technology, Inc. VoIP call routing information registry including hash access mechanism
US8274968B2 (en) * 2007-07-20 2012-09-25 Cisco Technology, Inc. Restriction of communication in VoIP address discovery system
US8223755B2 (en) * 2007-07-20 2012-07-17 Cisco Technology, Inc. Node reputation based on knowledge of PSTN calls
US8223754B2 (en) * 2009-02-09 2012-07-17 Cisco Technology, Inc. Auto-configured voice over internet protocol
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
US8930618B2 (en) * 2010-08-24 2015-01-06 Futurewei Technologies, Inc. Smart memory
US10089043B2 (en) 2013-03-15 2018-10-02 Micron Technology, Inc. Apparatus and methods for a distributed memory system including memory nodes
US9779138B2 (en) 2013-08-13 2017-10-03 Micron Technology, Inc. Methods and systems for autonomous memory searching
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881164A (en) * 1983-12-30 1989-11-14 International Business Machines Corporation Multi-microprocessor for controlling shared memory
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
JPS61125664A (ja) * 1984-11-22 1986-06-13 Hitachi Ltd ネツトワ−クシステムにおけるメモリ管理方式
US4604683A (en) * 1984-12-10 1986-08-05 Advanced Computer Communications Communication controller using multiported random access memory
US4731737A (en) * 1986-05-07 1988-03-15 Advanced Micro Devices, Inc. High speed intelligent distributed control memory system
US5165023A (en) * 1986-12-17 1992-11-17 Massachusetts Institute Of Technology Parallel processing system with processor array and network communications system for transmitting messages of variable length
US5134711A (en) * 1988-05-13 1992-07-28 At&T Bell Laboratories Computer with intelligent memory system
US4949245A (en) * 1988-10-21 1990-08-14 Modular Computer Systems, Inc. Intermediate memory system for connecting microcomputers to a rotating disk memory
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
US5235685A (en) * 1989-05-11 1993-08-10 Data General Corp. Interface bus with independent data, command and direct control sections for parallel transfer of information between host and intelligent storage
EP0398523A3 (en) * 1989-05-19 1991-08-21 Hitachi, Ltd. A device for data i/o and execution support in digital processors
US5210860A (en) * 1990-07-20 1993-05-11 Compaq Computer Corporation Intelligent disk array controller
JP2719280B2 (ja) * 1992-09-07 1998-02-25 株式会社日立製作所 計算機システムと高速ｉ／ｏデータ転送方法
JPH06103243A (ja) * 1992-09-22 1994-04-15 Hitachi Ltd 通信機能付きメモリシステム

Also Published As

Publication number Publication date
EP0679998A1 (en) 1995-11-02
US5590370A (en) 1996-12-31
JP3554605B2 (ja) 2004-08-18
KR100379342B1 (ko) 2003-07-18
JPH07306824A (ja) 1995-11-21
CA2145106A1 (en) 1995-10-23
CA2145106C (en) 1999-08-24

Similar Documents

Publication Publication Date Title
KR950033863A (ko) 지능 메모리에 기초한 입출력 시스템
WO2000030321A3 (en) User-level dedicated interface for ip applications in a data packet switching and load balancing system
KR960006642A (ko) 멀티미디어 회의 시스템에서 사용하기 위한 향상된 주변장치
AU749264B2 (en) Resource interface unit for telecommunications switching node
KR960030633A (ko) 복수의 전화라인 억세스 기능을 가지는 팩시밀리 장치 및 그에 따른 억세스 방법
KR100200836B1 (ko) 무선호출기능을 구비한 통신장치 및 그 인터페이스방법
JPS615654A (ja) デイジタル回線終端置の初期設定方式
JPS589978B2 (ja) 計算機網構成方式
KR100451799B1 (ko) 운용 메모리부의 메모리 모듈
JPH054040Y2 (ko)
KR940023093A (ko) 운용/대기 모드를 이용한 멀티프로세서 시스팀에서의 프로세서간 통신방법
KR940000989A (ko) Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드
KR970024736A (ko) 망동기 3중화를 위한 프로세서간 통신장치.
KR940002722A (ko) 2개의 cpu로 구성된 시스템에서의 cpu간 데이타 전송 및 동기화방법
CN1272651A (zh) 计算机硬盘隔离装置
JPS63205757A (ja) 情報伝送システム
KR940017551A (ko) 공통선 신호장치의 신호메시지 처리 프로세서장치
KR920001889A (ko) 유닉스시스템의 이용자지원통신프로세서장치
KR950022597A (ko) 피포메모리를 이용한 프로세서간 통신장치
KR100307400B1 (ko) 통신 시스템에서의 프로세서간 데이터 전송장치
KR100308146B1 (ko) 음성인식시스템의메시지처리방법
KR100353447B1 (ko) 에이티엠 스위치를 이용한 프로세서간 통신 장치 및방법
KR960025102A (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
KR920014034A (ko) 순차처리프로그램을 위한 프로세서 유니트들간의 메세지 전송방법
KR980007204A (ko) 통합시그널 데이타 모드를 사용한 프로세스간 통신 프로토콜 구현방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 12