JPH06103243A

JPH06103243A - 通信機能付きメモリシステム

Info

Publication number: JPH06103243A
Application number: JP4252374A
Authority: JP
Inventors: Tetsuhiko Hirata; 哲彦平田; Tatsuya Yokoyama; 達也横山; Mika Mizutani; 美加水谷; Osamu Takada; 治高田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-22
Filing date: 1992-09-22
Publication date: 1994-04-15

Abstract

(57)【要約】【目的】分散処理システムへのアプローチの一つである
分散共有メモリの実現手段として通信機能付きメモリシ
ステムを提供する。【構成】主プロセッサ１０１、主メモリ１０２、各種Ｉ
／Ｏ１０３、ＲＯＭ１０４がシステムバス１０５に接続
されている計算機ハードウェア構成において、システム
バス１０５からのデータリード／ライトと、プロトコル
ＬＳＩ１０６からのデータリード／ライトのアクセス競
合を制御するポートコントローラ１０８、システムバス
１０５のアドレス線を分岐させてプロトコルＬＳＩ１０
６に入力する信号線１１１を設ける。【効果】Ｉ／Ｏ上のデータをネットワークに送出、受信
するのを効率良く行うことができ、ネットワーク負荷が
軽減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報通信ネットワーク
システムに関し、特に一般的なネットワーク環境で分散
共有メモリを実現するシステムに関する。

【０００２】

【従来の技術】現在、一般的な分散処理システムは、ネ
ットワーク上に分散した複数のプロセッサが、各々独立
したアドレス空間を持ち、それらがＩＰＣ(Interproces
sCommunication)／ＲＰＣ(Remote Procedure Call)で通
信するいわゆるメッセージパッシングが主流である。し
かし、ＲＰＣには以下の問題がある。

【０００３】ａ）ＲＰＣを使用すること自体が情報の所
在のローカル／リモートを区別していることになり、プ
ログラマの負担になる。

【０００４】ｂ）ＲＰＣによりインタフェース的には通
常のサブルーチンと同じイメージになるが、実際にはＲ
ＰＣで使える引き数の数（容量）に制限があり、コンテ
キスト依存のデータやデータ構造を引き数として送るの
が難しい。

【０００５】これに対し、ネットワーク上の複数プロセ
ッサによって論理的にメモリ空間を共有する分散共有メ
モリのアプローチがある。

【０００６】分散共有メモリには、メモリ転写のように
通信制御装置上のある限られたアドレス空間のデータに
ついては、周期的にブロードキャストすることにより常
に一致化を図ろうとするもの、あるいはＭｅｍｎｅｔの
ようにプロトコルレスにすることにより通信制御装置を
廃止してネットワークをメモリに直接接続しようとする
ものがある。

【０００７】なお、このような分散共有メモリの実現方
法に関しては、例えば An Analysis of Memnet: An Experiment in High−Spee
d Shared−Memory Local Networking, Gary S. Delp
他, Proc. of SIGCOM’88,pp165−174 において論じられている。

【０００８】

【発明が解決しようとする課題】上記公知例の技術は、
ＲＰＣ等を用いたメッセージパッシングでは、自ノード
内のコールについても通信が発生し、ローカリティのメ
リットが活かせない一方、分散共有メモリではキャッシ
ングによりローカリティのメリットを活かせることに着
目したものである。しかしながら同技術には以下に述べ
るような問題点があった。

【０００９】ａ）メモリ転写通信制御装置上の共有メモリは、ノード毎に固定エリア
が割り振られ、他のノードのエリアはリードオンリーに
なること。一定周期で常に情報をブロードキャストして
内容の一致化を図っているのでエリアが大きくとれない
こと（限られた時間内に送れる程度の情報量にしなけれ
ばならない）。ネットワークの負荷が常に発生するこ
と、など。

【００１０】ｂ）Ｍｅｍｎｅｔプロトコルレスでネットワークインタフェースを簡素化
しようとしているため、ヘテロジニアス（heterogeneo
us）環境、あるいはプロトコル制御の役割が大きいイン
ターネットワーク環境では使用出来ない。

【００１１】本発明の目的は、メモリ転写を不要にして
ネットワーク負荷を小さくした分散共有メモリを実現す
るシステムを提供することにある。

【００１２】本発明の他の目的は、Ｉ／Ｏ装置内データ
のネットワーク送受信を効率良く実行することのできる
システムを提供することにある。

【００１３】さらに本発明の他の目的は、ヘテロジニア
ス(heterogeneous）環境での分散共有メモリを実現する
システムを提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明は、通信制御装置上で実行されていた通信プロ
トコル処理をＬＳＩ化して計算機の主メモリに直接接続
し、主メモリへのリード／ライトをプロトコルＬＳＩを
通したネットワークアクセスに連動させるものである。
主メモリにプロトコルＬＳＩを接続するために、計算機
システムバス側からのアクセスと、プロトコルＬＳＩか
らのアクセスの競合を解決するポートコントローラ、お
よびアドレス情報を分岐させてプロトコルＬＳＩに接続
する信号線を設ける。なお、主メモリと通信制御機能を
共にＬＳＩ化してもよい。プロトコルＬＳＩの主メモリ
への接続により、主メモリを通信制御装置メモリとみな
すこともできる。

【００１５】さらに上記他の目的のために、プロトコル
ＬＳＩに標準プロトコルをインプリメントする。

【００１６】

【作用】通信制御処理をＬＳＩ化したプロトコルＬＳＩ
を主メモリに直接接続して、主メモリへのリード／ライ
トをプロトコルＬＳＩを通したネットワークアクセスに
連動させるためには、主メモリへのＲＥＡＤ／ＷＲＩＴ
Ｅ信号をキャッチすることが必要になる。このために、
計算機システムバスのアドレス線をポートコントローラ
のみでなく、プロトコルＬＳＩに分岐させて入力するこ
とにより、プロトコルＬＳＩは主メモリへのリード／ラ
イトをキャッチし、ネットワークへのデータ要求送出／
データ送出に備えることが出来る。具体的には、ライト
の場合にはＷＲＩＴＥ信号をキャッチすると、それが共
有アドレスエリアへの書き込みかローカルエリアへの書
き込みかを判別し、共有エリアへの書き込みの場合には
主メモリ上のデータに送信プロトコル処理を施し、デー
タをネットワークに向け送信する。リードの場合にはＲ
ＥＡＤ信号をキャッチするとそれが共有アドレスエリア
からの読みだしかローカルエリアからの読みだしかを判
別し、ローカルエリアからの場合はそのままネットワー
クインタフェースの処理を終了、共有エリアの場合に
は、そのデータが有効であるかどうかを判別し、有効で
ない場合は最新データを保持するエンドシステムに向け
て最新データの送信要求を送る。その後、送られてきた
データを受信し、共有アドレスエリアへ格納する。

【００１７】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。［第１実施例］図１は、本発明の特徴を表す計算機シス
テムのハードウェア構成例を示したものである。計算機
１００の主プロセッサ１０１、主メモリ１０２、各種Ｉ
／Ｏ１０３、ＲＯＭ１０４は、各々計算機システムバス
１０５に接続されている。１０６は、通常Ｉ／Ｏの一つ
として考えられている通信制御装置をＬＳＩ化したプロ
トコルＬＳＩ（以下ＰＬＳＩと称す）である。主メモリ
１０２とＰＬＳＩ１０６は通信機能付きメモリ１１０と
して一体に形成されている。

【００１８】主メモリ１０２とＰＬＳＩ１０６の間に
は、ポートコントローラ１０８が設けられ、システムバ
ス１０５からの情報と、ネットワーク１０７からの情報
がアクセス競合した場合の制御を実行する。１１１は、
主プロセッサ１０１の主メモリ１０２へのリード／ライ
ト信号をＰＬＳＩにも伝えるための制御線である。１１
２は主メモリ内に設けられた通信制御用のバッファメモ
リである。このような構成により、主メモリ１０２から
ネットワーク１０７へ直接主メモリ上の情報データを送
信／受信する。ここでいう直接とは、例えばデータ送信
の場合、システムバス１０５を介して主メモリ１０２か
ら通信用のＩ／Ｏにデータを書き込み、その後ネットワ
ーク伝送路１０７へデータを送出するのではなく、ネッ
トワーク伝送路１０７に向けて主メモリ１０２が開かれ
ているという意味である。

【００１９】図２は本発明による情報通信ネットワーク
システムの構成例を示す図である。この情報通信ネット
ワークシステムは、主プロセッサ１０１Ａ、主メモリ１
０２Ａ、ＰＬＳＩ１０６Ａ、ディスク３０１からなるエ
ンドシステム１００Ａと、主プロセッサ１０１Ｂ、主メ
モリ１０２Ｂ、ＰＬＳＩ１０６Ｂからなるエンドシステ
ム１００Ｂと、主プロセッサ１０１Ｃ、主メモリ１０２
Ｃ、ＰＬＳＩ１０６Ｃからなるエンドシステム１００Ｃ
と、主プロセッサ１０１Ｄ、主メモリ１０２Ｄ、ＰＬＳ
Ｉ１０６Ｄからなるエンドシステム１００Ｄとが、ネッ
トワーク１０７に接続されたものである。このような情
報通信ネットワークシステムの使用法の一つとして分散
共有メモリがある。分散共有メモリとは、複数プロセッ
サ（１０１Ａ〜１０１Ｄ）がそれぞれの主メモリ（１０
２Ａ〜１０２Ｄ）上に共有アドレス空間の一部を持ち、
プロセッサ間でページを送受信することによりメモリの
共有を実現するものである。

【００２０】図３は分散共有メモリの概念を説明する図
である。各プロセッサの共有アドレス空間の一部は共用
メモリのキャッシュとみなすことが出来る。すなわち、
共用メモリ４０６には、Ａという情報を持つページ４０
１と、Ｂという情報を持つページ４０２と、Ｃという情
報を持つページ４０３があり、エンドシステム１０７Ａ
の主プロセッサ１０１Ａは、共有アドレス空間４０４
Ａ、ローカルエリア４０５Ｂからなる主メモリ１０２Ａ
をアクセスし、図では共有アドレス空間４０４Ａにはペ
ージ４０１の情報Ａが入っている。エンドシステム１０
７Ｂ、１０７Ｃも同様に、１０７Ｂの共有アドレス空間
４０４Ｂにはページ４０３の情報Ｃが、１０７Ｃの共有
アドレス空間４０４Ｃにはページ４０２の情報Ｂが入っ
ている。従来、このような分散共有メモリは、周期的に
各エンドシステムの共有アドレス空間へ情報をブロード
キャストするメモリ転写、プロトコルレスの方向で実現
を図るＭｅｍｎｅｔなど、いずれにしてもホモジニアス
な環境での実現が検討されている。これをヘテロジニア
ス環境で実現するのが本発明の特徴の１つである。

【００２１】図４は、主メモリ１０２およびＰＬＳＩ１
０６についてより詳細に表した図である。主メモリ１０
２は、共有アドレスエリア４０４、ローカルエリア４０
５から成り、共有アドレスエリア４０４の一部が通信制
御用バッファ１１２となっている。。ＰＬＳＩ１０６
は、ネットワーク伝送路の制御を実行するネットワーク
制御部７０３、プロトコルの処理を実行するプロセッサ
コア７０１及びこのコアプロセッサで実行するプログラ
ムを格納するプログラムメモリ７０２から成る。システ
ムバスを構成するアドレスバス７０４、データバス７０
５のうち、アドレスバス７０４からポートコントローラ
１０８に入るアドレス線は、制御線１１１でＰＬＳＩ１
０６にも伝えられ、データのリード／ライトが共有アド
レスエリア４０４へのものか、ローカルエリア４０５へ
のものかをＰＬＳＩ１０６で判断する。これによって、
主プロセッサ１０１は通信を意識することなしにリード
／ライトの延長でネットワーク送受信を実行することに
なる。

【００２２】図５、図６は主メモリへのシステムバスか
らのデータライト／リード時のＰＬＳＩコア７０１の処
理概要である。まず、図５において、主メモリ１０２へ
のライトが発生すると、ＰＬＳＩはＷＲＩＴＥ信号をキ
ャッチし（８０１）、それがローカルエリア４０５への
書き込みか、あるいは共有メモリエリア４０４への書き
込みかを判別する（８０２）。ローカルエリアの場合に
はそのまま処理を終了する。共有アドレスエリア４０５
への書き込みの場合は、自プロセッサ１０１がデータを
ライトしたタイミング、又は他ノードのプロセッサがそ
のページを読みだしアクセスするタイミング、でデータ
の送信が発生するので、ＰＬＳＩで送信のためのプロト
コル処理を行なった後（８０３）、データをネットワー
クに向け送信する（８０４）。この後、主プロセッサ１
０１に向けてライトの完了が報告される。

【００２３】次に図６において、主メモリ１０２へのリ
ードが発生すると、ＰＬＳＩはＲＥＡＤ信号をキャッチ
し（９０１）、それがローカルエリア４０５のリード
か、あるいは共有アドレスエリア４０４のリードかを判
別する（９０２）。ローカルエリアの場合にはそのまま
処理を終了する。共有アドレスエリアのリードの場合に
は、そのデータが最新で有効か、あるいは無効かを判別
し（９０３）、有効の場合はそのまま処理を終了する。
共有アドレスエリアのデータが無効の場合には、最新デ
ータを保持するエンドシステムへの最新データ要求を送
信し（９０４）、データが送られてきたら（９０５）、
受信処理した後、共有アドレスエリアへ書き込む（９０
６）。この後、主プロセッサ１０１にリードデータが転
送される。共有アドレスエリアのデータが最新かどうか
の判断をするためのフラグはＰＬＳＩ１０６に持ち、こ
の値は一般的にはｄｉｒｔｙ、ｓｈａｒｅｄｄｉｒｔ
ｙ、ｖａｌｉｄ、ｉｎｖａｌｉｄ等の値をとる。

【００２４】次に、従来のＩ／Ｏデータ送信と本発明に
よるＩ／Ｏデータ送信について説明する。まず、図７
は、従来の計算機システムの構成例である。図１との対
比のために説明すると、通信制御装置２０１は、主プロ
セッサ１０１、主メモリ１０２、各種Ｉ／Ｏ１０３、Ｒ
ＯＭ１０４が接続されている計算機システムバス１０５
に接続され、この通信制御装置２０１経由でネットワー
ク１０７へデータを送受信する。すなわち、ディスク３
０１に納められているデータをネットワーク１０７へ送
信したい場合、主プロセッサ１０１は、ディスク３０１
から一旦主メモリ１０２へデータを読みだし、プロトコ
ル処理を施した後通信制御装置２０１へ転送して、ネッ
トワーク１０７へデータを送出する。換言すると二段階
にわたるデータ転送を行っている。

【００２５】一方図８は、本発明によるデータ送信につ
いて説明する図である。

【００２６】本発明の方法によれば、主プロセッサ１０
１はディスク３０１から主メモリ１０２のバッファへデ
ータを一度読み出すだけで良く、その後はＰＬＳＩ１０
６がネットワークへとデータを直接送出する。通信機能
付きメモリシステムの導入により、計算機の主プロセッ
サ１０は、主メモリ１０２を通信制御装置メモリと同じ
感覚で扱うことができるようになる。そのため、従来Ｉ
／Ｏ（３０１）上のデータをネットワークに送出する際
の、Ｉ／Ｏから主メモリへのデータ一時格納、及び主メ
モリから通信制御装置の共有メモリへのデータコピーが
各々１回、計２回かかっていたのを、本発明では１回に
してむだを省き、Ｉ／Ｏから主メモリを経由して直接ネ
ットワークにデータを転送することが出来る。ネットワ
ークからデータを受信した場合にも、直接主メモリを経
由してＩ／Ｏへ格納することが出来る。

【００２７】このように、本実施例によれば、ヘテロジ
ニアス環境での分散共有メモリを実現できるほか、ネッ
トワークインタフェースにおいてデータコピーオーバヘ
ッド削減の効果がある。

【００２８】［第２実施例］図９は、主メモリ１０２と
ＰＬＳＩ１０６を１チップに納めた通信機能付きメモリ
１１０を表す図である。１チップ内に納められた通信機
能付きメモリ１１０の機能は、大きくはメモリ機能、通
信機能、ポートコントローラの三つである。メモリ機能
としては、共有アドレスエリア４０４、ローカルエリア
４０５からなる主メモリ１０２を持つ。通信機能として
は、ネットワーク制御部７０３、プロトコル処理用プロ
セッサコア７０１、プロトコル処理プログラムを格納す
るプログラムメモリ７０２がある。

【００２９】本実施例は、現在は記憶機能と計算機能を
融合するアーキテクチャとして開発の進められている機
能メモリの一つとして、通信機能を持った機能メモリを
目指すものであり、メモリへのリード／ライト感覚でネ
ットワークアクセスが出来るような、ネットワークの存
在を意識させないネットワークの実現に効果がある。

【００３０】［第３実施例］図１０は、通信機能付きメ
モリ１１０のＰＬＳＩ１０６を着脱自在とした例であ
る。ＰＬＳＩ１０６の接続口として、主メモリ１０２の
前段にあらかじめポートコントローラ１０８を準備して
おき、後からＰＬＳＩ１０６をソケット１２０に差し込
むだけで接続できるような手段を設けておくものであ
る。

【００３１】この実施例によれば、システムの変化に容
易に対処できる。例えば、ネットワークの種類がイーサ
ーネットからＦＤＤＩに変わり、伝達速度が１０メガビ
ットから１００メガビットに変わったとしても、ＰＬＳ
Ｉ部分のみを変換すれば、他の部分の構成はそのまま
で、新しいシステムに適応できる。あるいはまた、プロ
トコルがＴＣＰ／ＩＰからＯＳＩ参照モデルに変わるよ
うな場合も、ＰＬＳＩ１０６のみ交換すれば足りる。

【００３２】［第４実施例］図１１は、ＬＡＮ／ＷＡＮ
／ＬＡＮ接続されたインターネットワーク環境における
本発明の実施例を示す図である。通信機能付きメモリ１
１０Ａを使ってＬＡＮ１３０１に接続されたエンドシス
テム１００Ａは、ＷＡＮ１３０２経由で通信機能付きメ
モリ１１０Ｂを使ってＬＡＮ１３０３に接続されたエン
ドシステム１００Ｂと情報のやり取りをする。従来、メ
モリ転写、Ｍｅｍｎｅｔにおいては図１２、図１３のレ
イヤ１あるいは２相当の処理しか行なっておらず、ホモ
ジニアス環境でのみ分散共有メモリを実現しているが、
本発明のプロトコルＬＳＩは、レイヤ３をカバーしてい
るので、図１１のインターネット（ＬＡＮ−ＷＡＮ−Ｌ
ＡＮ）環境や、ヘテロジニアス環境での分散共有メモリ
実現が可能になる。

【００３３】図１２は、国際標準であるＯＳＩ参照モデ
ルに基づくプロトコルレイヤを示した図である。下位か
ら順にフィジカルレイヤ、データリンクレイヤ、ネット
ワークレイヤ、トランスポートレイヤ、セションレイ
ヤ、プレゼンテーションレイヤ、アプリケーションレイ
ヤの７層構造である。本実施例では、このうちフィジカ
ルレイヤからトランスポートレイヤまで（レイヤ１〜レ
イヤ４）をＰＬＳＩで、セションレイヤからアプリケー
ションレイヤまで（レイヤ５〜レイヤ７）を計算機主プ
ロセッサで実行する。

【００３４】図１３は、業界標準であるＴＣＰ／ＩＰプ
ロトコルのレイヤ構造を示した図である。下位のフィジ
カルレイヤはＯＳＩと変わらないが、データリンクレイ
ヤ、ネットワークレイヤとしてＩＰが、トランスポート
レイヤとしてＴＣＰ、ＵＤＰが、セションレイヤ以上は
アプリケーションである。本実施例では、このうちフィ
ジカルレイヤからＴＣＰレベルまでをＰＬＳＩで、セシ
ョンレイヤ以上のアプリケーションを計算機主プロセッ
サで実行する。本実施例によれば、インターネットワー
ク環境で分散共有メモリが実現できる。

【００３５】［第５実施例］図１４は、本発明を携帯端
末に適用した例である。携帯端末１６０１は、持ち運び
が出来るように、主メモリ１０２と組み合わせるＰＬＳ
Ｉ１６０２を無線アンテナ１０７に接続して無線対応と
したものである。すなわち、図６のネットワーク制御７
０３を例えば無線ＬＡＮ用ＭＡＣ制御としたものであ
る。

【００３６】図１５は、本発明を電子手帳に適用した例
である。通信機能付きメモリ１１０をＩＣカード化する
などコンパクトになれば、電子手帳１７０１とパソコ
ン、ＷＳ１７０２とを無線ネットワーク１７０３で結ん
だシステムを構築できる。本実施例によれば、情報機器
のコンパクト化にあわせた無線ネットワークシステムの
構築が容易になる。

【００３７】

【発明の効果】本発明による通信機能付きメモリシステ
ムは、以下に記載されるような効果を奏する。通信機能
付きメモリシステムの導入により、計算機の主プロセッ
サは、主メモリを通信制御装置メモリと同じ感覚で扱う
ことが出来るようになるため、Ｉ／Ｏ上のデータをネッ
トワークに送出又は受信するネットワーク送受信を効率
良く行うことができる。すなわち、Ｉ／Ｏ上のデータを
ネットワークに送出する際のＩ／Ｏから主メモリシステ
ム空間へのデータ一時格納、および主メモリから通信制
御装置メモリへのデータムーブという２回のデータコピ
ーのうち、主メモリから通信制御装置へのデータコピー
を省くことが出来る。逆にネットワークからデータを受
信した場合にも直接主メモリにデータが格納される。

【００３８】また、メモリ転写に比べて、共有アドレス
エリアのデータが書き変わった場合にのみ通信が発生す
るので、伝送路の負荷を低減することが出来ると共に、
共有メモリエリアを広くとれる。さらに、リード／ライ
トが固定化されている共有エリアを自由にリード／ライ
トできるようになる。さらに、標準プロトコルをサポー
トしているため、プロトコルがないとつながらないイン
ターネットワーク環境や、へテロジニアス環境での効率
良い分散共有メモリが可能になる。

【図面の簡単な説明】

【図１】本発明の計算機システムハードウェア構成図。

【図２】本発明による情報通信ネットワークシステム構
成例。

【図３】分散共有メモリ概念説明図。

【図４】主メモリ−プロトコルＬＳＩ接続関連図。

【図５】主メモリライト時のプロトコルＬＳＩ処理フロ
ー。

【図６】主メモリリード時のプロトコルＬＳＩ処理フロ
ー。

【図７】従来構成の場合のネットワーク送信時のデータ
の流れ。

【図８】本発明による構成の場合のネットワーク送信時
のデータの流れ。

【図９】１チップ通信機能付きメモリの構成。

【図１０】プロトコルＬＳＩを着脱可能とした構成図。

【図１１】インターネットワークシステム構成例。

【図１２】ＯＳＩプロトコルレイヤ。

【図１３】ＴＣＰ／ＩＰプロトコルレイヤ。

【図１４】通信機能付きメモリの携帯端末への適用例。

【図１５】通信機能付きメモリの電子手帳への適用例。

【符号の説明】

１００…計算機、１０１…主プロセッサ、１０２…主メ
モリ、１０３…各種Ｉ／Ｏ、１０４…ＲＯＭ、１０５…
システムバス、１０６…プロトコルＬＳＩ（ＰＬＳ
Ｉ）、１０７…ネットワーク、１０８…ポートコントロ
ーラ、１１０…１チップ通信機能付きメモリ、１１１…
アドレス信号線、

───────────────────────────────────────────────────── フロントページの続き (72)発明者高田治神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内

Claims

【特許請求の範囲】

【請求項１】主プロセッサ、主メモリ及び各種Ｉ／Ｏが
システムバスを介して接続されている計算機において、伝送路アクセス制御を実行するネットワーク制御部、通
信プロトコル処理を実行するコアプロセッサ、該コアプ
ロセッサのファームウェアを格納するプログラムメモリ
から成るプロトコル処理回路を、ポートコントローラを
介して前記主メモリに直接接続して通信機能付きメモリ
としたことを特徴とする計算機。
【請求項２】請求項１記載の計算機において、前記シス
テムバスのアドレス線から前記主メモリへの信号線を分
岐させて前記プロトコル処理回路に入力する信号線を設
け、前記ポートコントローラは、前記システムバスからのデ
ータリード／ライトと、前記プロトコル処理回路からの
データリード／ライトのアクセス競合制御を行うよう構
成したことを特徴とする計算機。
【請求項３】請求項１記載の計算機において、前記通信
プロトコル処理回路をインターネットワーク環境への計
算機接続には欠かせない標準プロトコルによるプロトコ
ルＬＳＩとしたことを特徴とする通信機能付きメモリを
備えた計算機。
【請求項４】主プロセッサ、主メモリ及び各種Ｉ／Ｏが
システムバスを介して接続された計算機におけるメモリ
システムであって、伝送路アクセス制御を実行するネットワーク制御部と、
通信プロトコル処理を実行するコアプロセッサ部と、コ
アプロセッサのファームウェアを格納するプログラムメ
モリからなる通信プロトコル処理回路を備え、前記計算機の主メモリが共有アドレスエリアとローカル
エリアからなり、前記共有アドレスエリアに通信制御用
のバッファを有することを特徴とする通信機能付きメモ
リシステム。
【請求項５】伝送路アクセス制御を実行するネットワー
ク制御部、通信プロトコル処理を実行するコアプロセッ
サ部、該コアプロセッサのファームウェアを格納するプ
ログラムメモリ部の３部分から成る通信機能部、計算機
主メモリ部、計算機システムバスからのデータリード／
ライトと前記通信機能部からのデータリード／ライトの
アクセス競合制御のためのポートコントロール部、およ
び前記システムバスのアドレス線から前記主メモリ部へ
の信号線を分岐させて前記通信機能部に入力する信号線
を、１チップのＬＳＩとしたことを特徴とする通信機能
付きメモリシステム。
【請求項６】主プロセッサ、主メモリ及び各種Ｉ／Ｏが
システムバスを介して接続された携帯端末であって、伝
送路アクセス制御を実行するネットワーク制御部と、通
信プロトコル処理を実行するコアプロセッサ部と、コア
プロセッサのファームウェアを格納するプログラムメモ
リからなるプロトコル処理回路を備え、該プロトコル処
理回路が前記主メモリに接続され、さらに前プロトコル
処理回路に接続されるネットワーク伝送路を無線化した
ことを特徴とする携帯端末。
【請求項７】主プロセッサ、主メモリ及び各種Ｉ／Ｏが
システムバスを介して接続され、伝送路アクセス制御を
実行するネットワーク制御部と、通信プロトコル処理を
実行するコアプロセッサ部と、コアプロセッサのファー
ムウェアを格納するプログラムメモリからなるプロトコ
ル処理回路が前記主メモリに直接接続された計算機によ
るネットワーク送受信方法において、前記主プロセッサが前記各種Ｉ／Ｏから前記主メモリへ
データを読み出し、前記プロトコル処理回路がネットワ
ークへ前記データを送信する、ことを特徴とするネット
ワーク送受信方法。
【請求項８】請求項７記載のネットワーク送受信方法に
おいて、前記主メモリがローカルエリア及び共有メモリ
エリアを有し、前記主メモリへのライトが発生したと
き、前記プロトコル処理回路がライト信号をキャッチ
し、前記主メモリのいずれのエリアへの書き込みか判別
し、前記共有メモリエリアへの書き込みの場合、前記デ
ータを書き込み、前記プロトコル処理回路で送信のため
のプロトコル処理を行った後、前記ネットワークに向け
送信する、ことを特徴とするネットワーク送受信方法。
【請求項９】請求項８記載のネットワーク送受信方法に
おいて、前記主メモリへのリードが発生したとき、前記
プロトコル処理回路がリード信号をキャッチし、前記共
有メモリエリアのリードの場合には、そのデータが有効
か無効か判別し、無効の場合には最新データを受信して
前記共有メモリエリアに書き込む、ことを特徴とするネ
ットワーク送受信方法。