JP3515985B2 - プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム - Google Patents
プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステムInfo
- Publication number
- JP3515985B2 JP3515985B2 JP2002079359A JP2002079359A JP3515985B2 JP 3515985 B2 JP3515985 B2 JP 3515985B2 JP 2002079359 A JP2002079359 A JP 2002079359A JP 2002079359 A JP2002079359 A JP 2002079359A JP 3515985 B2 JP3515985 B2 JP 3515985B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- program
- apu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/50—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterized by details of game servers
- A63F2300/53—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterized by details of game servers details of basic data processing
- A63F2300/538—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterized by details of game servers details of basic data processing for performing operations on behalf of the game client, e.g. rendering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Description
セッサ用アーキテクチャとコンピュータ・ネットワーク
とに関し、広帯域環境におけるコンピュータ・プロセッ
サおよびコンピュータ・ネットワーク用アーキテクチャ
に関する。さらに、本発明は、このようなアーキテクチ
ャのためのプログラミング・モデルに関する。
・ネットワーク(オフィスのネットワークで使用される
ローカル・エリア・ネットワーク(LAN)やインターネ
ットのようなグローバルネットワークなど)の計算用装
置は、スタンド・アローン型の計算用として主として設
計されてきた。コンピュータ・ネットワークを介するデ
ータとアプリケーション・プログラム(“アプリケーシ
ョン”)の共用は、これらのコンピュータおよびコンピ
ューティング・デバイスの主要な設計目標ではなかっ
た。これらのコンピュータとコンピューティング・デバ
イスは、また、様々な異なるメーカー(モトローラ、イ
ンテル、テキサス・インスツルメント、ソニーなど)に
よって製造された広範囲の異なるタイプのプロセッサを
用いて一般に設計されたものである。これらのプロセッ
サの各々は、それ自身の特定の命令セットと命令セット
・アーキテクチャ(ISA)とを持っている。すなわち、
それ自身の特定のセットのアセンブリ言語命令と、これ
らの命令を実行する主演算装置と記憶装置のための構造
とを有する。プログラマは、各プロセッサの命令セット
とISAとを理解してこれらのプロセッサ用のアプリケ
ーションを書くことを要求される。今日のコンピュータ
・ネットワーク上でのコンピュータとコンピューティン
グ・デバイスには異なった種類が混在していることか
ら、データとアプリケーションの共用及びその処理は複
雑になっている。さらに、この複数種が混在する環境に
対する調整を行うために、多くの場合、同じアプリケー
ションであっても複数のバージョンを用意することが必
要となっている。
ットと接続されたタイプのコンピュータやコンピューテ
ィング・デバイスは広範囲に及ぶ。パーソナル・コンピ
ュータ(PC)とサーバーに加えて、これらのコンピュー
ティング・デバイスの中にはセルラー電話、移動用コン
ピュータ、個人用情報機器(PDA)、セット・トップ・
ボックス、デジタルテレビ並びにその他の装置が含まれ
る。コンピュータやコンピューティング・デバイスにお
いて異種製品が混在する中でのデータやアプリケーショ
ンを共用することに起因して、大きな問題が生じてい
る。
手法が試みられてきた。これらの手法の中には、特に、
優れたインターフェースと複雑なプログラミング手法が
含まれる。これらの解決方法では、処理パワーの実質的
増加の実現がしばしば要求される。また、これらの解決
方法では、アプリケーションの処理に必要な時間と、ネ
ットワークを介するデータ伝送に必要な時間とが実質的
に増加してしまうという結果がしばしば生じる。
ョンとは別個に、インターネットを介して伝送される。
このアプローチでは、アプリケーションに対応した各セ
ットの伝送データにアプリケーション自体をも送る必要
はなくなっている。従って、このアプローチによって、
必要とされる帯域幅の量は最少化されるものの、ユーザ
ーには不満の原因となることも多々ある。つまり、クラ
イアント側のコンピュータでは、この伝送データを利用
するための適正なアプリケーション、あるいは最新のア
プリケーションを入手できない事態も生じ得る。また、
このアプローチでは、ネットワーク上のプロセッサによ
って用いられている複数の異種ISAと命令セットに対
応して、各アプリケーション毎にバージョンの異なる複
数のアプリケーションを用意することが要求される。
題の解決が試みられている。このモデルでは、厳しいセ
キュリティ・プロトコルに準拠する小さなアプリケーシ
ョン(“アプレット(applet)”)が用いられている。アプ
レットは、ネットワークを介してサーバー側コンピュー
タから送信されてクライアント側コンピュータ(“クラ
イアント”)によって実行される。異なるISAを使用
しているクライアント毎に、同じアプレットであっても
異なるバージョンを送信するという事態を避ける必要が
あるため、すべてのJavaアプレットは、クライアン
ト側のJava仮想マシーン上で実行される。Java
仮想マシーンとは、JavaISAと命令セットとを備
えたコンピュータをエミュレートするソフトウェアであ
る。しかし、このソフトウェアは、クライアント側のI
SAとクライアント側の命令セットにより実行される。
クライアント側ではISAと命令セットが各々異なる
が、与えられるJavaの仮想マシーンのバージョンは
一つである。したがって、複数の各アプレットごとに異
なるバージョンを用意する必要はない。各クライアント
では、当該クライアントにおけるISAと命令セットに
対応した適正なJava仮想マシーンだけをダウンロー
ドすれば、javaアプレットを実行できる。
命令セットに対して異なるバージョンのアプリケーショ
ンを書かなければならないという課題は解決されている
ものの、Javaの処理モデルでは、クライアント側の
コンピュータに対してソフトウェアの追加層が要求され
る。ソフトウェアのこの追加層のためにプロセッサの処
理速度は著しく低下する。この速度の低下は、リアルタ
イムのマルチメディア・アプリケーションについて特に
著しい。また、ダウンロードされたJavaアプレット
の中にはウィルス、処理上の誤動作などが含まれている
可能性がある。これらのウィルスと誤動作はクライアン
トのデータベースの破損やその他の損害の原因となる可
能性がある。Javaモデルで用いられているセキュリ
ティ用プロトコルでは、“サンドボックス(sandbox)”
(Javaアプレットがそれ以上はデータを書き込むこ
とができない、クライアント側のメモリ内のスペース)
というソフトウェアを設けることにより、この問題の解
決が試みられているとはいえ、このソフトウェア駆動型
セキュリティ・モデルはその実行時に頻繁に不安定にな
り、より多くの処理が必要となる。
ワーク用アプリケーションがますます重要なものになり
つつある。これらのネットワーク用アプリケーションで
は非常に高速な処理が要求される。将来、そのようなア
プリケーション用として毎秒何千メガビットものデータ
が必要となるかもしれない。ネットワークの現今のアー
キテクチャ、および、特にインターネットのアーキテク
チャ、並びに、Javaモデルなどで現在実施されてい
るプログラミング・モデルでこのような処理速度に到達
することは非常に難しい。
テクチャと、コンピュータ・ネットワーク用の新しいア
ーキテクチャと、新しいプログラミング・モデルとが求
められている。この新しいアーキテクチャとプログラミ
ング・モデルとによって、計算上の負担が付加されるこ
となく、ネットワークの様々なメンバー間でのデータと
アプリケーションの共用という問題が解決されることが
望ましい。また、この新しいコンピュータ・アーキテク
チャと、プログラミング・モデルとによって、ネットワ
ークのメンバー間でのアプリケーションとデータの共用
時に生じる、固有のセキュリティ上の問題も解決される
ことが望ましい。
いては、コンピュータと、コンピューティング・デバイ
スと、コンピュータ・ネットワーク(あるいはコンピュ
ータ・ネットワークに代えて、コンピュータ・ネットワ
ーク・システムや複数のコンピュータを備えたコンピュ
ータ・システムというカテゴリーや形態とすることもで
きる)とのための新しいアーキテクチャが提供される。
他の実施形態では、本発明は、これらのコンピュータ、
コンピューティング・デバイスおよびコンピュータ・ネ
ットワークのための新しいプログラミング・モデルを提
供するものである。
ークのすべてのメンバー(ネットワーク上のすべてのコ
ンピュータとコンピューティング・デバイス)は共通の
コンピューティング・モジュールから構成される。この
共通のコンピューティング・モジュールは均一な構造を
有し、好適には同じISAが使用される。ネットワーク
のメンバーとして、クライアント、サーバー、PC、移
動用コンピュータ、ゲーム用マシーン、PDA、セット
・トップ・ボックス、電気機器、デジタルテレビ、およ
び、コンピュータ・プロセッサを用いるその他の装置が
挙げられる。均一なモジュラー構造によって、ネットワ
ークのメンバーによるアプリケーションとデータの効率
的高速処理と、ネットワークを介するアプリケーション
とデータの高速伝送とが可能となる。またこの構造によ
って、様々なサイズと処理パワーを持つネットワークの
メンバーの構成が単純化され、これらのメンバーによる
処理用アプリケーションの作成が単純化される。
ットワークにおいて、前記ネットワークと接続された複
数のプロセッサを有し、前記プロセッサの各々が、同じ
命令セット・アーキテクチャを有する複数の第1の処理
ユニットと、前記第1の処理ユニットを制御するための
第2の処理ユニットとを有し、前記第1の処理ユニット
が、前記ネットワークを介して伝送されるソフトウェア
・セルを処理するために作動可能であり、前記ソフトウ
ェア・セルの各々が、前記命令セット・アーキテクチャ
と互換性のあるプログラムと、前記プログラムと関連付
けられたデータと、前記ネットワークを介して伝送され
る前記ソフトウェア・セルのすべての間で前記ソフトウ
ェア・セルを一意的に識別するための識別子(例えばセ
ルの識別番号)と、を有することを特徴とするコンピュ
ータ・ネットワークも提供される。
ットワークと接続される複数のプロセッサを有するコン
ピュータ・システムであって、前記プロセッサの各々
が、同じ命令セット・アーキテクチャを有する複数の第
1の処理ユニットと、前記第1の処理ユニットを制御す
るための第2の処理ユニットとを有し、前記第1の処理
ユニットが、前記ネットワークを介して伝送されるソフ
トウェア・セルを処理するために作動可能であり、前記
ソフトウェア・セルの各々が、前記命令セット・アーキ
テクチャと互換性のあるプログラムと、前記プログラム
と関連付けられたデータと、前記ネットワークを介して
伝送される前記ソフトウェア・セルのすべての間で前記
ソフトウェア・セルを一意的に識別するための識別子
(例えばセルの識別番号)と、を有することを特徴とす
るコンピュータ・システムも提供される。
ネットワークを介する伝送用ソフトウェア・セルのデー
タ・ストリームにおいて、前記コンピュータ・ネットワ
ークが、複数のプロセッサを有し、前記ソフトウェア・
セルの各々が、前記プロセッサの中の1以上によって処
理するためのプログラムと、前記プログラムと関連付け
られたデータと、前記ネットワークを介して伝送される
すべてのソフトウェア・セルの中で前記ソフトウェア・
セルを一意的に識別するグローバルな識別子と、を有す
ることを特徴とするデータ・ストリームも提供される。
なお、上記構成において、「データ・ストリーム」とい
う形態に代えて、「データ構造」という形態、あるいは
「上述のような構造を有するデータ」という形態で本発
明を提供することも可能である。
クを介してデータとアプリケーションを伝送するため
の、また、ネットワークのメンバー間でデータとアプリ
ケーションを処理するための新しいプログラミング・モ
デルを提供する。このプログラミング・モデルでは、ネ
ットワークのいずれのメンバーでも処理できる、ネット
ワークを介して伝送されるソフトウェア・セルが使用さ
れる。各ソフトウェア・セルは同じ構造を有し、アプリ
ケーションとデータの双方を含むことが可能である。モ
ジュラー型コンピュータ・アーキテクチャによって提供
される高速処理と伝送速度の結果、これらのセルの高速
処理が可能となる。アプリケーション用コードは同じ共
通の命令セットとISAに好適に基づくものである。各
ソフトウェア・セルは、グローバルな識別子(グローバ
ルID)と、セルの処理に必要な計算用リソースの量に
ついて説明する情報とを好適に含むことが望ましい。す
べての計算用リソースは同じ基本構造を有し、同じIS
Aが用いられているので、このセルの処理を実行する特
定のリソースは、ネットワーク上のどこにでも配置が可
能となり、動的に割り当てることができる。
・エレメント(PE)である。PEは、好適には、処理ユ
ニット(PU)、ダイレクト・メモリ・アクセス・コント
ローラ(DMAC)および複数の付加処理ユニット(AP
U)を具備することが望ましい。好ましい実施形態で
は、1つのPEは8つのAPUを具備する。PUとAP
Uとは、クロスバ・アーキテクチャを好適に備えている
共用ダイナミック・ランダム・アクセス・メモリ(DR
AM)を用いてリアルタイムで通信を行う。PUは、A
PUによって、データとアプリケーションの処理のスケ
ジュール管理と全般的管理とを行う。APUは並列的か
つ独立にこの処理を実行する。DMACは、共用DRA
Mに格納されているデータとアプリケーションへのアク
セス制御をPUとAPUとによって行う。
クのメンバーによって用いられるPEの数は、そのメン
バーが必要とする処理パワーに基づく。例えば、1台の
サーバーは4つのPEを用いることができ、1台のワー
クステーションは2つのPEを用いることができ、1つ
のPDAは1つのPEを用いることができる。特定のソ
フトウェア・セルの処理に割り当てられるPEのAPU
の数は、そのセル内のプログラムとデータの複雑さと大
きさとによって決まる。
の共用DRAMと関連付けられる。好適には、DRAM
は複数のセクションに分割され、これらのセクションの
各々は複数のメモリ・バンクに分割される。特に好まし
い実施形態では、DRAMは64個のメモリ・バンクを
有し、各バンクは1メガバイトの記憶容量を有する。D
RAMの各セクションは、好適には、バンク・コントロ
ーラによって制御されることが望ましく、PEの各DM
ACは、好適には、各バンク・コントローラにアクセス
することが望ましい。したがって、この実施形態の各P
EのDMACは、共用DRAMの任意の部分へのアクセ
スが可能となる。
らのAPUのデータの読み出しと、共用DRAMへのデ
ータの書き込みのための同期システムと方法とを提供す
る。このシステムによって、DRAMを共用している複
数のAPUと複数のPEとの間のコンフリクトが防止さ
れる。このシステムと方法とによれば、DRAM領域が
指定され、複数のフル−エンプティ・ビットが格納され
る。これらのフル−エンプティ・ビットの各々は、DR
AMの指定領域に対応する。この同期システムはDRA
Mのハードウェアの中に統合化されるので、ソフトウェ
アの中で実行されるデータ同期方式の計算上のオーバー
ヘッドはこのシステムによって防止される。
ボックスが設けられ、1つのAPUのプログラム処理用
データから生じる、別のAPUのプログラム処理用デー
タの破損に対するセキュリティが与えられる。各サンド
ボックスによって、データの読み出しや書き込みが不可
能となる共用DRAM領域が画定される。
コマンドを出して、アプリケーションとデータのAPU
による処理を開始するためのシステムと方法とを提供す
るものである。これらのコマンドは、APU遠隔処理命
令(ARPC)と呼ばれ、このコマンドによって、APU
がコプロセッサの役割を演じることなく、アプリケーシ
ョンとデータのAPUによる並列処理のPUによる全般
的管理と調整が可能となる。
リーミング・データ処理用の専用パイプライン構造を設
定するシステムと方法とが提供される。このシステムと
方法によれば、PUによってこれらのストリーミング・
データの処理を行うために、APUの調整グループと、
これらのAPUと関連するメモリサンドボックスの調整
グループとが設定される。パイプ・ラインの専用APU
とメモリサンドボックスとは、データ処理が行われない
時間中もパイプ・ライン専用のままである。言い換えれ
ば、専用APU及びこれらの専用APUと関連するサン
ドボックスとは、この期間中は予約状態となる。
の絶対タイマーを提供する。この絶対タイマーは、アプ
リケーションとデータの処理用としてAPUが使用する
クロック周波数に依存しない。アプリケーションは、絶
対タイマーによって定義される、タスク用の時間に基づ
いて書かれる。APUが使用しているクロック周波数
が、APUの機能の改善などに起因して増加しても、絶
対タイマーによって定義される所定のタスク用の時間は
そのまま同じである。この方式によれば、古いAPUに
おける遅い処理時間を前提として書かれた古いアプリケ
ーションの処理を、これらの新しいAPUでは行わせな
いこととする必要がなく、かつ、新しいバージョンのA
PUによる処理時間の向上を実現することが可能にな
る。
いAPUを、古いAPUにおける遅い処理速度を前提と
して書かれた古いアプリケーションの処理に用いること
を可能にする、他の方式をも提供するものである。この
方式では、速度の改善によって生じるAPUの並列処理
の調整における問題の処理の間に、これらの古いアプリ
ケーションの処理時にAPUが使用している命令(マイ
クロコード)が分析される。APUによる処理の順番が
プログラムが予期する順番どおりに維持されるよう、
“オペレーションなし”(“NOOP”)命令が、これら
のAPUのいくつかによって実行される命令の中へ挿入
される。これらの命令の中へこれらの“NOOP”を挿
入することにより、APUによるすべての命令を実行す
るための正しいタイミングが維持される。
統合化される集積回路を含むチップ・パッケージを提供
するものである。
タ・システム101のアーキテクチャ全体を示す。
101にはネットワーク104が含まれ、複数のコンピ
ュータとコンピューティング・デバイスがこのネットワ
ークと接続されている。ネットワーク104の例とし
て、LAN、インターネットのようなグローバルネット
ワーク、あるいは他のコンピュータ・ネットワークが挙
げられる。
ータとコンピューティング・デバイス(ネットワークの
“メンバー”)の中には、クライアント側コンピュータ
106、サーバーコンピュータ108、個人用情報機器
(PDA)110、デジタルテレビ(DTV)112および
その他の有線または無線コンピュータとコンピューティ
ング・デバイスなどが含まれる。ネットワーク104の
メンバーによって用いられるプロセッサは、同じ共通の
コンピューティング・モジュールから構成される。また
これらのプロセッサは、好適には、ISAがすべて同じ
で、好適には同じ命令セットに従って処理を実行する。
個々のプロセッサ内に含まれるモジュールの数は、その
プロセッサが必要とする処理パワーによって決められ
る。
は、クライアント106より多いデータ処理およびアプ
リケーション処理を実行するので、クライアント106
より多いコンピューティング・モジュールを含むことに
なる。一方、PDA110では最低量の処理しか実行さ
れない。したがって、PDA110には最少の数のコン
ピューティング・モジュールしか含まれない。DTV1
12はクライアント106とサーバー108の間の処理
レベルを実行する。したがって、DTV112にはクラ
イアント106とサーバー108の間のいくつかのコン
ピューティング・モジュールが含まれる。以下に説明す
るように、各コンピューティング・モジュールの中に
は、処理用コントローラと、ネットワーク104を介し
て伝送されるデータおよびアプリケーションの並列処理
を実行する複数の同一処理ユニットとが含まれる。
有することから、アダプタビリティ、処理速度および処
理効率が改善される。システム101の各メンバーが、
同じコンピューティング・モジュールのうち1つまたは
それ以上(またはコンピューティング・モジュールの一
部) を用いて処理を実行するので、データとアプリケー
ションの実際の処理をどのコンピュータまたはコンピュ
ーティング・デバイスで実行するかは重要ではなくな
る。さらに、個々のアプリケーションとデータの処理
は、ネットワークのメンバーの間で分担することができ
る。システム全体を通じて、システム101が処理した
データとアプリケーションを含むセルを一意的に識別す
ることにより、この処理がどこで行われたかにかかわら
ず、処理を要求したコンピュータまたはコンピューティ
ング・デバイスへその処理結果を伝送することが可能と
なる。この処理を実行するモジュールが共通の構造と共
通のISAとを有するので、プロセッサ間の互換性を達
成するためのソフトウェアの追加層の計算上の負担が回
避される。このアーキテクチャとプログラミング・モデ
ルによって、リアルタイムのマルチメディア・アプリケ
ーションなどの実行に必要な処理速度が改善される。
度と効率というさらなる利点を利用するために、このシ
ステムによって処理されるデータとアプリケーションと
は、一意的に識別される、それぞれフォーマットが同じ
であるソフトウェア・セル102へとパッケージ化され
る。各ソフトウェア・セル102は、アプリケーション
とデータの双方を含むあるいは含み得る。また各ソフト
ウェア・セルには、ネットワーク104とシステム10
1全体の中でセルを識別するためのセル識別子が含ま
れ、その一例としては、ソフトウェア・セルをグローバ
ルに識別するIDが含まれる。ソフトウェア・セルのこ
の構造的均一性と、ネットワークの中でのソフトウェア
・セルの一意的識別とによって、ネットワークの任意の
コンピュータまたはコンピューティング・デバイスでの
アプリケーションとデータの処理が改善される。例え
ば、クライアント106は、ソフトウェア・セル102
の作成を行うこともできるが、クライアント106側の
処理能力は限られていることから、このソフトウェア・
セルをサーバー108へ伝送して処理してもらうことも
できる。したがって、ソフトウェア・セルは、ネットワ
ーク104全体を移動してネットワーク上での処理用リ
ソースの可用性に基づく処理を行うことが可能となる。
トウェア・セルが均質な構造を有することで、今日の異
質なネットワークの混在という問題の多くを防ぐことが
できる。例えば任意の命令セットを用いる任意のどのI
SA上でもアプリケーションの処理を許容しようとする
非効率的なプログラミング・モデル(Javaのバーチ
ャル・マシーンのような仮想マシーンなど)が回避され
る。したがって、システム101は、今日のネットワー
クよりもはるかに効率的、かつ、はるかに効果的に広帯
域処理の実現が可能となる。
ための基本となる処理用モジュールはプロセッサ・エレ
メント(PE)である。図2にPEの構造が例示されてい
る。この図に示すように、PE201は、処理ユニット
(PU)203、DMAC205、複数の付加処理ユニッ
ト(APU)、すなわち、APU207、APU209、
APU211、APU213、APU215、APU2
17、APU219、APU221を具備する。ローカ
ルPEバス223は、APUと、DMAC205と、P
U203との間でデータとアプリケーションとを伝送す
る。ローカルPEバス223は、従来型のアーキテクチ
ャなどを備えていてもよいし、あるいは、パケット交換
式ネットワークとして実現されてもよい。パケット交換
式ネットワークとして実現される場合、より多くのハー
ドウェアが必要となり、その一方で、利用可能な帯域幅
が増加する。
る様々な方法を用いて構成可能である。しかし、PE2
01は、好適には、シリコン基板上の単一の集積回路と
して構成されることが望ましい。基板用代替材料の中に
は、ガリウム砒素、ガリウム・アルミニウム砒素、砒素
および多種多様のドーパントを用いるその他のいわゆる
III−B化合物が含まれる。またPE201は、超伝導
材料(高速単一磁束量子(RSFQ)論理処理など)を用い
て実現することもできる。
を介してダイナミック・ランダム・アクセス・メモリ
(DRAM)225と密接に関連する。DRAM225は
PE201用メイン・メモリとして機能する。DRAM
225は好適には、ダイナミック・ランダム・アクセス
・メモリであることが望ましいとはいえ、他の手段、例
えばスタティック・ランダム・アクセス・メモリ(SR
AM)として、磁気ランダム・アクセス・メモリ(MRA
M)、光メモリまたはホログラフィ・メモリなどを用い
てDRAM225を実現することもできる。DMAC2
05によって、DRAM225と、PE201のAPU
とPUとの間のデータ転送が改善される。以下さらに説
明するように、DMAC205によって、各APUに対
するDRAM225内の排他的領域が指定されるが、こ
の排他的領域の中へはAPUだけしかデータの書き込み
ができず、また、APUだけしかこの排他的領域からの
データ読み出しを行うことができない。この排他的領域
は“サンドボックス”と呼ばれる。
のスタンド・アローン型処理が可能な標準的プロセッサ
などであってもよい。作動時に、PUは、APUによっ
て、データとアプリケーションの処理のスケジュール管
理と全般的管理とを行う。APUは好適には、単一命
令、複数データ(SIMD)プロセッサであることが望ま
しい。PU203の制御によって、APUは、並列的か
つ独立にこれらのデータとアプリケーションの処理を実
行する。DMAC205は、共用DRAM225に格納
されているデータとアプリケーションへのPU203と
APUによるアクセス制御を行う。PE201は、好適
には8個のAPUを含むことが望ましいとはいえ、必要
とする処理パワーに応じて、PE内でこの数より多少上
下する個数のAPUを用いてもよい。また、PE201
のようないくつかのPEを結合(まとめてパッケージ化)
して処理パワーの改善を図ることもできる。
プ・パッケージなどの中に4つのPEをパッケージ化
(まとめて結合)してネットワーク104のメンバー用の
単一プロセッサを形成してもよい。この構成は広帯域エ
ンジン(BE)と呼ばれる。図3に示すように、BE30
1には4つのPE(PE303、PE305、PE30
7、PE309)が含まれる。これらのPE間の通信は
BEバス311を介して行われる。広帯域メモリ接続部
313によって共用DRAM315とこれらのPE間の
通信が行われる。BEバス311の代わりに、BE30
1のPE間の通信は、DRAM315とこのメモリ接続
部とを介して行うことができる。
7と外部バス319とは、広帯域エンジン301とネッ
トワーク104のその他のメンバー間で通信を行う。B
E301の各PEは、PEのAPUによって行われるア
プリケーションとデータの並列的かつ独立した処理と同
様の並列的かつ独立した方法で、データとアプリケーシ
ョンの処理を実行する。
APU402には、ローカル・メモリ406、レジスタ
410、4つの浮動小数点演算ユニット412および4
つの整数演算ユニット414が含まれる。しかし、ここ
でもまた、必要とする処理パワーに応じて、4個より多
少上下する個数の浮動小数点演算ユニット412と整数
演算ユニット414を用いてもよい。1つの好ましい実
施形態では、ローカル・メモリ406には128キロバ
イトの記憶容量が含まれ、レジスタ410の容量は12
8×128ビットである。浮動小数点演算ユニット41
2は、毎秒320億浮動小数点演算(32GLOPS)の
速度で好適に作動し、整数演算ユニット414は、毎秒
320億回の演算速度(32GOP)で好適に作動する。
モリではない。ローカル・メモリ406は、好適にはS
RAMとして構成されることが望ましい。APUに対す
るキャッシュ・コヒーレンシー、つまりキャッシュの整
合性のサポートは不要である。PUでは、当該PUで開
始されるダイレクト・メモリー・アクセス(DMA)をサ
ポートするためにキャッシュの整合性が要求される場合
もある。しかし、APUによって開始されるDMAに対
する、あるいは、外部装置からのおよび外部装置へのア
クセスに対するキャッシュの整合性のサポートは不要で
ある。
APUからアプリケーションとデータとを伝送するため
のバス404が含まれる。1つの好ましい実施形態では
このバスは1024ビットの幅を持つ。APU402に
はさらに内部バス408、420、418が含まれる。
1つの好ましい実施形態では、バス408は256ビッ
トの幅を持ち、ローカル・メモリ406とレジスタ41
0間で通信を行う。バス420と418とは、それぞ
れ、レジスタ410と浮動小数点演算ユニット412と
の間、および、レジスタ410と整数演算ユニット41
4間で通信を行う。ある好ましい実施形態では、レジス
タ410から浮動小数点演算ユニット412または整数
演算ユニット414へのバス418と420の幅は、3
84ビットであり、浮動小数点演算ユニット412また
は整数演算ユニット414からレジスタ410へのバス
418と420の幅は128ビットである。浮動小数点
演算ユニット412または整数演算ユニット414から
レジスタ410への幅より広い、レジスタ410から浮
動小数点演算ユニットまたは整数演算ユニットへの上記
バスの広い幅によって、レジスタ410からのより広い
データ・フローが処理中に許容される。最大3ワードが
各計算には必要となる。しかし、各計算の結果は、一般
に、ただ1ワードだけである。
バーのプロセッサのモジュラー構造をさらに例示する図
である。例えば、図5に示すように、1つのプロセッサ
には単一のPE502を含むことができる。上述のよう
に、このPEには、一般に、PU、DMACおよび8個
のAPUが含まれる。各APUにはローカル・ストレー
ジ(LS)が含まれる。一方、プロセッサは、ビジュアラ
イザ(VS)505の構造を有する場合もある。図5に示
すように、VS505はPU512、DMAC514お
よび4つのAPU(APU516、APU518、AP
U520、APU522)を有する。PEのその他の4
つのAPUによって通常占有されるチップ・パッケージ
内のスペースは、この場合、ピクセル・エンジン50
8、画像用キャッシュ510およびブラウン管コントロ
ーラ(CRTC)504によって占有される。PE502
またはVS505に求められる通信速度に応じて、チッ
プ・パッケージの中に光インターフェース506が含ま
れる場合もある。
て、多数の他のプロセッサの変更例を容易にかつ効率的
に構成することが可能となる。例えば、図6に示すプロ
セッサは、2つのチップ・パッケージ(BEを備えるチ
ップ・パッケージ602と、4つのVSを含むチップ・
パッケージ604)を有する。入出力部(I/O)606
によって、チップ・パッケージ602のBEとネットワ
ーク104との間にインターフェースが設けられる。バ
ス608はチップ・パッケージ602とチップ・パッケ
ージ604との間の通信を行う。入出用プロセッサ(I
OP)610によってデータ・フローが制御され、I/
O606へのまたはI/O606からの入出力が行われ
る。I/O606はASIC(Application Specific I
ntegrated Circit)として製造が可能である。VSから
の出力はビデオ信号612である。
ンバーへ超高速通信を行う2つの光インターフェース7
04と706とを備えたBE702用のチップ・パッケ
ージ(またはローカルに接続された他のチップ・パッケ
ージ)を例示する。BE702は、ネットワーク104
上でサーバーなどとして機能することができる。
802及び804および2つのVS806及び808を
有する。I/O810は、チップ・パッケージとネット
ワーク104との間にインターフェースを与える。チッ
プ・パッケージからの出力はビデオ信号である。この構
成は画像処理用ワークステーションなどとして機能する
ことができる。
成は、図8に例示されている構成の処理パワーの1/2
を含む。2つのPEの代わりに1つのPE902が設け
られ、2つのVSの代わりに1つのVS904が設けら
れる。I/O906は、図8に例示されているI/Oの
帯域幅の1/2の帯域幅を有する。またこのようなプロ
セッサは、画像処理用ワークステーションとして機能す
ることができる。
のプロセッサは、単一のVS1002とI/O1004
だけから構成される。この構成はPDAなどとして機能
することができる。
サのチップ・パッケージの中への光インターフェースの
統合を例示する図である。これらの光インターフェース
によって、光信号は電気信号に変換され、電気信号は光
信号に変換される。また、これらの光インターフェース
は、ガリウム砒素、アルミニウム・ガリウム砒素、ゲル
マニウムその他の元素や化合物などを含む様々な材料か
ら構成することができる。この図に示すように、光イン
ターフェース1104と1106とはBE1102のチ
ップ・パッケージの上に組み立てられる。BEバス11
08はBE1102のPE、すなわち、PE1110、
PE1112、PE1114、PE1116およびこれ
らの光インターフェースとの間での通信を行う。光イン
ターフェース1104には2つのポート(ポート111
8とポート1120)が含まれ、また光インターフェー
ス1106には2つのポート(ポート1122とポート
1124)が含まれる。ポート1118、1120、1
122、1124は、光導波路1126、1128、1
130、1132とそれぞれ接続される。光信号は、光
インターフェース1104と1106のポートを介し
て、これらの光導波路の中を通り、BE1102へおよ
びBE1102から伝送される。
ートとを用いて様々な構成において複数のBEをまとめ
て接続してもよい。例えば、図12に示すように、この
ような光ポートを介して2つまたはそれ以上のBE(B
E1152、BE1154、BE1156など)を直列
に接続することができる。この例では、BE1152の
光インターフェース1166は、その光ポートを介しB
E1154の光インターフェース1160の光ポートと
接続される。同様に、BE1154の光インターフェー
ス1162の光ポートは、BE1156の光インターフ
ェース1164の光ポートと接続される。
の構成では、各BEの光インターフェースは2つの他の
BEと接続される。この図に示すように、BE1172
の光インターフェース1188の光ポートの中の1つ
が、BE1176の光インターフェース1182の光ポ
ートと接続される。光インターフェース1188のもう
一方の光ポートは、BE1178の光インターフェース
1184の光ポートと接続される。同様に、BE117
4の光インターフェース1190の1つの光ポートはB
E1178の光インターフェース1184のもう一方の
光ポートと接続される。光インターフェース1190の
もう一方の光ポートは、BE1180の光インターフェ
ース1186の光ポートと接続される。このマトリック
ス構成は他のBEに対しても同様に拡張することができ
る。
かを用いて、任意の所望のサイズとパワーから成るネッ
トワーク104用プロセッサの構成が可能となる。言う
までもなく、BEの光インターフェースに対して、また
は、BEよりPE数の少ないプロセッサに対して追加ポ
ートを加えて、他の構成を形成してもよい。
テムと構造を例示する図である。同様の制御システムと
構造が、別のサイズを持ち、多少異なる数のPEを含む
プロセッサの中で用いられる。この図に示すように、ク
ロスバ交換機によって、BE1201を備える4つのP
Eからなる各DMAC1210が8つのバンク・コント
ロール1206と接続される。各バンク・コントロール
1206によって、DRAM1204の8つのバンク1
208(4つだけしか図示されていない)が制御される。
したがって、DRAM1204は、合計64のバンクを
具備することになる。好ましい実施形態では、DRAM
1204は64メガバイトの容量を持ち、各バンクは1
メガバイトの容量を持っている。各バンク内の最小のア
ドレス指定可能単位は、この好ましい実施形態では10
24ビットのブロックである。
12も含まれる。スイッチ・ユニット1212によっ
て、BE1201と密接に接続されているBEの他のA
PUのDRAM1204へのアクセスが可能となる。し
たがって、第2のBEを第1のBEと密接に接続するこ
とが可能となり、さらに、各BEの各APUは、APU
が通常アクセス可能なメモリ・ロケーションの数の2倍
のアドレス指定を行うことが可能となる。スイッチ・ユ
ニット1212のようなスイッチ・ユニットを介して、
第1のBEのDRAMから第2のBEのDRAMへのデ
ータの直接読み出し、または、第2のBEのDRAMか
ら第1のBEのDRAMへのデータの直接書き込みを行
うことが可能となる。
書き込みを行うために、第1のBEのAPU(BE12
22のAPU1220など)によって、第2のBEのD
RAM(通常の場合のようなBE1222のDRAM1
224ではなく、BE1226のDRAM1228な
ど)のメモリ・ロケーションへの書き込みコマンドが出
される。BE1222のDMAC1230は、クロスバ
交換機1221を介して、バンク・コントロール123
4へ書き込みコマンドを送り、バンク・コントロール1
234は、バンク・コントロール1234と接続された
外部ポート1232へコマンドを伝送する。BE122
6のDMAC1238は書き込みコマンドを受け取り、
BE1226のスイッチ・ユニット1240へこのコマ
ンドを転送する。スイッチ・ユニット1240は書き込
みコマンドの中に含まれるDRAMアドレスを識別し、
BE1226のバンク・コントロール1242を介し
て、DRAM1228のバンク1244へ、DRAMア
ドレス内に格納するデータを送る。したがって、スイッ
チ・ユニット1240によって、DRAM1224とD
RAM1228の双方は、BE1222のAPU用の単
一メモリ空間として機能することが可能になる。
図示する。これらのバンクは、8つの行(1302、1
304、1306、1308、1310、1312、1
314、1316)と8つの列(1320、1322、1
324、1326、1328、1330、1332、1
334)とで構成されている。各行は1つのバンク・コ
ントローラによって制御される。したがって、各バンク
・コントローラは8メガバイトのメモリを制御する。
な格納単位(1024ビットのブロックなど) でのDR
AMの格納とアクセスを行うための異なる構成を例示す
る。図17で、DMAC1402は単一のバンク140
4の中に8つの1024ビット・ブロック1406を格
納する。図18では、DMAC1412によって、10
24ビットを含むデータ・ブロックの読み出しと書き込
みが行われるものの、これらのブロックは、2つのバン
ク(バンク1414とバンク1416)の間で分配され
る。したがって、これらのバンクの各々には16個のデ
ータ・ブロックが含まれ、データの各ブロックには51
2ビットが含まれる。この分配によって、DRAMのア
クセスをさらに高速なものに改善することが可能とな
り、ある種のアプリケーションの処理に役立つ。
キテクチャを例示する。この図に例示されているよう
に、各APU1502がDMAC1506の構造上のノ
ード1504へ直接アクセスを行うように、DMAC1
506を含む構造上のハードウェアは全てのPEを通じ
て配設される。各ノードは、ノードが直接アクセスを行
う対象のAPUによるメモリ・アクセスに適した論理処
理を実行する。
ち、非分配型アーキテクチャを図示する。この場合、D
MAC1606の構造上のハードウェアは集中型であ
る。APU1602とPU1604は、ローカルPEバ
ス1607を介してDMAC1606を用いて通信を行
う。DMAC1606はクロスバー・スイッチを介して
バス1608と接続される。バス1608はDRAM1
610と接続されている。
すべては、独立に、共用DRAM内のデータへのアクセ
スが可能である。その結果、第1のAPUがあるデータ
をそのローカル・ストレージで処理しているときに、第
2のAPUがこれらのデータを要求する場合もある。そ
の時点で共用DRAMから第2のAPUへ当該データが
出力された場合、データの値を変化させ得る第1のAP
Uの進行中の処理に起因して、そのデータが無効になる
場合がある。したがって、その時点で第2のプロセッサ
が共用DRAMからデータを受け取った場合、第2のプ
ロセッサでエラー結果が生じるおそれがある。例えば、
このようなデータとしては、グローバル変数用の具体的
な値が挙げられる。第1のプロセッサがその処理中その
値を変えた場合、第2のプロセッサはもう使用されてい
ない値を受け取ることになる。したがって、共用DRA
Mの範囲内でメモリ・ロケーションからのおよびメモリ
・ロケーションへのAPUによるデータの読み出しと書
き込みを同期させる何らかの方式が必要となる。この方
式では、別のAPUがそのローカル・ストレージで現在
働きかけている対象データであって、したがって最新の
ものではないデータのメモリ・ロケーションからの読み
出しと、最新のデータを格納するメモリ・ロケーション
の中へのデータの書き込みと、を行わないようにする必
要がある。
の各アドレス指定が可能なメモリ・ロケーションに対し
て、そのメモリ・ロケーションの中に格納されているデ
ータに関連する状態情報を格納するために、DRAMの
中でメモリの追加セグメントの割り振りが行われる。こ
の状態情報の中には、フル/エンプティ(F/E)ビット
と、メモリ・ロケーションからデータを要求するAPU
の識別子(APU ID)と、要求されたデータを読み出
す読み出し先となるAPUのローカル・ストレージのア
ドレス(LSアドレス)とが含まれる。DRAMのアドレ
ス指定が可能なメモリ・ロケーションは任意のサイズと
することができる。ある好ましい実施形態ではこのサイ
ズは1024ビットである。
ケーションに格納されているデータが最新のものである
ことを示す。一方、F/Eビットの0への設定は、関連
するメモリ・ロケーションに格納されたデータが最新の
ものではないことを示す。このビットが0に設定されて
いるとき、APUがそのデータを要求しても、APUに
よってそのデータの即時読み出しは妨げられる。この場
合、そのデータを要求しているAPUを識別するAPU
IDと、データが最新のものになっているとき、その
データを読み出す読み出し先となるこのAPUのローカ
ル・ストレージ内のメモリ・ロケーションを識別するL
Sアドレスとが、追加メモリ・セグメントの中へ入力さ
れる。
ローカル・ストレージ内の各メモリ・ロケーションに対
して割り振られる。この追加メモリ・セグメントは、
“ビジー・ビット”と呼ばれる1ビットを格納する。こ
のビジー・ビットは、DRAMから検索される固有デー
タの格納用として関連するLSメモリ・ロケーションの
予約を行うために使用される。ローカル・ストレージ内
の特定のメモリ・ロケーションに対してビジー・ビット
が1に設定されている場合、これらの固有データの書き
込み用としてのみAPUはこのメモリ・ロケーションを
使用することができる。一方、ビジー・ビットが、ロー
カル・ストレージ内の特定のメモリ・ロケーションに対
して0に設定されている場合、APUは、任意のデータ
の書き込み用としてこのメモリ・ロケーションを使用す
ることができる。
スおよびビジー・ビットが、PEの共用DRAMから
の、および、PEの共用DRAMへのデータの読み出し
と書き込みを同期させるために使用される方法を示す例
が図21−35に例示されている。
1720など)がDRAM1702を使用する。PE1
720にはAPU1722とAPU1740とが含まれ
る。APU1722には制御論理回路1724が含ま
れ、APU1740には制御論理回路1742が含まれ
る。APU1722にはローカル・ストレージ1726
も含まれる。このローカル・ストレージには複数のアド
レス可能なメモリ・ロケーション1728が含まれる。
APU1740にはローカル・ストレージ1744が含
まれ、このローカル・ストレージにも複数のアドレス可
能なメモリ・ロケーション1746が含まれる。これら
のアドレス可能なメモリ・ロケーションのすべては好適
にはサイズが1024ビットであることが望ましい。
ス可能なメモリ・ロケーションと関連付けられる。例え
ば、メモリ・セグメント1729と1734とはそれぞ
れ、ローカルなメモリ・ロケーション1731と173
2とに関連付けられ、メモリ・セグメント1752はロ
ーカルなメモリ・ロケーション1750と関連付けられ
る。上述のような“ビジー・ビット” はこれらの追加
メモリ・セグメントの各々の中に格納される。ローカル
なメモリ・ロケーション1732は、このメモリ・ロケ
ーションがデータを含むことを示すいくつかの×印を用
いて示されている。
ョン1706と1708とを含む複数のアドレス可能な
メモリ・ロケーション1704が含まれる。これらのメ
モリ・ロケーションは、好適にはサイズが1024ビッ
トであることが望ましい。メモリの追加セグメントはま
たこれらのメモリ・ロケーションの各々とも関連付けら
れる。例えば、追加メモリ・セグメント1760はメモ
リ・ロケーション1706と関連し、追加メモリ・セグ
メント1762はメモリ・ロケーション1708と関連
付けられる。各メモリ・ロケーションに格納されるデー
タに関連する状態情報は、メモリ・ロケーションと関連
付けられたメモリ・セグメントに格納される。この状態
情報の中には、上述のように、F/Eビット、APU
IDおよびLSアドレスが含まれる。例えば、メモリ・
ロケーション1708については、この状態情報にはF
/Eビット1712、APU ID1714およびLS
アドレス1716が含まれる。
て、PEのAPU、または1グループのPE間での、共
用DRAMからの、および、同期した共用DRAMから
の読み出しと、同期した共用DRAMへのデータの書き
込みを行うことができる。
ケーション1732から、DRAM1702のメモリ・
ロケーション1708へのデータの同期書き込みの開始
を例示する図である。APU1722の制御論理回路1
724によってこれらのデータの同期書き込みが開始さ
れる。メモリ・ロケーション1708がエンプティであ
るため、F/Eビット1712は0に設定される。その
結果、メモリ・ロケーション1708の中へLSメモリ
・ロケーション1732内のデータを書き込むことが可
能となる。一方、このビットが1に設定されていて、メ
モリ・ロケーション1708がフル状態であり、最新の
有効データを含むことが示されている場合、制御回路1
722はエラー・メッセージを受け取ることになり、こ
のメモリ・ロケーションへのデータの書き込みは禁止さ
れる。
たデータの同期書き込みの結果が図23に示されてい
る。この書き込まれたデータはメモリ・ロケーション1
708の中に格納され、F/Eビット1712は1に設
定される。この設定によって、メモリ・ロケーション1
708がフル状態であること、および、このメモリ・ロ
ケーションの中のデータが最新の有効データであること
が示される。
ケーション1708からローカル・ストレージ1744
のLSメモリ・ロケーション1750へのデータの同期
読み出しの開始を例示する図である。この読み出しを開
始するために、LSメモリ・ロケーション1750のメ
モリ・セグメント1752の中のビジー・ビットが1に
設定されて、上記データ用としてこのメモリ・ロケーシ
ョンが予約される。このビジー・ビットを1に設定する
ことによって、APU1740がこのメモリ・ロケーシ
ョンに他のデータを格納することはなくなっている。
2は次にDRAM1702のメモリ・ロケーション17
08に対して同期読取りコマンドを出す。このメモリ・
ロケーションと関連付けられるF/Eビット1712は
1に設定されているので、メモリ・ロケーション170
8の中に格納されたデータは最新の、有効データである
と見なされる。その結果、メモリ・ロケーション170
8からLSメモリ・ロケーション1750へのデータ転
送の準備の際に、F/Eビット1712は0に設定され
る。この設定が図26に示されている。このビットを0
に設定されているということは、これらのデータの読み
出しの後に、メモリ・ロケーション1708のデータは
無効になることを示す。
ン1708内のデータは、次に、メモリ・ロケーション
1708からLSメモリ・ロケーション1750へ読み
出される。図28は最終状態を示す図である。メモリ・
ロケーション1708のデータのコピーはLSメモリ・
ロケーション1750に格納される。F/Eビット17
12は0に設定され、メモリ・ロケーション1708の
データが無効であることが示される。この無効は、AP
U1740によって行われた上記データの変更の結果で
ある。メモリ・セグメント1752内のビジー・ビット
もまた0に設定される。この設定によって、APU17
40がLSメモリ・ロケーション1750を任意の目的
に利用できること、すなわち、このLSメモリ・ロケー
ションがもはや固有データの受信を待機している予約状
態ではないことが示される。したがって、任意の目的の
ためにAPU1740によるLSメモリ・ロケーション
1750へのアクセスが可能となる。
メモリ・ロケーション用のF/Eビットが、0に設定さ
れていて、このメモリ・ロケーションのデータが最新の
ものでもなく有効なものでもないことが示されている場
合の、DRAM1702(メモリ・ロケーション170
8など)のメモリ・ロケーションから、APUのローカ
ル・ストレージ(ローカル・ストレージ1744のLS
メモリ・ロケーション1752など)のLSメモリ・ロ
ケーションへのデータの同期読み出しが例示されてい
る。図29に示すように、この転送を開始するために、
LSメモリ・ロケーション1750のメモリ・セグメン
ト1752内のビジー・ビットは1に設定され、このデ
ータ転送用としてこのLSメモリ・ロケーションが予約
される。図30に示すように、制御論理回路1742
は、次に、DRAM1702のメモリ・ロケーション1
708に対して同期読取りコマンドを出す。このメモリ
・ロケーションと関連付けられたF/Eビット(F/E
ビット1712)は0に設定されているので、メモリ・
ロケーション1708に格納されているデータは無効で
ある。その結果、信号は制御論理回路1742へ伝送さ
れ、このメモリ・ロケーションからのデータの即時読み
出しが阻止される。
4とこの読取りコマンド用のLSアドレス1716とは
メモリ・セグメント1762の中へ書き込まれる。この
場合、APU1740用のAPU IDと、LSメモリ
・ロケーション1750用のLSメモリ・ロケーション
とはメモリ・セグメント1762の中へ書き込まれる。
したがって、メモリ・ロケーション1708の範囲内の
データが最新のものになっているとき、このAPU I
DとLSメモリ・ロケーションは、最新のデータを伝送
する伝送先のメモリ・ロケーションを決定するために使
用される。
は、APUがこのメモリ・ロケーションの中へデータを
書き込むと、有効で最新のデータとなる。APU172
2のメモリ・ロケーション1732などからメモリ・ロ
ケーション1708の中へのデータの同期書き込みが図
29に例示されている。このメモリ・ロケーション用の
F/Eビット1712が0に設定されているため、これ
らのデータのこの同期書き込みは許される。
モリ・ロケーション1708の中のデータは最新の有効
データになる。したがって、メモリ・セグメント176
2から得られるAPUID1714とLSアドレス17
16とは、メモリ・セグメント1762から即座に読み
出され、次いでこの情報はこのセグメントから削除され
る。メモリ・ロケーション1708の中のデータの即時
読み出しを予期して、F/Eビット1712もまた0に
設定される。図34に示すように、APU ID171
4とLSアドレス1716とを読み出すと、APU17
40のLSメモリ・ロケーション1750へメモリ・ロ
ケーション1708内の有効データを読み出すためにこ
の情報は直ちに使用される。最終状態が図35に図示さ
れている。この図は、メモリ・ロケーション1708か
らメモリ・ロケーション1750へコピーされた有効デ
ータと、0に設定されたメモリ・セグメント1752内
のビジー・ビットと、0に設定されたメモリ・セグメン
ト1762内のF/Eビット1712とを図示する。こ
のビジー・ビットの0への設定によって、任意の目的の
ためにAPU1740がLSメモリ・ロケーション17
50のアクセスを行うことが可能になる。このF/Eビ
ットの0への設定によって、メモリ・ロケーション17
08内のデータがもはや最新のものでもなく、有効なも
のでもないことが示される。
AMのメモリ・ロケーションの様々な状態とを要約する
図であり、この状態は、F/Eビットの状態と、APU
IDと、メモリ・ロケーションに対応するメモリ・セ
グメントの中に格納されたLSアドレスとに基づく。こ
のメモリ・ロケーションは、3つの状態を持つことが可
能である。これらの3つの状態として、F/Eビットが
0に設定され、APUIDまたはLSアドレスに対して
情報が提供されないエンプティ状態1880と、F/E
ビットが1に設定され、APU IDまたはLSアドレ
スに対して情報が提供されないフル状態1882と、F
/Eビットが0に設定され、APUIDとLSアドレス
に対して情報が提供されるブロッキング状態1884と
がある。
80では、同期書き込みオペレーションが許され、フル
状態1882への遷移という結果が得られる。しかし、
メモリ・ロケーションがエンプティ状態であるときはメ
モリ・ロケーション内のデータが最新のものではないの
で、同期読み出しオペレーションに対しては、ブロッキ
ング状態1884へ遷移するという結果となる。
レーションが許され、エンプティ状態1880への遷移
という結果が得られる。一方、有効データの上書きを避
けるために、フル状態1882の同期書き込みオペレー
ションは禁止される。このような書き込みオペレーショ
ンがこの状態で試みられる場合、状態の変化は生じず、
エラー・メッセージがAPUの対応する制御論理回路へ
伝送される。
ロケーションの中へのデータの同期書き込みが許され、
エンプティ状態1880への遷移という結果が得られ
る。一方、ブロッキング状態1884での同期読み出し
オペレーションは禁止される。このブロッキング状態を
生じさせることとなった前回同期読み出しオペレーショ
ンとのコンフリクトを阻止するためである。同期読み出
しオペレーションが、ブロッキング状態1884で試み
られた場合、状態変化は生じないでAPUの対応する制
御論理回路へエラー・メッセージが伝送される。
と、共用DRAMへのデータの同期書き込みを行う上述
の方式は、外部装置からのデータ読み出しと外部装置へ
のデータ書き込み用プロセッサとして通常専用の計算用
リソースを取り除くためにも利用が可能である。この入
出力(I/O)機能はPUによって行うこともできる。し
かし、この同期方式の変更を利用して、適切なプログラ
ムを実行するAPUがこの機能を実行してもよい。例え
ば、この方式を利用して、外部装置によって開始され
た、I/Oインターフェースからのデータ伝送を求める
割込み要求を受け取るPUは、このAPUにこの要求の
処理を委任してもよい。次いで、APUはI/Oインタ
ーフェースに対して同期書き込みコマンドを出す。今度
はこのインターフェースによって、現在DRAMの中へ
データを書き込むことができる旨の信号が外部装置へ送
られる。次にAPUはDRAMに対して同期読取りコマ
ンドを出し、DRAMの関連するメモリ空間をブロッキ
ング状態に設定する。APUはまた、データを受け取る
必要があるAPUのローカル・ストレージのメモリ・ロ
ケーションに対してビジー・ビットを1に設定する。ブ
ロッキング状態では、DRAMの関連するメモリ空間と
関連付けられた追加メモリ・セグメントの中に、APU
のIDとAPUのローカル・ストレージの関連するメモ
リ・ロケーションのアドレスが含まれる。次に外部装置
は同期書き込みコマンドを出し、DRAMの関連するメ
モリ空間へデータが直接書き込まれる。このメモリ空間
はブロッキング状態にあるので、データは、このスペー
スの中から、追加メモリ・セグメントの中で識別された
APUのローカル・ストレージのメモリ・ロケーション
の中へ直ちに読み出される。次いで、これらのメモリ・
ロケーション用のビジー・ビットは0に設定される。外
部装置がデータの書き込みを完了したとき、APUは、
伝送が完了した旨を示す信号をPUへ出す。
する最小の計算上の負荷で、外部装置からのデータ転送
処理を行うことができる。しかし、この機能を委任され
たAPUはPUに対して割込み要求を出せることが望ま
しく、外部装置がDRAMに対して直接アクセスを行う
ことが望ましい。
クス”が含まれる。サンドボックスによって共用DRA
M領域が画定され、この領域を越えて、特定のAPUま
たは1組のAPUがデータの読み出しや書き込みを行う
ことはできない。これらのサンドボックスによって、1
つのAPUが処理するデータに起因する、別のAPUに
よって処理されるデータの破損に対するセキュリティが
与えられる。またこれらのサンドボックスによって、ソ
フトウェア・セルが全DRAMの中でデータの破損を生
じる可能性なく、ネットワーク104から特定のサンド
ボックスの中へソフトウェア・セルのダウンロードを行
うことが許される。本発明では、サンドボックスは、D
RAMとDMACとから成るハードウェアの中に設けら
れる。ソフトウェアの代わりに、このハードウェア内に
これらのサンドボックスを設けることにより、速度とセ
キュリティという利点が得られる。
ドボックスの制御を行う。PUは、オペレーティング・
システムのような信頼のおけるプログラムだけしか通常
作動させないので、本方式によってセキュリティが危険
にさらされることはない。本方式に従って、PUはキー
管理テーブルの構築と維持とを行う。図37にこのキー
管理テーブルが例示されている。この図に示すように、
キー管理テーブル1902内の各エントリには、APU
用の識別子 (ID)1904と、そのAPU用のAPU
キー1906と、キー・マスク1908とが含まれる。
このキー・マスクの用途について以下説明する。キー管
理テーブル1902は、スタティック・ランダム・アク
セス・メモリ(SRA)のような比較的高速のメモリに好
適に格納され,DMACと関連付けられる。キー管理テ
ーブル1902へのエントリはPUによって制御され
る。APUが、DRAMの特定の格納位置(ストレージ
ロケーション)へのデータの書き込みあるいはDRAM
の特定の格納位置からのデータの読み出しを要求する
と、DMACは、その格納位置と関連付けられたメモリ
・アクセス・キーに対して、キー管理テーブル1902
内のそのAPUへ割り当てられたAPUキー1906の
評価を行う。
各アドレス可能な格納位置2006に対して専用メモリ
・セグメント2010が割り当てられる。この格納位置
用のメモリ・アクセス・キー2012はこの専用メモリ
・セグメントの中に格納される。上述のように、やはり
各アドレス可能な格納位置2006と関連付けられたさ
らなる追加専用メモリ・セグメント2008によって、
格納位置へのデータ書き込みと、格納位置からのデータ
の読み出しを行うための同期情報が格納される。
ンドを出す。このコマンドには、DRAM2002の格
納位置2006のアドレスが含まれる。このコマンドを
実行する前に、DMACは、キー管理テーブル1902
におけるAPUのID1904を用いて要求を行ってい
るAPUのキー1906を調べる。次いで、DMAC
は、APUがアクセスを求める対象先であるDRAMの
格納位置と関連付けられた専用メモリ・セグメント20
10内に格納されているメモリ・アクセス・キー201
2と、要求を行っているAPUのAPUキー1906と
の比較を行う。2つのキーが一致しない場合、DMAコ
マンドは実行されない。一方、2つのキーが一致した場
合、DMAコマンドは進行し、要求されたメモリ・アク
セスが実行される。
例では、PUはメモリ・アクセス管理テーブル2102
の維持も行う。メモリ・アクセス管理テーブル2102
にはDRAM内にある各サンドボックス用のエントリが
含まれる。図39の特定の例では、DRAMには64個
のサンドボックスが含まれる。メモリ・アクセス管理テ
ーブル2102内の各エントリには、サンドボックス用
識別子(ID)2104と、ベース・メモリ・アドレス2
106と、サンドボックス・サイズ2108と、メモリ
・アクセス・キー2110と、アクセス・キーマスク2
110とが含まれる。ベース・メモリ・アドレス210
6によって、DRAM内にアドレスが設けられ、このア
ドレスによって特定のメモリ・サンドボックスの最初の
部分が示される。サンドボックス・サイズ2108によ
ってサンドボックスのサイズが与えられ、したがって、
このサイズによって特定のサンドボックスのエンドポイ
ントが与えられる。
モリ・アクセス管理テーブル2102とを用いてDMA
コマンドを実行するためのステップを示すフロー・チャ
ートである。ステップ2202では、APUによって、
サンドボックス内の特定の一つあるいは複数のメモリ・
ロケーションに対するアクセス用DMAコマンドがDM
ACへ出される。このコマンドには、アクセス要求を行
う対象先である特定のサンドボックスの識別を行うサン
ドボックスID2104が含まれる。ステップ2204
では、DMACは、APUのID1904を利用して、
キー管理テーブル1902内の要求を行っているAPU
のキー1906を調べる。ステップ2206で、DMA
Cは、メモリ・アクセス管理テーブル2102で、サン
ドボックスと関連付けられたメモリ・アクセス・キー2
110を調べるコマンドで、サンドボックスID210
4を利用する。ステップ2208で、DMACは、要求
を行っているAPUへ割り当てられているAPUキー1
906をサンドボックスと関連付けられたアクセス・キ
ー2110と比較する。ステップ2210で、この2つ
のキーが一致するかどうかの決定が行われる。この2つ
のキーが一致しない場合、処理はステップ2212へ移
行し、そこでDMAコマンドは先へ進まず、要求を行っ
ているAPUとPUのいずれかまたはその双方へエラー
・メッセージが送信される。一方、ステップ2210
で、2つのキーの一致が得られた場合、処理はステップ
2214へ進み、そこでDMACはDMAコマンドを実
行する。
ー用のキー・マスクによってこのシステムに大きな柔軟
性が与えられる。キー用のキー・マスクによって、マス
クされたビットはワイルド・カードに変換される。例え
ば、APUキー1906と関連付けられたキー・マスク
1908が、キー・マスク1908内のこれらのビット
を1に設定することなどにより、その最後の2ビットが
“マスク”に設定されている場合、APUキーは1また
は0のいずれかになることができ、そのままメモリ・ア
クセス・キーに一致することになる。例えば、APUキ
ーが1010であるとする。通常、このAPUキーによ
って1010のアクセス・キーを持つサンドボックスへ
のアクセスだけが可能になる。しかし、このAPUキー
用のAPUキー・マスクが0001に設定されている場
合、このAPUキーを用いて1010または1011の
いずれかのアクセス・キーを持つサンドボックスへのア
クセスを行うことが可能となる。同様に、1010また
は1011のいずれかのAPUキーを持つAPUによっ
て、0001に設定されたマスクを持つアクセス・キー
1010のアクセスを行うことが可能である。APUキ
ー・マスクとメモリ・キー・マスクの双方を同時に使用
することができるので、多数のバリエーションのサンド
ボックスに対するAPUによるアクセシビリティの設定
が可能となる。
用の新しいプログラミング・モデルも提供するものであ
る。このプログラミング・モデルではソフトウェア・セ
ル102が用いられる。ネットワーク104上の任意の
プロセッサへ処理用としてこれらのセルの伝送を行うこ
とが可能である。またこの新しいプログラミング・モデ
ルでは、システム101のユニークなモジュラー形アー
キテクチャと、システム101のプロセッサとが利用さ
れる。
ストレージからAPUによって直接処理される。APU
は、DRAM内のいずれのデータまたはプログラムに対
しても直接働きかけることは行わない。DRAM内のデ
ータとプログラムは、APUがこれらのデータとプログ
ラムの処理を行う前に、APUのローカル・ストレージ
の中に読み込まれる。したがって、APUのローカル・
ストレージには、プログラム・カウンタと、スタック
と、これらのプログラムを実行するための他のソフトウ
ェア・エレメントとが含まれることになる。PUは、D
MACに対してDMAコマンドを出すことによりAPU
の制御を行う。
に例示されている。この図に示すように、ソフトウェア
・セル2302などのソフトウェア・セルの中には、ル
ート選定情報セクション2304と本体部分2306と
が含まれる。ルート選定情報セクション2304に含ま
れる情報は、ネットワーク104のプロトコルに依って
決められる。ルート選定情報セクション2304の中に
は、ヘッダ2308、宛先ID2310、ソースID2
312および応答ID2314が含まれる。宛先IDに
はネットワーク・アドレスが含まれる。TCP/IPプ
ロトコルの下で、例えば、ネットワーク・アドレスはイ
ンターネット・プロトコル(IP)アドレスである。さら
に宛先ID2310には、処理のためにセルを伝送すべ
き伝送先のPE及びAPUの識別子が含まれる。ソース
ID2314にはネットワーク・アドレスが含まれ、こ
のソースIDによってPEとAPUとが識別され、この
PEとAPUとからセルが起動し、必要な場合に、宛先
PEとAPUとがセルに関する追加情報を得ることが可
能となる。応答ID2314にはネットワーク・アドレ
スが含まれ、この応答ID2314によって、セルに関
するクエリとセルの処理の結果とを送る送り先のPEと
APUとが識別される。
のプロトコルとは無関係の情報が含まれる。図41の分
解部分はセルの本体部分2306の細部を図示する。セ
ルの本体部分2306のヘッダ2320によってセル本
体の開始部が識別される。セル・インターフェース23
22にはセルの利用に必要な情報が含まれる。この情報
の中には、グローバルな一意的ID2324と、要求さ
れるAPU2326と、サンドボックス・サイズ232
8と、前回のセルのID2330とが含まれる。
て、ネットワーク104全体を通じてソフトウェア・セ
ル2302が一意的に識別される。グローバルな一意的
ID2324が、ソースID2312(ソースID23
12内のPEまたはAPUの一意的識別子など)と、ソ
フトウェア・セル2302の作成または伝送の時刻と日
付とに基づいて作成される。必要なAPU2326によ
ってセルの実行に必要な最低数のAPUが与えられる。
サンドボックス・サイズ2328によって、セルの実行
に必要なDRAMと関連する必要なAPU内に、保護さ
れたメモリ量が与えられる。前回のセルID2330に
よって、シーケンシャルな実行を要求する1グループの
セル(ストリーミング・データなど)内の前回のセルの識
別子が提供される。
ア情報が含まれる。この情報の中にはDMAコマンド・
リスト2334と、プログラム2336と、データ23
38とが含まれる。プログラム2336には、APUプ
ログラム2360と2362などのAPUによって実行
されるプログラム(“アプレット” と呼ばれる)が含ま
れ、データ2338にはこれらのプログラムを用いて処
理されるデータが含まれる。DMAコマンド・リスト2
334には、プログラムの起動に必要な一連のDMAコ
マンドが含まれる。これらのDMAコマンドにはDMA
コマンド 2340、2350、2355、2358が
含まれる。PUはDMACへこれらのDMAコマンドを
出す。
2が含まれる。VID2342は、DMAコマンドが出
されたとき物理IDに対して対応づけられるAPUのバ
ーチャルIDである。DMAコマンド2340にはロー
ド・コマンド2344とアドレス2346も含まれる。
ロード・コマンド2344は、APUにDRAMから特
定の情報を読み出しローカル・ストレージの中へ入れる
ように命令する。アドレス2346によってこの特定情
報を含むDRAM内のバーチャル・アドレスが与えられ
る。この特定情報は、プログラム・セクション2336
からのプログラムや、データ・セクション2338から
のデータや、あるいはその他のデータなどであってもよ
い。最終的に、DMAコマンド2340にはローカル・
ストレージのアドレス2348が含まれる。このアドレ
スによって、情報をロードできそうなローカル・ストレ
ージのアドレスが識別される。DMAコマンド2350
には類似の情報が含まれる。その他のDMAコマンドも
使用可能である。
のキック・コマンド(キック・コマンド2355と23
58など)も含まれる。キック・コマンドとは、PUに
よってAPUへ出されるセルの処理を開始するコマンド
である。DMAキック・コマンド2355には、バーチ
ャルAPU ID2352と、キック・コマンド235
4と、プログラム・カウンタ2356とが含まれる。バ
ーチャルAPU ID2352はキックすべき対象AP
Uを識別し、キック・コマンド2354は関連するキッ
ク・コマンドを与え、プログラム・カウンタ2356
は、プログラムの実行用プログラム・カウンタのための
アドレスを与える。DMAキック・コマンド2358
は、同じAPUまたは別のAPUに対して同様の情報を
与える。
サとしてAPUを扱い、コプロセッサとして扱うもので
はない。したがって、APUによる処理を制御するため
に、PUは、遠隔手順呼出しに類似したコマンドを使用
する。これらのコマンドは“APU遠隔手順呼出し(A
RPC)”と呼ばれる。PUは、一連のDMAコマンド
をDMACへ出すことによりARPCを実行する。DM
ACは、APUプログラムとそれと関連するスタック・
フレームとをAPUのローカル・ストレージの中へロー
ドする。次いで、PUはAPUへ最初のキックを出し、
APUプログラムを実行する。
RPCのステップを例示する。指定APUによるアプレ
ットの処理の開始時にPUが実行するこれらのステップ
が、図42の第1の部分2402に示され、指定APU
が実行するステップが、図42の第2の部分2404に
示されている。
評価し、次いで、アプレットの処理用APUを指定す
る。ステップ2412で、PUは、必要な単複のサンド
ボックス用のメモリ・アクセス・キーの設定を行うDM
AコマンドをDMACへ出すことにより、アプレットの
実行用スペースをDRAM内に割り振る。ステップ24
14で、PUは、指定APUへの割込み要求による、ア
プレットの完了信号の伝送を可能にする。ステップ24
18で、PUは、DRAMからAPUのローカル・スト
レージへアプレットをロードするDMAコマンドをDM
ACへ出す。ステップ2420で、DMAコマンドが実
行され、アプレットがDRAMからローカル・ストレー
ジへ読み出される。ステップ2422で、PUは、アプ
レットと関連付けられたスタック・フレームをDRAM
からAPUのローカル・ストレージへロードするDMA
コマンドをDMACへ出す。ステップ2423で、DM
Aコマンドが実行され、スタック・フレームがDRAM
からAPUのローカル・ストレージへ読み出される。ス
テップ2424で、PUは、DMACがAPUへキーを
割り当てて、ステップ2412で指定された、一又は複
数のハードウェア・サンドボックスからのデータ読み出
しと、その一又は複数のハードウェア・サンドボックス
へのデータ書き込みを行うことをAPUに許可するDM
Aコマンドを出す。ステップ2426で、DMACは、
APUへ割り当てられたキーを用いてキー管理テーブル
(KTAB)の更新を行う。ステップ2428で、PU
は、プログラムの処理を開始するDMAコマンド“キッ
ク”をAPUへ出す。特定のアプレットに応じて、特定
のARPCの実行時にPUによって他のDMAコマンド
を出してもよい。
4は、アプレットの実行時にAPUによって行われるス
テップを例示するものである。ステップ2430で、A
PUは、ステップ2428で出されるキック・コマンド
に応じてアプレットの実行を開始する。ステップ243
2で、アプレットの指示で、APUは、アプレットの関
連スタック・フレームの評価を行う。ステップ2434
で、APUは、DMACへ複数のDMAコマンドを出
し、スタック・フレームが必要に応じてDRAMからA
PUのローカル・ストレージへ指定するデータのロード
を行う。ステップ2436で、これらのDMAコマンド
が実行され、データは、DRAMからAPUのローカル
・ストレージへ読み出される。ステップ2438でAP
Uはアプレットを実行し、ある結果を出力する。ステッ
プ2440で、APUはDMACへDMAコマンドを出
し、DRAMにその結果を格納する。ステップ2442
で、DMAコマンドが実行され、アプレットの結果がA
PUのローカル・ストレージからDRAMへ書き込まれ
る。ステップ2444で、APUはPUへ割込み要求を
出し、ARPCが完了したことを示す信号伝送を行う。
APUの能力によって、1グループのAPUと、1グル
ープのAPUと関連付けられたメモリ・リソースとを拡
張タスクの実行専用にすることが可能になる。例えば、
1つのPUは、1以上のAPUと、これらの1以上のA
PUと関連付けられた1グループのメモリサンドボック
スとを、拡張された時間中ネットワーク104を介して
伝送されてくるデータの受信専用とし、また、1以上の
他のAPUとそれらと関連付けられたメモリ・サンドボ
ックスへ、この時間中受信したデータのさらなる処理を
行うための送信専用とすることができる。この能力は、
ネットワーク104を介して伝送されるストリーミング
・データ(ストリーミングMPEGまたはストリーミン
グATRACオーディオまたはビデオ・データなど)の
処理にとって特に好適である。PUは、1以上のAPU
およびそれらと関連付けられたメモリ・サンドボックス
をこれらのデータの受信専用とし、1以上の他のAPU
およびそれらと関連付けられたメモリ・サンドボックス
をこれらのデータの解凍と処理専用とすることができ
る。言い換えれば、PUは、APUのグループとそれら
と関連付けられたメモリ・サンドボックスとの間でこの
ようなデータ処理を行うための専用パイプライン関係の
確立を行うことができる。
るためには、パイプ・ラインの専用APUとメモリサン
ドボックスとが、データ・ストリームを含むアプレット
の処理が行われない時間中もパイプ・ライン専用のまま
であることが望ましい。言い換えれば、専用APUおよ
びそれらと関連するサンドボックスが、これらの時間中
予約状態のままに置かれることが望ましい。アプレット
の処理の完了時における、APUとその関連付けられた
一又は複数のメモリ・サンドボックスを予約、即ちリザ
ーブ状態としておくことは、“常駐終了”と呼ばれる。
常駐終了はPUからの命令に応じて行われる。
Uおよびそれらと関連するサンドボックスを含む、スト
リーミング・データ(ストリーミングMPEGデータな
ど)を処理するための専用パイプライン構造の設定を例
示する。図43に示すように、このパイプライン構造の
構成要素にはPE2502とDRAM2518とが含ま
れる。PE2502の中には、PU2504、DMAC
2506およびAPU2508、APU2510、AP
U2512を含む複数のAPUが含まれる。PU250
4、DMAC2506およびこれらのAPU間の通信は
PEバス2514を介して行われる。広帯域幅のバス2
516によってDMAC2506はDRAM2518と
接続される。DRAM2518の中には、複数のサンド
ボックス(サンドボックス2520、サンドボックス2
522、サンドボックス2524、サンドボックス25
26など)が含まれる。
めのステップを例示する。ステップ2610で、PU2
504は、ネットワーク・アプレットを処理するように
APU2508を割り当てる。ネットワーク・アプレッ
トは、ネットワーク104のネットワーク・プロトコル
の処理用プログラムを有する。この場合、このプロトコ
ルは 伝送制御プロトコル/インターネット用プロトコ
ル(TCP/IP)である。このプロトコルに従うTCP
/IPデータ・パケットはネットワーク104を介して
伝送される。受信時に、APU2508はこれらのパケ
ットを処理し、パケット内のデータを組み立て、ソフト
ウェア・セル102の中へ入れる。ステップ2612
で、PU2504は、ネットワーク・アプレットの処理
の完了時に常駐終了を実行するようにAPU2508に
指示する。ステップ2614で、PU2504は、AP
U2510及び2512がMPEGアプレットの処理を
行うように割り当てる。ステップ2615で、PU25
04は、MPEGアプレットの処理の完了時に常駐終了
を実行するようにAPU2510及び2512に指示す
る。ステップ2616で、PU2504は、APU25
08とAPU2510によるアクセス用ソース・サンド
ボックスとしてサンドボックス2520を指定する。ス
テップ2618で、PU2504は、APU2510に
よるアクセス用宛先サンドボックスとしてサンドボック
ス2522を指定する。ステップ2620で、PU25
04は、APU2508とAPU2512によるアクセ
ス用ソース・サンドボックスとしてサンドボックス25
24を指定する。ステップ2622で、PU2504
は、APU2512によるアクセス用宛先サンドボック
スとしてサンドボックス2526を指定する。ステップ
2624で、APU2510とAPU2512とは、そ
れぞれ、ソース・サンドボックス2520とソース・サ
ンドボックス2524の範囲内のメモリ・ブロックへ同
期読取りコマンドを送り、これらのメモリ・ブロックを
ブロッキング状態に設定する。最後に、処理はステップ
2628へ移り、そこで、専用パイプラインの設定が完
了し、パイプ・ライン専用のリソースが予約される。こ
のようにして、APU2508、2510、2512お
よびそれらと関連するサンドボックス2520、252
2、2524および2526は予約状態に入る。
トリーミングMPEGデータの処理ステップを例示す
る。ステップ2630で、APU2508は、ネットワ
ーク・アプレットを処理し、そのローカル・ストレージ
の中で、TCP/IPデータ・パケットをネットワーク
104から受信する。ステップ2632で、APU25
08は、これらのTCP/IPデータ・パケットを処理
し、これらのパケット内のデータをアセンブルし、ソフ
トウェア・セル102の中へ入れる。ステップ2634
で、APU2508はソフトウェア・セルのヘッダ23
20(図23)をチェックし、セルがMPEGデータを含
むかどうかの判定を行う。セルがMPEGデータを含ま
ない場合、ステップ2636で、APU2508は、専
用パイプライン内に含まれない他のAPUによって他の
データを処理するために、DRAM2518内に指定さ
れる汎用サンドボックスへそのセルを伝送する。またA
PU2508はこの伝送についてPU2504に通知す
る。
タを含む場合、ステップ2638で、APU2508は
そのセルの前のセルのID2330(図23)をチェック
し、そのセルが属するMPEGデータ・ストリームを識
別する。ステップ2640で、APU2508はセルの
処理用の専用パイプラインのAPUを選択する。この場
合、APU2508は、これらのデータを処理するAP
U2510を選択する。この選択は前回のセルID23
30とロード・バランシング・ファクタ(負荷平衡係
数)とに基づく。例えば、そのソフトウェア・セルが属
するMPEGデータ・ストリームの前回のソフトウェア
・セルが処理用としてAPU2510へ送られたことが
前のセルID2330によって示されている場合、現在
のソフトウェア・セルも通常の処理用としてAPU25
10へ送られる。ステップ2642で、APU2508
は、サンドボックス2520へMPEGデータを書き込
む同期書き込みコマンドを出す。このサンドボックスは
予めブロッキング状態に設定されているので、ステップ
2644で、MPEGデータは、サンドボックス252
0からAPU2510のローカル・ストレージへ自動的
に読み出される。ステップ2646で、APU2510
はそのローカル・ストレージでMPEGデータを処理し
てビデオ・データを生成する。ステップ2648で、A
PU2510はサンドボックス2522へビデオ・デー
タを書き込む。ステップ2650で、APU2510は
サンドボックス2520へ同期読取りコマンドを出し、
このサンドボックスに追加MPEGデータの受信を準備
させる。ステップ2652で、APU2510は常駐終
了処理を行う。この処理によってこのAPUは予約状態
に入り、この予約状態の間APUは、MPEGデータ・
ストリームの中で追加MPEGデータの処理を行うべく
待機する。
プのAPUおよびそれらと関連するサンドボックス間で
その他の専用構造の設定が可能である。例えば、図46
に示すように、APUの専用グループ(APU270
2、2708、2714など)を設定し、3次元オブジ
ェクトに対して幾何学的変換を実行して2次元ディスプ
レイ・リストの生成を行うことが可能となる。これらの
2次元ディスプレイ・リストを他のAPUによってさら
に処理(レンダー) し画素データの生成を行うようにす
ることが可能である。この処理を実行するために、3次
元オブジェクトと、これらのオブジェクト処理から結果
として生じるディスプレイ・リストの格納用として、サ
ンドボックスが、APU2702、2708、2414
の専用となる。例えば、ソース・サンドボックス270
4、2710、2716は、それぞれ、APU270
2、APU2708、APU2714によって処理され
た3次元オブジェクトの格納専用となる。同様に、宛先
サンドボックス2706、2712、2718は、それ
ぞれ、APU2702、APU2708、APU271
4によるこれらの3次元オブジェクトの処理から結果と
して生じるディスプレイ・リストの格納専用となる。
ストレージにおける、宛先サンドボックス2706、2
712、2718からのディスプレイ・リストの受信専
用である。APU2720は、これらのディスプレイ・
リスト間での調整を行い、画素データのレンダリングの
ためにこれらのディスプレイ・リストを他のAPUへ送
る。
ーも使用する。この絶対タイマーはAPUとPEの他の
エレメントへクロック信号を出力する。このクロック信
号はこれらのエレメントを駆動するクロック信号に依存
せず、かつ、このクロック信号より高速である。この絶
対タイマーの利用が図28に例示されている。
よってAPUによるタスク・パフォーマンスのためのタ
イム・バジェット(割り当て時間)が決定される。この
タイム・バジェットによって、これらのタスクの完了時
間が設定されるが、この時間はAPUによるタスク処理
に必要な時間より長い時間になる。その結果、各タスク
について、タイム・バジェットの範囲内に、ビジーな時
間とスタンバイ時間とが存在することになる。すべての
アプレットは、APUの実際の処理時間にかかわらず、
このタイム・バジェットに基づいて処理を行うように書
かれる。
イム・バジェット2804のビジー時間2802中に特
定のタスクを行うことができる。ビジー時間2802が
タイム・バジェット2804未満であるため、スタンバ
イ時間2806がタイム・バジェット中に生じる。この
スタンバイ時間中、APUは、APUが消費するパワー
が少なくなるスリープモードに入る。
でまで、他のAPUまたはPEの他のエレメントがタス
ク処理の結果を予想することはない。したがって、AP
Uの実際の処理速度にかかわらず、絶対タイマーによっ
て決定されるタイム・バジェットを用いてAPUの処理
結果が常時調整される。
になる。しかし、絶対タイマーによって設定されるタイ
ム・バジェットは同じままである。例えば、図28に示
すように、将来のAPUは、さらに短時間でタスクを実
行することになり、したがって、スタンバイ時間はさら
に長くなるであろう。したがって、ビジー時間2808
はビジー時間2802より短くなり、スタンバイ時間2
810はスタンバイ時間2806より長くなる。しか
し、絶対タイマーによって設定された同じタイム・バジ
ェットに基づいて処理を行うようにプログラムが書かれ
ているので、APU間での処理結果の調整が維持され
る。その結果、さらに高速のAPUが、その処理の結果
が予想される時点でコンフリクトを生じることなく、低
速のAPU用として書かれたプログラムの処理を行うこ
とが可能となる。
起因するAPUの並列処理の調整問題に対しては、AP
U間での調整を決定する絶対タイマーに代えて、PUま
たは1以上の指定APUにおいて、APUが実行してい
る特定の命令(マイクロコード)の分析をアプレットの処
理時に行うようにすることもできる。“オペレーション
なし”(“NOOP”)命令を命令の中へ挿入し、APU
のいくつかによってこの命令を実行して、アプレットに
よって予想されるAPUによる処理を1ステップずつ適
切に行うことが可能となる。命令の中へこれらのNOO
Pを挿入することにより、すべての命令のAPUによる
実行を行うための正しいタイミングの維持が可能とな
る。
発明について説明したが、これらの実施形態は本発明の
原理と適用を示す単に例示的なものであると理解すべき
である。したがって、添付の請求項によって画定されて
いるような本発明の精神と範囲から逸脱することなく、
以上の例示の実施形態に対して多数の改変を行うことが
可能であり、また、他の構成を考案することが可能であ
る。
アーキテクチャ全体を例示する。
の構造を例示する図である。
例示する図である。
造を例示する図である。
ジュアライザ(VS)と、光インターフェースとの構造を
例示する図である。
の組合せを例示する図である。
組合せを例示する図である。
に別の組合せを例示する図である。
に別の組合せを例示する図である。
らに別の組合せを例示する図である。
インターフェースの統合化を例示する図である。
セッサの1つの構成を示す図である。
セッサの別の構成を示す図である。
示する図である。
2の広帯域エンジンへのデータの書き込みを例示する図
である。
の共用メモリの構造を示す図である。
造を例示する図である。
を例示する図である。
する図である。
を例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
例示する図である。
ケーションの様々な状態を例示する3つの状態のメモリ
図である。
ス用のキー管理テーブルの構造を例示する図である。
ス用メモリ・アクセス・キーの格納方式を例示する図で
ある。
ス用メモリ・アクセス管理テーブルの構造を例示する図
である。
リ・アクセス管理テーブルとを用いてメモリ・サンドボ
ックスにアクセスするステップを示すフロー・チャート
である。
例示する図である。
すステップを示すフロー・チャートである。
理用専用パイプラインの構造を例示する図である。
理時の図43の専用パイプラインによって実行されるス
テップを示すフロー・チャートである。
理時の図43の専用パイプラインによって実行されるス
テップを示すフロー・チャートである。
用の専用パイプラインの他の構造を例示する図である。
ンとデータの並列処理を調整するための絶対タイマー方
式を例示する図である。
Claims (36)
- 【請求項1】 それぞれ並列的かつ独立にデータ処理す
る複数の処理ユニットと、前記複数の処理ユニットを制
御するための制御ユニットと、メイン・メモリと、前記
メイン・メモリへのアクセスを制御するためのメモリ・
コントローラとを有するプロセッサ装置において、受信
したデータを処理する所定のタスクを実行するに際し、
一時的に専用パイプラインを設定する方法であって、 前記制御ユニットが、前記メモリ・コントローラに対し
て、前記所定のタスクを実行する間、前記複数の処理ユ
ニットのうちの第1処理ユニットに関連して排他的に設
けられる第1保護エリアと、前記複数の処理ユニットの
うちの前記第1処理ユニット及び第2処理ユニットに関
連して排他的に設けられる第2保護エリアと、を指定す
るステップと、 前記制御ユニットが、前記メモリ・コントローラに指示
して、前記第1保護エリアに前記データが転送されると
同時に前記第1処理ユニットへ自動的に読み込むよう
に、前記第1保護エリアの状態を設定するステップと、 前記制御ユニットが、前記第1処理ユニットに対して、
前記所定のタスクを実行する間、前記データを受信する
と第1プログラムを実行して前記データを処理すること
により付加データを生成し、生成した付加データを前記
第2保護エリアに格納するように命令し、前記データが
受信されていない期間は待機する予約状態に入るように
指示するステップと、 前記制御ユニットが、前記第2処理ユニットに対して、
前記所定のタスクを実行する間、前記第2保護エリアに
格納された前記付加データを受信して第2プログラムを
実行して追加処理するよう命令し、前記付加データが受
信されていない期間は待機する予約状態に入るよう指示
するステップと、を有することを特徴とする方法。 - 【請求項2】 請求項1に記載の方法において、前記デ
ータが、前記プロセッサ装置が接続されているネットワ
ークから受信されるストリーミング・データであること
を特徴とする方法。 - 【請求項3】 請求項2に記載の方法において、前記ス
トリーミング・データが、MPEGデータであることを
特徴とする方法。 - 【請求項4】 請求項2に記載の方法において、前記ス
トリーミング・データが、ATRACデータであること
を特徴とする方法。 - 【請求項5】 請求項2に記載の方法において、前記第
1プログラムが、前記ネットワークのネットワーク・プ
ロトコルを処理するネットワーク・プログラムであるこ
とを特徴とする方法。 - 【請求項6】 請求項5に記載の方法において、前記デ
ータが、TCP/IPデータ・パケットから成ることを
特徴とする方法。 - 【請求項7】 請求項1に記載の方法において、前記第
2プログラムが、復号化プログラムであることを特徴と
する方法。 - 【請求項8】 請求項7に記載の方法において、前記復
号化プログラムが、MPEGデータを復号することを特
徴とする方法。 - 【請求項9】 請求項7に記載の方法において、前記復
号化プログラムが、ATRACデータを復号することを
特徴とする方法。 - 【請求項10】 請求項1に記載の方法において、前記
データが、3次元オブジェクトを有し、前記付加データ
が2次元表示リストを有することを特徴とする方法。 - 【請求項11】 請求項10に記載の方法において、レ
ンダリング・プログラムによる付加処理のために、前記
第2プログラムが、前記2次元表示リストを調整するこ
とを特徴とする方法。 - 【請求項12】 請求項10に記載の方法において、前
記第2プログラムが、レンダリング・プログラムである
ことを特徴とする方法。 - 【請求項13】それぞれ並列的かつ独立にデータ処理す
る複数の処理ユニットと、前記複数の処理ユニットの処
理を制御する制御ユニットと、メイン・メモリと、前記
メイン・メモリへのアクセスを制御するためのメモリ・
コントローラを有する処理システムであって、前記処理
システムは、受信したデータを処理する所定のタスクを
実行するに際し、一時的に専用パイプラインを設定する
ものであって、 前記制御ユニットは、 前記メモリ・コントローラに対して、前記所定のタスク
を実行する間前記複数の処理ユニットのうちの第1処理
ユニットに関連して排他的に設けられる第1保護エリア
と、前記所定のタスクを実行する間前記複数の処理ユニ
ットのうちの第2処理ユニット及び前記第1処理ユニッ
トに関連して排他的に設けられる第2保護エリアと、を
指定し、 前記メモリ・コントローラに指示して、前記第1保護エ
リアに前記データが転送されると同時に前記第1処理ユ
ニットへ自動的に読み込むように、前記第1保護エリア
の状態を設定し、 前記第1処理ユニットに対して、前記所定のタスクを実
行する間、前記データを受信すると第1プログラムを実
行して前記データを処理することにより付加データを生
成し、生成した付加データを前記第2保護エリアに格納
するよう命令し、前記データが受信されていない期間は
待機する予約状態に入るよう指示し、 前記第2処理ユニットに対して、前記所定のタスクを実
行する間、前記第2保護エリアに格納された前記付加デ
ータを受信して第2プログラムを実行して追加処理する
よう命令し、前記付加データが受信されていない期間は
待機する予約状態に入るよう指示するものであることを
特徴とする処理システム。 - 【請求項14】 請求項13に記載の処理システムにお
いて、前記データが、前記処理システムが接続されてい
るネットワークから受信されるストリーミング・データ
であることを特徴とする処理システム。 - 【請求項15】 請求項14に記載の処理システムにお
いて、前記ストリーミング・データが、MPEGデータ
であることを特徴とする処理システム。 - 【請求項16】 請求項14に記載の処理システムにお
いて、前記ストリーミング・データが、ATRACデー
タであることを特徴とする処理システム。 - 【請求項17】 請求項14に記載の処理システムにお
いて、前記第1プログラムが、前記ネットワークのネッ
トワーク・プロトコルを処理するネットワーク・プログ
ラムであることを特徴とする処理システム。 - 【請求項18】 請求項17に記載の処理システムにお
いて、前記データが、TCP/IPデータ・パケットを
有することを特徴とする処理システム。 - 【請求項19】 請求項13に記載の処理システムにお
いて、前記第2プログラムが、復号化プログラムである
ことを特徴とする処理システム。 - 【請求項20】 請求項19に記載の処理システムにお
いて、前記復号化プログラムが、MPEGデータを復号
することを特徴とする処理システム。 - 【請求項21】 請求項19に記載の処理システムにお
いて、前記復号化プログラムが、ATRACデータを復
号することを特徴とする処理システム。 - 【請求項22】 請求項13に記載の処理システムにお
いて、前記データが、3次元オブジェクトを有し、前記
付加データが2次元表示リストを有することを特徴とす
る処理システム。 - 【請求項23】 請求項22に記載の処理システムにお
いて、レンダリング・エンジンによる付加処理のため
に、前記第2プログラムが、前記2次元表示リストを調
整することを特徴とする処理システム。 - 【請求項24】 請求項22に記載の処理システムにお
いて、前記第2プログラムが、レンダリング・プログラ
ムであることを特徴とする処理システム。 - 【請求項25】それぞれ並列的かつ独立にデータ処理す
る複数の処理ユニットと、メイン・メモリと、を有する
プロセッサ装置において、受信したデータを処理する所
定のタスクを実行するに際し、一時的に専用パイプライ
ンを設定するシステムであって、 前記システムは、 前記所定のタスクを実行する間前記複数の処理ユニット
のうちの第1処理ユニットに関連して排他的に設けられ
る第1保護エリアと、前記所定のタスクを実行する間前
記複数の処理ユニットのうちの第2処理ユニット及び前
記第1処理ユニットに関連して排他的に設けられる第2
保護エリアと、を指定する手段と、 前記第1保護エリアに前記データが転送されると同時に
前記第1処理ユニットへ自動的に読み込むように、前記
第1保護エリアの状態を設定する手段と、 前記第1処理ユニットに対して、前記所定のタスクを実
行する間、前記データを受信すると第1プログラムを実
行して前記データを処理することにより付加データを生
成し、生成した付加データを前記第2保護エリアに格納
するよう命令し、前記データが受信されていない期間は
待機する状態である予約状態に入るよう指示する手段
と、 前記第2処理ユニットに対して、前記所定のタスクを実
行する間、前記第2保護エリアに格納された前記付加デ
ータを受信して第2プログラムを実行して追加処理する
よう命令し、前記付加データが受信されていない期間は
待機する状態である予約状態に入るよう指示する手段
と、を有することを特徴とするシステム。 - 【請求項26】 請求項25に記載のシステムにおい
て、前記データが、前記プロセッサ装置が接続されてい
るネットワークから受信されるストリーミング・データ
であることを特徴とするシステム。 - 【請求項27】 請求項26に記載のシステムにおい
て、前記ストリーミング・データが、MPEGデータで
あることを特徴とするシステム。 - 【請求項28】 請求項26に記載のシステムにおい
て、前記ストリーミング・データが、ATRACデータ
であることを特徴とするシステム。 - 【請求項29】 請求項26に記載のシステムにおい
て、前記第1プログラムが、前記ネットワークのネット
ワーク・プロトコルを処理するネットワーク・プログラ
ムであることを特徴とするシステム。 - 【請求項30】 請求項29に記載のシステムにおい
て、前記データが、TCP/IPデータ・パケットを有
することを特徴とするシステム。 - 【請求項31】 請求項25に記載のシステムにおい
て、前記第2プログラムが、復号化プログラムであるこ
とを特徴とするシステム。 - 【請求項32】 請求項31に記載のシステムにおい
て、前記復号化プログラムが、MPEGデータを復号す
ることを特徴とするシステム。 - 【請求項33】 請求項31に記載のシステムにおい
て、前記復号化プログラムが、ATRACデータを復号
することを特徴とするシステム。 - 【請求項34】 請求項25に記載のシステムにおい
て、前記データが、3次元オブジェクトを有し、前記付
加データが2次元表示リストを有することを特徴とする
システム。 - 【請求項35】 請求項34に記載のシステムにおい
て、レンダリング・エンジンによる付加処理のために、
前記第2プログラムが、前記2次元表示リストを調整す
ることを特徴とするシステム。 - 【請求項36】 請求項34に記載のシステムにおい
て、前記第2プログラムが、レンダリング・プログラム
であることを特徴とするシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/815,558 US6809734B2 (en) | 2001-03-22 | 2001-03-22 | Resource dedication system and method for a computer architecture for broadband networks |
US09/815,558 | 2001-03-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003187582A Division JP2004046861A (ja) | 2001-03-22 | 2003-06-30 | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002358289A JP2002358289A (ja) | 2002-12-13 |
JP3515985B2 true JP3515985B2 (ja) | 2004-04-05 |
Family
ID=25218155
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079359A Expired - Lifetime JP3515985B2 (ja) | 2001-03-22 | 2002-03-20 | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム |
JP2003187582A Pending JP2004046861A (ja) | 2001-03-22 | 2003-06-30 | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003187582A Pending JP2004046861A (ja) | 2001-03-22 | 2003-06-30 | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム |
Country Status (8)
Country | Link |
---|---|
US (1) | US6809734B2 (ja) |
EP (1) | EP1370961B1 (ja) |
JP (2) | JP3515985B2 (ja) |
KR (1) | KR100847982B1 (ja) |
CN (1) | CN1496516B (ja) |
DE (1) | DE60238827D1 (ja) |
TW (1) | TWI227401B (ja) |
WO (1) | WO2002077838A1 (ja) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001063919A1 (en) * | 2000-02-23 | 2001-08-30 | Penta Trading Ltd. | Systems and methods for generating and providing previews of electronic files such as web files |
US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US7225301B2 (en) * | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
US7071908B2 (en) | 2003-05-20 | 2006-07-04 | Kagutech, Ltd. | Digital backplane |
US7577636B2 (en) * | 2003-05-28 | 2009-08-18 | Fernandez Dennis S | Network-extensible reconfigurable media appliance |
US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
US7475257B2 (en) * | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US7146529B2 (en) * | 2003-09-25 | 2006-12-05 | International Business Machines Corporation | System and method for processor thread acting as a system service processor |
US7318218B2 (en) * | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
TW200532466A (en) | 2004-02-03 | 2005-10-01 | Sony Corp | Information processing device, information processing method, information processing system and information processing program of accessible media |
JP2005235019A (ja) | 2004-02-20 | 2005-09-02 | Sony Corp | ネットワークシステム、分散処理方法、情報処理装置 |
JP2005242598A (ja) * | 2004-02-26 | 2005-09-08 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
JP4586526B2 (ja) | 2004-02-27 | 2010-11-24 | ソニー株式会社 | 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム |
JP4325438B2 (ja) | 2004-03-01 | 2009-09-02 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
JP4465598B2 (ja) | 2004-07-05 | 2010-05-19 | ソニー株式会社 | 集積回路およびその処理制御方法、並びに、プログラム |
US7500088B2 (en) | 2004-07-08 | 2009-03-03 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
JP2006031480A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP4599923B2 (ja) | 2004-07-16 | 2010-12-15 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP2006031525A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理装置および情報処理方法、並びに、プログラム |
JP2006033646A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
US7240137B2 (en) * | 2004-08-26 | 2007-07-03 | International Business Machines Corporation | System and method for message delivery across a plurality of processors |
JPWO2006025322A1 (ja) * | 2004-08-30 | 2008-05-08 | 松下電器産業株式会社 | 記録装置 |
JPWO2006025255A1 (ja) * | 2004-08-30 | 2008-05-08 | 松下電器産業株式会社 | 多人数参加型アプリケーションを実行するクライアント端末装置、グループ形成方法及びグループ形成プログラム |
JP2006079280A (ja) | 2004-09-08 | 2006-03-23 | Sony Corp | 情報処理システムおよび方法、情報処理装置および方法、並びにプログラム |
US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
JP2006086964A (ja) * | 2004-09-17 | 2006-03-30 | Toshiba Corp | ビットレート変換装置およびビットレート変換方法 |
US20060070069A1 (en) * | 2004-09-30 | 2006-03-30 | International Business Machines Corporation | System and method for sharing resources between real-time and virtualizing operating systems |
US7290112B2 (en) * | 2004-09-30 | 2007-10-30 | International Business Machines Corporation | System and method for virtualization of processor resources |
JP2007334379A (ja) | 2004-10-05 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 処理装置 |
US7506325B2 (en) | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
US7512699B2 (en) * | 2004-11-12 | 2009-03-31 | International Business Machines Corporation | Managing position independent code using a software framework |
US7644255B2 (en) * | 2005-01-13 | 2010-01-05 | Sony Computer Entertainment Inc. | Method and apparatus for enable/disable control of SIMD processor slices |
US20060184296A1 (en) * | 2005-02-17 | 2006-08-17 | Hunter Engineering Company | Machine vision vehicle wheel alignment systems |
JP4536618B2 (ja) * | 2005-08-02 | 2010-09-01 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
US20070030280A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Global spreader and method for a parallel graphics processor |
US20070030277A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Method for processing vertex, triangle, and pixel graphics data packets |
US7659899B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | System and method to manage data processing stages of a logical graphics pipeline |
US7659898B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | Multi-execution resource graphics processor |
US7624250B2 (en) | 2005-12-05 | 2009-11-24 | Intel Corporation | Heterogeneous multi-core processor having dedicated connections between processor cores |
US7987464B2 (en) * | 2006-07-25 | 2011-07-26 | International Business Machines Corporation | Logical partitioning and virtualization in a heterogeneous architecture |
US7941387B2 (en) * | 2007-11-05 | 2011-05-10 | International Business Machines Corporation | Method and system for predicting resource usage of reusable stream processing elements |
US8387041B2 (en) * | 2008-01-09 | 2013-02-26 | International Business Machines Corporation | Localized multi-element processor resource sharing among logical partitions |
US8125984B2 (en) * | 2008-03-21 | 2012-02-28 | International Business Machines Corporation | Method, system, and computer program product for implementing stream processing using a reconfigurable optical switch |
US8943509B2 (en) * | 2008-03-21 | 2015-01-27 | International Business Machines Corporation | Method, apparatus, and computer program product for scheduling work in a stream-oriented computer system with configurable networks |
US7856544B2 (en) * | 2008-08-18 | 2010-12-21 | International Business Machines Corporation | Stream processing in super node clusters of processors assigned with stream computation graph kernels and coupled by stream traffic optical links |
WO2013028202A1 (en) * | 2011-08-25 | 2013-02-28 | Intel Corporation | Collaborative graphics rendering using mobile devices to support remote display |
US8373710B1 (en) * | 2011-12-30 | 2013-02-12 | GIS Federal LLC | Method and system for improving computational concurrency using a multi-threaded GPU calculation engine |
CN103020002B (zh) * | 2012-11-27 | 2015-11-18 | 中国人民解放军信息工程大学 | 可重构多处理器系统 |
EP2767904B1 (en) | 2013-02-18 | 2018-07-04 | Hybridserver Tec IP GmbH | Method, processing modules and system for executing an executable code |
US9280385B2 (en) * | 2013-12-19 | 2016-03-08 | International Business Machines Corporation | Optimally provisioning and merging shared resources to maximize resource availability |
US11144322B2 (en) * | 2019-11-05 | 2021-10-12 | Mediatek Inc. | Code and data sharing among multiple independent processors |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3576544A (en) | 1968-10-18 | 1971-04-27 | Ibm | Storage protection system |
US4037214A (en) | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
JPS5412643A (en) | 1977-06-30 | 1979-01-30 | Hitachi Ltd | Main memory protective device |
JPS54146555A (en) | 1978-05-09 | 1979-11-15 | Nec Corp | Data transfer system between processors |
US4332009A (en) | 1980-01-21 | 1982-05-25 | Mostek Corporation | Memory protection system |
JPS5812613B2 (ja) | 1980-02-08 | 1983-03-09 | 工業技術院長 | 並列デ−タ処理装置 |
JPS5835295B2 (ja) | 1980-03-03 | 1983-08-02 | オムロン株式会社 | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 |
US4430705A (en) | 1980-05-23 | 1984-02-07 | International Business Machines Corp. | Authorization mechanism for establishing addressability to information in another address space |
JPS576952A (en) | 1980-06-16 | 1982-01-13 | Nippon Telegr & Teleph Corp <Ntt> | Storage protecting system |
JPS57176456A (en) | 1981-04-22 | 1982-10-29 | Fanuc Ltd | Data processing system |
DE3171379D1 (en) | 1981-04-28 | 1985-08-22 | Ibm | Bus arrangement for interconnectiong circuit chips |
AU542447B2 (en) | 1982-02-27 | 1985-02-21 | Fujitsu Limited | System for controlling key storage unit |
JPS5958700A (ja) | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | 記憶保護判定方式 |
US4545016A (en) | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
US5159700A (en) | 1984-01-16 | 1992-10-27 | Texas Instruments Incorporated | Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates |
JPS61180352A (ja) | 1984-12-30 | 1986-08-13 | Fujitsu Ltd | プログラムダウンロ−ド方式 |
US4732446A (en) | 1985-10-02 | 1988-03-22 | Lamar Gipson | Electrical circuit and optical data buss |
CA1280829C (en) | 1985-11-13 | 1991-02-26 | Toshio Matsumoto | Main storage access control system for virtual computing function system |
JPS6319058A (ja) | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | メモリ装置 |
JP2960415B2 (ja) | 1987-05-22 | 1999-10-06 | 株式会社日立製作所 | 記憶保護方法および装置 |
JPS6412364A (en) | 1987-07-06 | 1989-01-17 | Nippon Telegraph & Telephone | System constitution control system |
JPS6423342A (en) | 1987-07-20 | 1989-01-26 | Mitsubishi Electric Corp | Programmable controller |
US4862407A (en) * | 1987-10-05 | 1989-08-29 | Motorola, Inc. | Digital signal processing apparatus |
JP2677589B2 (ja) | 1988-02-26 | 1997-11-17 | 株式会社東芝 | 携帯可能電子装置およびicチップ |
JPH0212361A (ja) | 1988-06-29 | 1990-01-17 | Fujitsu Ltd | 階層化バスによる並列計算機システム |
US4939682A (en) | 1988-07-15 | 1990-07-03 | The Boeing Company | Integrated electro-optic arithmetic/logic unit and method for making the same |
JP2837413B2 (ja) | 1988-08-24 | 1998-12-16 | 株式会社日立メディコ | 複数端末cpuを有するct装置 |
EP0369052A1 (en) | 1988-11-17 | 1990-05-23 | International Business Machines Corporation | Data base access system |
JPH02210542A (ja) | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | 仮想計算機システムにおける実行制御方式 |
EP0461926B1 (en) | 1990-06-15 | 1998-09-02 | Compaq Computer Corporation | Multilevel inclusion in multilevel cache hierarchies |
US5144691A (en) | 1990-07-20 | 1992-09-01 | Cray Research, Inc. | Computer signal interconnect apparatus |
EP0481735A3 (en) | 1990-10-19 | 1993-01-13 | Array Technology Corporation | Address protection circuit |
KR940004404B1 (ko) | 1990-11-30 | 1994-05-25 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 |
JPH04288643A (ja) | 1991-03-18 | 1992-10-13 | Nec Corp | マルチプロセッサシステムのメモリマッピング方式 |
JPH0554009A (ja) | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | プログラムロード方式 |
JP3364937B2 (ja) | 1991-11-29 | 2003-01-08 | 株式会社日立製作所 | 並列演算装置 |
US5268973A (en) | 1992-01-21 | 1993-12-07 | The University Of Texas System | Wafer-scale optical bus |
JPH05242057A (ja) | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JPH0612333A (ja) | 1992-06-25 | 1994-01-21 | Hitachi Ltd | 情報処理装置の記憶保護方式 |
US5619671A (en) | 1993-04-19 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for providing token controlled access to protected pages of memory |
US5701479A (en) * | 1993-06-15 | 1997-12-23 | Xerox Corporation | Pipelined image processing system for a single application environment |
JPH07287064A (ja) | 1994-04-20 | 1995-10-31 | Mitsubishi Electric Corp | レーダ信号処理装置 |
US5513337A (en) | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
JPH08161283A (ja) | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH08180018A (ja) | 1994-12-26 | 1996-07-12 | Toshiba Corp | 分散処理システム及び分散処理方法 |
JPH08212178A (ja) | 1995-02-08 | 1996-08-20 | Hitachi Ltd | 並列計算機 |
EP0730237A1 (en) | 1995-02-28 | 1996-09-04 | Nec Corporation | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JP2731742B2 (ja) | 1995-02-28 | 1998-03-25 | 甲府日本電気株式会社 | クラスタ構成の並列計算機 |
JPH08249261A (ja) | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | メッセージ管理システム |
DE19508723A1 (de) | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
US5850534A (en) | 1995-06-05 | 1998-12-15 | Advanced Micro Devices, Inc. | Method and apparatus for reducing cache snooping overhead in a multilevel cache system |
JP3786993B2 (ja) | 1995-12-14 | 2006-06-21 | 株式会社日立製作所 | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 |
JPH09198361A (ja) | 1996-01-23 | 1997-07-31 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
US5729712A (en) | 1996-01-26 | 1998-03-17 | Unisys Corporation | Smart fill system for multiple cache network |
JPH09311839A (ja) | 1996-05-21 | 1997-12-02 | Hitachi Ltd | データ共用方式 |
US5900019A (en) | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
US5724551A (en) | 1996-05-23 | 1998-03-03 | International Business Machines Corporation | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers |
US5787309A (en) | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
JPH10126771A (ja) | 1996-10-15 | 1998-05-15 | Toshiba Corp | 画像データ転送システムにおける画像データ送出レート制御方法および画像データ転送方法 |
JP3421526B2 (ja) | 1997-02-14 | 2003-06-30 | モトローラ株式会社 | デ−タ処理装置 |
US6289434B1 (en) * | 1997-02-28 | 2001-09-11 | Cognigine Corporation | Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates |
JP3739888B2 (ja) | 1997-03-27 | 2006-01-25 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
US6212605B1 (en) | 1997-03-31 | 2001-04-03 | International Business Machines Corporation | Eviction override for larx-reserved addresses |
JPH1139215A (ja) | 1997-05-22 | 1999-02-12 | Matsushita Electric Ind Co Ltd | キャッシュメモリおよびキャッシュメモリを制御する方法 |
JPH10334055A (ja) | 1997-06-03 | 1998-12-18 | Sony Corp | マルチプロセッサ・システム |
JP3490256B2 (ja) | 1997-06-12 | 2004-01-26 | 三菱電機株式会社 | エージェント方式 |
US5892966A (en) * | 1997-06-27 | 1999-04-06 | Sun Microsystems, Inc. | Processor complex for executing multimedia functions |
JPH11232247A (ja) | 1998-02-10 | 1999-08-27 | Hitachi Ltd | データフロー計算機およびデータフロー制御方法 |
JPH11338833A (ja) | 1998-05-22 | 1999-12-10 | Hitachi Ltd | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム |
US6336187B1 (en) | 1998-06-12 | 2002-01-01 | International Business Machines Corp. | Storage system with data-dependent security |
JP3224782B2 (ja) | 1998-08-03 | 2001-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 処理分担動的変更方法及びコンピュータ |
JP3790060B2 (ja) | 1999-01-29 | 2006-06-28 | 株式会社山武 | 演算処理装置 |
US6477170B1 (en) * | 1999-05-21 | 2002-11-05 | Advanced Micro Devices, Inc. | Method and apparatus for interfacing between systems operating under different clock regimes with interlocking to prevent overwriting of data |
JP4640880B2 (ja) | 2000-07-14 | 2011-03-02 | 国立大学法人東京工業大学 | マイクロプロセッサシステム |
US6865631B2 (en) | 2000-12-14 | 2005-03-08 | International Business Machines Corporation | Reduction of interrupts in remote procedure calls |
US6779049B2 (en) | 2000-12-14 | 2004-08-17 | International Business Machines Corporation | Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism |
US6748501B2 (en) | 2000-12-30 | 2004-06-08 | International Business Machines Corporation | Microprocessor reservation mechanism for a hashed address system |
-
2001
- 2001-03-22 US US09/815,558 patent/US6809734B2/en not_active Expired - Lifetime
-
2002
- 2002-03-19 KR KR1020037012343A patent/KR100847982B1/ko active IP Right Grant
- 2002-03-19 CN CN028063473A patent/CN1496516B/zh not_active Expired - Lifetime
- 2002-03-19 WO PCT/JP2002/002608 patent/WO2002077838A1/en active Application Filing
- 2002-03-19 DE DE60238827T patent/DE60238827D1/de not_active Expired - Lifetime
- 2002-03-19 EP EP02705347A patent/EP1370961B1/en not_active Expired - Lifetime
- 2002-03-20 JP JP2002079359A patent/JP3515985B2/ja not_active Expired - Lifetime
- 2002-03-22 TW TW091105565A patent/TWI227401B/zh not_active IP Right Cessation
-
2003
- 2003-06-30 JP JP2003187582A patent/JP2004046861A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1496516A (zh) | 2004-05-12 |
JP2002358289A (ja) | 2002-12-13 |
US20020135582A1 (en) | 2002-09-26 |
EP1370961A1 (en) | 2003-12-17 |
WO2002077838A1 (en) | 2002-10-03 |
EP1370961B1 (en) | 2011-01-05 |
DE60238827D1 (de) | 2011-02-17 |
KR20030085038A (ko) | 2003-11-01 |
KR100847982B1 (ko) | 2008-07-22 |
CN1496516B (zh) | 2011-07-20 |
JP2004046861A (ja) | 2004-02-12 |
US6809734B2 (en) | 2004-10-26 |
EP1370961A4 (en) | 2009-03-04 |
TWI227401B (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3515985B2 (ja) | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム | |
JP3454808B2 (ja) | コンピュータ処理システム及びコンピュータで実行される処理方法 | |
JP3696563B2 (ja) | コンピュータ・プロセッサ及び処理装置 | |
JP3411273B2 (ja) | プロセッサでのデータ処理方法及びデータ処理システム | |
JP4455822B2 (ja) | データ処理方法 | |
JP4768386B2 (ja) | 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3515985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |