JPH0212361A - 階層化バスによる並列計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 バスによって結合される並列計算機システムに関し、 ローカルバスを共有する複数のプロセッサからなるクラ
スタを、グローバスバスによって相互に結合し、各クラ
スタにアダプタを設けてローカルバスとグローバルバス
との間で要求を相互に転送し、バス競合を回避した大規
模な密結合並列計算機システムを構築することを目的と
し、ローカルバスを共有する？！ａのプロセッサからな
るクラスタと、このクラスタを構成するアダプタを介し
てグローバルバスに階層化した態様で結合し、アダプタ
がローカルハスに送出された要求が自クラスタ以外への
要求であると検出した時にグローバルバスに要求を転送
し、一方、グローバルバスに送出された要求が自りラス
ク内への要求であると検出した時に自ローカルバスに要
求を転送して処理を行い得るように構成する。

（産業上の利用分舒〕 本発明は、階層化バスによって複数のプロセッサが結合
される並列計算機システムに関するものである。

〔従来の技術と発明が解決しようとする課題〕従来、共
通バスによって結合した密結合型並列計算機システムは
システム全体で１つのアドレス空間を共有するため、メ
モリアクセスの際にそのメモリが自己のプロセッサのも
のであるか、他のプロセッサのものであるかを区別する
必要がないなどのメリットがある。しかし、多数のプロ
セッサによって１つのバスを共有するためにバスの競合
が発生し、台数を増やしてもそれ程に台数効果が得られ
ないという問題がある。

また、ネットワークによって結合した疎結合並列計算機
システムは、多数のプロセッサを結合することが可能で
あるが、他のプロセッサのメモリをアクセスするときに
複雑な掻作を要したり、大きなオーバヘッドが発生して
しまうという問題がある。

本発明は、ローカルバスを共有する複数のプロセッサか
らなるクラスタを、グローバスバスによりて相互に結合
し、各クラスタにアダプタを設けてローカルバスとグロ
ーバルバスとの間で要求を相互に転送し、バス競合を回
避した大規模な密結合並列計算機システムを構築するこ
とを目的としている。

〔課題を解決する手段〕

第１図を参照して課題を解決する手段を説明する。

第１図において、クラスタ（０）ないしクラスタｔｔＳ
は、ローカルバス１を共有する複数のプロセッサ（ＣＰ
Ｕ）、メモリ、およびローカルバス１とグローバルハス
４との間の要求を相互に転送するアダプタ２などから構
成されている。

グローバルバス４は、複数のクラスタを相互に接続する
階層化したバスである。

〔作用〕

本発明は、第１図に示すように、システム全体でアドレ
ス空間を共有し、あるプロセッサがローカルバス１上に
要求（例えばメモリアクセス要求）を送出した時、この
要求のアドレスが当該クラスタ内のアドレスであれば、
該当する例えばメモリ３がその要求を取り込でんデータ
をライトしたり、あるいはリードしたデータを要求元に
返送などする。一方、この要求のアドレスが当該クラス
タ以外のアドレスであれば、アダプタ２が要求をグロー
バルバス４に転送し、他の該当クラスタのアダプタ２が
このグローバルハス４に転送された要求を取り込んでロ
ーカルバス１に転送し、更に該当する例えばメモリ３が
その要求を取り込でんデータをライトしたり、あるいは
リードしたデータを要求元に逆の順序で返送などする。

従って、複数のプロセッサが共有するローカルバスと、
上位の階層のグローバルバス４との間の要求の転送をア
ダプタ２が相互に行うことにより、バス競合を可及的に
回避して大規模な密結合計算機システムを構築すること
が可能となる。。

〔実施例〕

次に、第１図から第４図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。

第１図において、クラスタ（０）ないしα９は、各４台
のプロセッサ（、ＣＰ　Ｕ）をローカルバス１に夫々接
続し、合計４Ｘ１６−６４台のプロセッサを並列接続し
た例である。このようにローカルバス１の上位の階層の
バスとしてグローバルハス４を設け、各クラスタに図示
のようにアドレスを夫々割り付ける。これにより、図示
システム全体でアドレス空間が共有され、例えばアクセ
ス要求したアドレスによって、いずれのクラスタのメモ
リをアクセスしたのかを知ることができる。このため、
プロセッサがローカルバス１に送出したアクセス要求の
アドレスが自クラスタ内のアドレスであれば、当該ロー
カルバス１内でいわば閉じた状態で処理を行うことがで
きるので、他のローカルバス１との間でバス競合が発生
しない、また、プロセッサがローカルバス１に送出した
アクセス要求のアドレスが自クラスタ以外のアドレスで
あれば、各クラスタ内に設けたアダプタ２がこの旨を認
識して当該アクセス要求をグローバルバス４に乗せ（転
送し）、他のクラスタ内に設けた該当アダプタ２がこの
アクセス要求を自ローカルバス１に乗せ、例えばメモリ
３がこのアクセス要求を取り込み、該当処理を行うよう
にしている。

以上のように、バスをローカルバス１およびグローバル
バス４に階層化し、ローカルバスｌ内で閉じた状態で処
理を行い得るように構成したことにより、大規模な並列
計算機システムにおけるバス競合を可及的に回避するこ
とが可能となる。

第２図は、アダプタ構成例を示す、これは、第１図アダ
プタ２の構成例である０図中ＩＩ　ｉ１１回路（１）は
、ローカルバスｌに送出された要求のアドレスが、自ク
ラスタ以外と検出した時に、ローカルバス１を構成する
１１１′４′Ｂバス、アドレスバス、およびデータバス
から図示ランチによって夫々保持しておいたものを、グ
ローバルバス４に夫々転送するように制ｊ″Ｉ３するも
のである。一方、図中■り開回路（２）は、逆にグロー
バルバス４に送出された要求ノアドレスが、自クラスタ
内と検出した時に、図示ラッチによって夫々保持してお
いたものを、ローカルバス１に夫々転送するように制御
するものである。

第３図は、ローカルバス１上のデータ／コラン１をグロ
ーバルバス４に乗せる部分の他のアダプタ構成例を示す
。ここで、グローバルバス４がらローカルバス１に乗せ
る部分は第３図と同しであるので省略しである。

第３図において、クラスタアドレスレジスタ（Ｃ（ｕｓ
ｔｅｒ　Ａｄｄｌｅｓｓ　Ｒｅｇｉｓｔｅｒ）　５は、
アダプタ２の属するクラスタが有するメモリ３のアドレ
ス範囲と、クラスタが有するプロセッサ（ＣＰ　Ｕ）の
ＣＰＵ番号などを記憶するものである。

コンパレータ（Ｃｏｍｐａｒａｔｏｒ）　６は、ローカ
ルバス１を構成するアドレスバスに送出されたアドレス
が、クラスタアドレスレジスタ５に記憶されているアド
レス範囲に含まれるか否かなどを検出するものである。

即ち、アダプタ２が属するクラスタ内のアドレスが送出
されたか否かなどを検出するものである。

バスアービタ（Ｂｕｓ　Ａｒｂｉｔｏｒ）　　７は、グ
ローバルバス４を構成する制御バスの状態を参照して、
グローバルバス４の空きを見つけるなどするものである
。

次に、動作を説明する。

第３図において、コンパレータ６がローカルバス１を構
成するアドレスバスに送出されたアドレスが、クラスタ
アドレスレジスタ５に記憶されているアドレス範囲以外
であると検出した時、バスアービタ７がグローバルバス
４の空きを見つけ、アドレスレジスタ８およびコマンド
／データレジスタ９に保持しておいたアドレス、コマン
ド／テークをグローバルバス４を構成するアドレスバス
、制御バス、データ／コマンドバスに転送する。グロー
バルバス４からローカルバス１への転送も、同様に、グ
ローバルバス４に送出されたアドレスが、クラスタアド
レスレジスタ５に記憶されているアドレス範囲内の時に
、行うようにしている。

第４図は、バスコマンド例を示す。ここで、最上段の１
書き込みコマンド”をＣＰＵが発行すると、コマンドバ
スに１書き込みコマンド°、アドレスバスに１書き込む
アドレス”、データバスに“書き込みデータ”がそれぞ
れ送出される。また、“読み出しコマンド”および“デ
ータコマンド”についても図示のように送出される。以
下このコマンドを用いた具体例を説明する。

［１）　　主記憶（第１図メモリ３）への書き込み例書
き込みを行うＣＰＵが、ローカルハス１に“書き込みコ
マンド”を乗せる。

■　このコマンドが自クラスタ内のアドレスを持つ主記
憶への書き込みであれば、このコマンドは主記憶に取り
込まれ、指定されたアドレスに指定されたデータが書き
込まれる。

■　このコマンドが自クラスタ以外への書き込みである
と、第３図アダプタ２を構成するコンハレータロによっ
て検出された場合、バスアービタフがグローバルバス４
の空きを見つけてこのコマンドをグローバルバス４に転
送し、更に該当アダプタ２のコンパレータ６が目りラス
ク内のアドレスであると検出して自クラスタ内のローカ
ルバス１にこのコマンドを乗せ、該当主記憶がこれを取
り込んで指定されたアドレスに指定されたデータを書き
込む。

（２）　　主記憶からの読み出し例 読み出しを行うＣＰＵが、ローカルバス１に“読み出し
コマンド”を乗せる。

■　このコマンドが自クラスタ内のアドレスを持つ主記
憶からの読み出しであれば、このコマンドは主記憶に取
り込まれる。これに対応して、主記憶は、“データコマ
ンド”を発行して、読み出したデータを要求元ＣＰＵに
転送する。

■　このコマンドが自クラスタ以外からの読み込みであ
る場合、（１）の■と同様に、グローバルバス４、ロー
カルハス１を介して該当主記憶に取り込まれる。これに
対応して、主記憶は、“データコマンド”を発行して、
逆の経路を辿って読み出したデータを要求元ＣＰＵに転
送する。

〔発明の効果〕

以上説明したように、本発明によれば、複数のプロセッ
サが共有するローカルバスと、上位の階層のグローバル
バス４との間の要求の転送をアダプタ２が相互に行う構
成を採用しているため、ハス競合を可及的に回避した大
規模な密結合計算畿システムを構築することができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図、第３図はア
ダプタ構成例、第４図はバスコマンド例を示す。 図中、王はローカルバス、２はアダプタ、３はメモリ　
（主記憶）、４はグローバルバス、５はクラスタアドレ
スレジスタ、６はコンパレーク、７はバスアービタ、８
はアドレスレジスタ、９はコマンド／データレジスタを
表す。

Claims (1)

1. 【特許請求の範囲】 バスによって結合される並列計算機システムにおいて、 ローカルバス（１）を共有する複数のプロセッサからな
   るクラスタと、 このクラスタを構成するアダプタ（２）を介してグロー
   バルバス（４）に階層化した態様で結合し、アダプタ（
   ２）がローカルバス（１）に送出された要求が自クラス
   タ以外への要求であると検出した時にグローバルバス（
   ４）に要求を転送し、一方、グローバルバス（４）に送
   出された要求が自クラスタ内への要求であると検出した
   時に自ローカルバス（１）に要求を転送して処理を行い
   得るように構成したことを特徴とする階層化バスによる
   並列計算機システム。