JP2837413B2 - 複数端末cpuを有するct装置 - Google Patents

複数端末cpuを有するct装置

Info

Publication number
JP2837413B2
JP2837413B2 JP63208292A JP20829288A JP2837413B2 JP 2837413 B2 JP2837413 B2 JP 2837413B2 JP 63208292 A JP63208292 A JP 63208292A JP 20829288 A JP20829288 A JP 20829288A JP 2837413 B2 JP2837413 B2 JP 2837413B2
Authority
JP
Japan
Prior art keywords
cpu
interrupt
cpus
area
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63208292A
Other languages
English (en)
Other versions
JPH0257237A (ja
Inventor
俊二 高橋
正悟 田中
佐々木  寛
拓也 門嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP63208292A priority Critical patent/JP2837413B2/ja
Publication of JPH0257237A publication Critical patent/JPH0257237A/ja
Application granted granted Critical
Publication of JP2837413B2 publication Critical patent/JP2837413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CT装置、特に複数端末用CPUを有するCT装
置に関する。
〔従来技術〕
CT装置には、X線CT装置,NMR使用のCT装置等がある。
これらのCT装置は、システムとしての規模の拡大に伴っ
て、1個のCPUではなく複数のCPUを使う例が多い。複数
のCPUはCT画像処理用のCPUの他に、操作卓用CPU,スキャ
ナ用CPU,テーブル用CPU,X線制御用CPUより成る例が多
い。CT画像処理用CPUは処理の主体をなし、主CPUと呼
び、他は端末用CPUと呼ぶことが多い。
尚、X線CT装置に関しての一般的な従来例には「CTス
キャナー」(コロナ社発行、昭和54年度発行、岩井氏
編)がある。
〔発明が解決しようとする課題〕
複数CPU使用のCT装置は、前記画像処理用の主CPUを中
心に各端末用CPUはスター接続せしめている例が多い。
然るに、主CPUが接続中心であるが故に、各端末用CPU相
互間での通信を行うには、必ず主CPUを介することとな
り、、主CPUの処理負担を大きくする。この結果、主CPU
による本来の複雑処理である前処理,再構成処理等の処
理の遅延を招いたり、又は、端末用CPU間での通信自体
も遅くなり、全体のシステムの稼働自体にも悪影響を与
えていた。
本発明の目的は、端末用通信を主CPUを介さずに効率
的に行なわせてなるCT装置を提供するものである。
〔課題を解決するための手段〕
本発明は以下の構成より成る。
(1) 各CPU共通なメモリを設ける。
(2) このメモリを各CPU固有の専用書込み領域と、
割込み関係発生時の割込み関係を格納する割込み発生表
示領域に区分する。
(3) 割込み発生表示領域中の割込み関係にある割込
み発生元CPUと割込み要求先CPUとを見つけ出し、この割
込み要求先CPUは、専用書込み領域中の該割込み発生元
のCPU用の情報を割込み処理で読出す。
〔作用〕
本発明では、共通なメモリ中の書込み専用領域中のCP
U情報を割込み発生表示領域の指示に従って割込み読出
すことが可能となる。
〔実施例〕
第1図は本発明のX線CT装置の実施例図である。X線
CT装置は共通メモリ1、制御回路2、主CPU3、操作卓CP
U4、スキャナ用CPU5、テーブル用CPU6、X線制御CPU7よ
り成る。
主CPU3はCT画像処理用CPUであり、前処理,画像再構
成処理を行う。操作卓CPU4は、キーボードやCRT,プリン
タ等の入出力機器操作を行う。スキャナ用CPUは、X線
スキャナ制御を行う。テーブルCPU6は、被検体の位置制
御を行う。X線制御CPU7はX線発生制御を行う。
制御回路2と共通メモリ1とは本実施例の新規部分で
ある。制御回路2は、共通メモリ1と各CPU3〜7との接
続制御及び各CPU間及び共通メモリ1とCPU3〜7との間
の通信制御を行う。
即ち、複数CPU4〜7より共通メモリ1への書込み若し
くは読出しの要求を受け取ると、制御回路2は、あらか
じめ定めておいた優先順序に従い共通メモリ1に接続す
べきCPUを選択し、該CPUと共通メモリ1との接続を行
い、その接続したことを該CPUに知らせる。該CPUは、制
御回路2より送られて来た接続を示す信号等に従って、
共通メモリ1への書込み若しくは読出しを行う。
接続されなかったCPUに対しては、2つの方法をとり
得る。すなわち1つの方法は、接続の可能となる時機ま
で該CPUへは一切連絡せず、接続が可能となって始めて
接続を行い、その旨を該CPUへ知らせるという方法であ
り、この場合該CPUは共通メモリ1に対する読出し若し
くは書込みを待たされることになる。
今1つは、接続出来なかったことを接続されなかった
CPUに対して知らせるという方法である。また一定時間
待たせて、それでも接続可能な時機が到来しない時始め
て知らせるという方法、すなわち、第一の方法と第二の
方法とを組合わせた方法も考え得る。
何れの方法によるかは、例えばシステム全体の速度や
回路の構成、各CPUの能力等を考慮して決定すれば良
い。
又、これについては必ずしも各CPU全てに同一の方法
を用いずとも良く、又用いても良い。
共通メモリ1はCPU3〜7がアクセス可能なメモリであ
り、その記憶領域は、専用書込み領域Aと割込み発生表
示領域Bとに区分されている。その区分の様子を第2図
に示す。
第2図で専用書込み領域Aは、CPU3〜7専用の書込み
領域(#0000〜#5000)を有する。#5000〜#7000まで
は予備エリアとして設定し、情報過多の場合の格納に使
用する。各CPU毎の書込み領域は、自己のCPUのみが書込
み可能であり、他のCPUは書込み不可とした。更に、こ
の書込み領域の読出しアクセスは、自己のCPUのみなら
ず他のすべてのCPUから可能にさせておく。
CPU情報としては、CPU間通信に必要な情報を主とし
た。例えば、テーブルCPU情報としてはテーブルの位置
情報があり、これを操作卓CPUがCRT上に表示させるべく
取込むといった通信がある。
尚、メモリ1の他に各CPU固有の主メモリを有する場
合もある。この場合には、共通メモリ1には、CPU間通
信用情報のみを格納させることが好ましい。
割込み発生表示領域Bは#7000〜以降に設定した。こ
の領域Bの詳細例を第2図の右側に拡大して示した。#
7000〜#7010までは主CPUを割込み発生元とし、他CPUへ
の割込み要求を他CPU対応にフラグとして格納させた。
他のアドレスでも同様な格納形式をとる。
この領域Bは、割込み発生時の割込み関係にあるCPU
間のフラグをONさせる。従って、各CPUは、この領域B
をみることによって現在割込み発生が存在し、且つその
要求先が自己か否かを即座に知ることができる。
割込み要求先のCPUがわかると、その割込み発生元のC
PU対応の領域AのCPU情報を、割込み要求先のCPUが割込
みによって読出す。この読出しによってCPU間通信が事
実上可能となった。
尚、CT装置以外の複数CPUを有する計算機システムで
あっても本発明は適用できる。
〔発明の効果〕
本発明によれば、共通なメモリを設けて、これに対し
て割込み処理によってCPU間通信が可能となった。
【図面の簡単な説明】 第1図は本発明の実施例図、第2図は共通メモリの領域
分けの具体例図である。 1……共通メモリ、2……制御回路、3……主メモリ、
3〜7……端末用CPU。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 門嶋 拓也 千葉県柏市新十余二2番1号 株式会社 日立メディコ柏工場内 (58)調査した分野(Int.Cl.6,DB名) A61B 6/00 - 6/14 A61B 5/055

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】CT画像処理用の主CPUと、CT用の複数端末C
    PUと、メモリとを備えたCT装置において、 上記メモリを各CPU専用書込み領域と各CPU間の割込み発
    生表示領域とに区分したもので、各CPUの自己に関する
    情報を対応専用書込み領域に格納し、各CPU間におい
    て、割込み関係が発生した場合この割込み関係にある割
    込み発生元と割込み要求先との対応関係を上記割込み発
    生表示領域に格納する手段と、該割込み発生表示領域を
    みて割込み発生元と割込み要求先の各CPUを見つけ出
    し、該割込み要求先のCPUは対応する割込み発生元のCPU
    について該割込み発生元のCPU用の前記専用書込み領域
    をアクセスし、該割込み発生元のCPUに関する情報を割
    込みにより取込む手段と、を有する複数端末CPUを有す
    るCT装置。
JP63208292A 1988-08-24 1988-08-24 複数端末cpuを有するct装置 Expired - Fee Related JP2837413B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63208292A JP2837413B2 (ja) 1988-08-24 1988-08-24 複数端末cpuを有するct装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63208292A JP2837413B2 (ja) 1988-08-24 1988-08-24 複数端末cpuを有するct装置

Publications (2)

Publication Number Publication Date
JPH0257237A JPH0257237A (ja) 1990-02-27
JP2837413B2 true JP2837413B2 (ja) 1998-12-16

Family

ID=16553840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63208292A Expired - Fee Related JP2837413B2 (ja) 1988-08-24 1988-08-24 複数端末cpuを有するct装置

Country Status (1)

Country Link
JP (1) JP2837413B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809734B2 (en) 2001-03-22 2004-10-26 Sony Computer Entertainment Inc. Resource dedication system and method for a computer architecture for broadband networks
US6826662B2 (en) 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US7093104B2 (en) 2001-03-22 2006-08-15 Sony Computer Entertainment Inc. Processing modules for computer architecture for broadband networks
US7233998B2 (en) 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
US6526491B2 (en) 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks

Also Published As

Publication number Publication date
JPH0257237A (ja) 1990-02-27

Similar Documents

Publication Publication Date Title
JPH06208632A (ja) 図形/画像処理方法および装置
US4338662A (en) Microinstruction processing unit responsive to interruption priority order
JP2837413B2 (ja) 複数端末cpuを有するct装置
EP0247604B1 (en) Apparatus and method for interprocessor communication
JPH05233560A (ja) 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法
JP3061818B2 (ja) マイクロ・プロセッサ用アクセス・モニタ装置
JPS58114275A (ja) パタ−ン情報検索方式
JPS583246B2 (ja) デ−タ処理システム
JP2803552B2 (ja) データ受信装置
JP3087477B2 (ja) コンピュータシステム
JP2876909B2 (ja) 割込みエミュレータ
JP2890426B2 (ja) 情報処理装置
JP2821176B2 (ja) 情報処理装置
JPH05189393A (ja) リセット処理回路
JP3024175B2 (ja) マルチウインドウ表示装置
JPH0648471B2 (ja) 情報処理装置
JPS59127153A (ja) プログラム・ロ−デイング処理方式
JPS63123137A (ja) アドレス一致信号発生方式
JPH064472A (ja) 入出力優先順位制御方式
JPH03142536A (ja) 記憶装置の診断方式
JPH0535584A (ja) メモリ制御装置
JPH0248749A (ja) バッファ記憶制御装置
JPS6345662A (ja) バス制御方式
JPH0540693A (ja) 仮想記憶管理方式
JPH05241944A (ja) メモリアクセス装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees