JPS583246B2 - デ−タ処理システム - Google Patents

Description

【発明の詳細な説明】 本発明は補助計算機（いわゆるコンソールプロセッサ、
又はサービスプロセッサ）を有するデータ処理システム
において、主計算機と補助計算機との間のデータ転送を
高速にかつ、最小限のハードウエアにより行なうように
したデータ処理システムに関する。

最近、補助計算機（以下ＳＶＰと略記する）を設けて主
計算機の起動、停止、診断、再試行の制御や、従来コン
ソールパネルが有していたオペレータと処理装置との会
話機能を行なわせることが普及してきている。

従来のシステムにおいては、主計算機とＳｖＰとの交信
は２つの経路により行なわれている。

１つは本来主計算機に付随している入出力制御インタフ
ェースを介する経路、他の１つはＳＶＰリンクと呼ばれ
るリンク式伝送路を介する経路である。

オペレータが主計算機のオペレーティングシステムと会
話するような場合、ＳｖＰに付属するディスプレイに主
計算機のオペレーティングシステム（ＯＳと略称する）
が各種の表示を行なったり、ＳＶＰに付属するキーボー
ド、ライトペン等から主計算機のＯＳに指示を与えたり
する必要があり、このような入出力命令を含むＳＶＰど
主計算機とのやりとりは、チネル装置を介して前者の経
路を用いる。

また、主計算機が通常のデータ処理を行なっている間に
、エラー発生の有無をＳＶＰから間合せたり、エラー発
生時にエラー状況をロギングしたりする場合は、通常の
入出力経路とは独立の経路を用いるのが好ましいため、
後者の経路が用いられている。

しかし、前者の経路はチャネル装置とＳｖＰ間にデータ
バスを張る必要があり、またＳＶＰ内部に該データバス
とＳＶＰ内部バスとの間の接続を制御する回路が必要に
なり、ハード的に負担が大きい。

またこれを避けるためＯＳコンソール機能のためのデー
タ転送などまですべてを直接にＳＶＰリンクのみで行な
おうとすると、特に入出力要求の処理時にはソフトウエ
アの処理が複雑になり時間がかかる等の欠点を生じる。

本発明はこれらの欠点を解決することを目的とし、入出
力インタフエースの確立動作はチャネルの本来有してい
る機能を利用して簡単に行なえ、かつ伝送路としてはＳ
ＶＰリンクが利用できるようなリンク式伝送路アダプタ
を設けることにより、この目的を達成している。

以下図面により本発明を詳説する。

第１図は従来のデータ処理システムの一構成例である。

図において、１は主計算機、２はチャネル装置、３はＳ
ＶＰ、４はＳＶＰリンク、５は入出力制御装置、６は入
出力インタフエース、７はＳＶＰ中の中央処理装置、８
はＳＶＰの主メモリ、９はＳＶＰリンク制御回路、１０
は入出力インタフェース・アダプタ、１１はディスプレ
イ制御回路、１２はディスプレイ装置、１３はキーボー
ド、１４はフレキシブルディスク制御装置、１５はフレ
キシブルディスク装置、１６はＳＶＰ内部の共通バス、
１７はＳＶＰリンク制御部である。

図示の従来システムの場合、通常の動作時においては主
計算機１、チャネル装置２、入出力制御装置５、及び図
示しない主記憶装置や入出力装置によりデータ処理が行
なわれ、その間ＳＶＰは各装置に対してＳＶＰリンク４
を介して順次所定の周期でポーリングをかけ、異常の有
無を探査している。

また、いずれかの装置に対して探査（センス）をしたと
き異常か通知されると、動作を停止させて、状態情報を
ＳＶＰリンク４を介してロギングする。

また必要に応じてフレキシブルディスク１５のデータを
各装置中のレジスタ等にＳＶＰリンク４を介してセット
して診断或いは再試行を行なわせる等する。

またオペレータとＯＳとの会話時には、主計算機１のＯ
ＳはＳｖＰのディスプレイ１２やキーボード１３に対し
て入出力動作を要求する。

このような入出力動作はチャネル装置２、入出力インタ
フェース６を介し、さらにＳＶＰの入出力インタフェー
スアダプタ１０、コモンバス１６を介してＳＶＰの中央
処理装置７に達し、処理装置７の制御のもとて所定の入
出力装置が動作する。

このような従来システムにおいては入出力インタフェー
ス６及び入出力インタフエースアダプタ１０のハード的
負担が大きい。

特に一般には主計算機１及びチャネル装置２を収納する
筐体とＳＶＰを収納する筐体とは別になることが多く、
従ってその間のインタフェース線は長くなり、かつその
信号線本数は数十本以上とかなり多い。

一方ＳＶＰリンク４は一般に数本〜士数本と少ない信号
線である。

しかし、上記の如くの入出力要求を伴うＯＳコンソール
機能のためのやりとりを直接に主計算機１がＳＶＰリン
ク制御部１７に対して行なおうとすると、チャネル装置
２に対する入出力制御手順をＳＶＰリンク用の制御手順
に変換する手段が必要であり、さらにＳＶＰ中のＳＶＰ
リンク制御回路９と同期をとる処理が必要となり、もし
ハードウエアの大幅な改造を避けるとすると、ＳＶＰ３
及び主計算機１のソフトウエアによりこれらの制御をす
ることが必要になり、ソフトウエアの負担が大きくかつ
処理時間が長くなってしまう。

第２図は本発明の一実施例の構成例を示しており、リン
ク式伝送路アダプタ２０を有している。

他の記号は第１図と同じものを示す。

ＳＶＰ３中の詳細は第１図と同様なので省略するが、入
出力インタフエース制御回路１０が不要になることはい
うまでもない。

第３図にＳＶＰリンクアダプタ２０の詳細実施例を示す
。

第３図において、２１は第１アドレス制御部、２２はシ
ーケンス制御ＲＯＭ（リード・オンリ・メモリ）２３は
タグ送出部、２４はマルチプレクサ、２５はバス制御Ｒ
ＯＭ、２６は書込みバツファ・レジスタ・２７はＳＶＰ
制御レジスタ、２８は第２アドレス制御部、２９は初期
状態発生ＲＯＭ，３０はデバイス・アドレス・レジスタ
、３１は比較器、３２は読出しバツファ・レジスタ、３
３はステータス・レジスタ、３４はセンス・レジスタで
ある。

チャネル装置２からこのアダプタ２０及び各入出力制御
装置５に対してデバイス・アドレスを線３５上に指定し
て起動がかかる。

アダプタ２０ではデバイス・アドレス・レジスタ３０中
にある自己の番号を指定されたアドレスと比較器３１で
比較し、もし一致していなければ第１アドレス制御部で
特定アドレスを発生させ、ＲＯＭ２２中から特定のデー
タを読出し、タグ送出部２３からは線３７上に何も信号
を出さないようにする。

もし一致していれば第１アドレス制御部２１では他の特
定アドレスを発生させ、ＲＯＭ２２中からは他の特定デ
ータが読出され、タグ送出部からは線３７上に応答信号
をのせる。

これに応答してチャネル２からは次々と線３６を介して
何種類かの信号が送られて来るか、それらに応じてＲＯ
Ｍ２２中の適当なデータが読出されて劫定の応答が線３
７上に返される。

これら一連の手順は通常の入出力制御装置５が行なうこ
とと実質的に等価である。

またＳＶＰ側の状態情報がＳＶＰ制御レジスタ２７にセ
ットされており、この内容及びチャネル側からレジスタ
２６にセットされたコマンドの内容等によって第２アド
レス制御部２８によりアドレスが発生され、ＲＯＭ２９
より所定データが読出されてマルチプレクサ２４に入力
される。

またレジスタ３０，３２．３３にもｓｖｐ側より任意な
値がセット可能であり、これらもマルチプレクサ２４に
入力される。

バス制御ＲＯＭ２５からは、シーケンス制御ＲＯＭ２２
からの読出しデータに応じてアドレスされた値が読出さ
れ、その値に応じてマルチプレクサ２４は各シーケンス
に応じた所定のレジスタ又はＲＯＭ２９の内容を選択し
て線３８上に送出する。

また所定のシーケンスにおいてはセンスレジスタ３４に
所定の値が書込まれる。

チャネル装置２とアダプタ２０とのやりとりは、２１，
２２，２３，２４．２５の各回路によって、レジスタ２
７．３３等の内容を参照しながら通常の入出力制御装置
５におけると同様の手順で行なわれ、書込みバツファ・
レジスタ２６への書込みデータのセット又は読出しバツ
ファ・レジスタ３２からのデータのリード等を伴ない、
センスレジスタのセットで一担終了する。

アダプタ２０とＳＶＰとのやりとりは、ＳＶＰから所定
周期でセンスレジスタ３４を読みに行くことで開始され
る。

センスレジスタの内容により、ＳＶＰは書込みバツファ
レジスタ２６の値を取り込塔 の転送データをセットしたり、或はＳＶＰ制御レジスタ
２７の内容を変更するなどして一担終了する。

このような動作をくり返えし、必要なデータ転送が終了
すれば、（それはチャネル装置２中のサブチャネルメモ
リ等により通常の入出力制御と同様に検知される。

）、センスレジスタ３４の内容により、その旨がＳＶＰ
にも伝達される。

なお、ステータス・レジスタ３３にはＳＶＰからの非同
期の割込み要求等がセットされる。

またＳＶＰリンク制御部１７の構成は、従来主計算機２
やチャネル装置２に設けられているものと同等のもので
よい。

即ち従来よりセンスレジスタ３４や書込み／読出しバツ
ファレジスタ２６／３３等のレジスタ類は各装置中に存
在したものである。

従ってアダプタ２０中のＳＶＰリンク制御部１７はチャ
ネル装置２中の制御部と共用することもできる。

この場合さらにハード量の節約が可能となる。

以上の如く本発明ではリンク式伝送路アダプタ２０を設
け、その構成をチャネル装置２からは通常の入出力制御
装置と同様に扱え、またＳＶＰリンク４からは通常のＳ
ＶＰリンク制御部１７と同様に扱えるようにすることに
より、入出力要求の処理がＳＶＰリンク４を介して簡単
に行なえ、かつハード量も少なくて済む。

【図面の簡単な説明】

第１図はＳＶＰを有する従来のデータ処理システムの一
構成例、第２図は本発明によるデータ処理システムの一
構成例、第３図はリンク式伝送路アダプタ２０の一実施
例ブロック図である。 図において、１は主計算機、２はチャネル装置、３はｓ
ｖｐ、４はｓｖｐリンク、６は入出力インタフェース、
２０はリンク式伝送路アダプタ、１７はＳＶＰリンク制
御部である。

Claims (1)

1. 【特許請求の範囲】 １ 主計算機と、該主計算機に接続されるチャネル装置
   と、上記主計算機及びチャネル装置にリンク式伝送路に
   より接続される補助計算機とを有するデータ処理システ
   ムにおいて、 上記チャネル装置と通常の入出力インタフェースで接続
   されるとともに、上記リンク式伝送蕗にも接続されるリ
   ンク式伝送路アダプタを設け、上記主計算機と上記補助
   計算機との間のデータ転送を、上記アダプタにより、リ
   ンク式伝送路を介して行なうことを特徴とするデータ処
   理システム。