JPS61290564A

JPS61290564A - 複合デ−タ処理システム

Info

Publication number: JPS61290564A
Application number: JP61110982A
Authority: JP
Inventors: ブルース・オリバー・アンソニー、ジユニア; グレン・ダーレル・バタルデン; グレン・ロバート・ミツチエル; フイリツプ・クリスチヤン・シユロス; デービツド・ケヴイン・ウエルズ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1985-06-17
Filing date: 1986-05-16
Publication date: 1986-12-20
Also published as: EP0205943A2; EP0205943B1; CA1241449A; JPH03660B2; US4709328A; DE3681970D1; EP0205943A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電子的データ処理に関するものであり。

特に多重データ処理に関するものである。

〔従来の技術〕

あらゆる種類のデータ処理システムの物理的な小型化が
続いている。これが特に当てはまるのは。

一般にミニコンピユータ、小形ビジネス・コンピュータ
、またはデパートメント・コンピュータと呼ばれるシス
テムである。たとえば、ＩＢＭシステム／３６にはデス
クとほぼ同じ大きさのモデルと、引出しが２個付いたフ
ァイル・キャビネットとほぼ同じ大きさのモデルとがあ
る。同時に、パーソナル・コンピュータと言われる物理
的に既に小型となっているシステムは能力を高め続けて
おり、小型ビジネス・システムの幾つかと同様な能力と
なっている。

【発明が解決しようとする問題点〕

小型ビジネス分野のシステムの小型化を主に制限してい
るもののひとつは、システム・コンソールその他の特別
な周辺装置に対するこの種のシステムの要件である。は
とんどのパーソナル・コンピュータは高度に総合された
システムであって。

このような特別な装備のほとんどを備えていない。

しかしながら、ビジネス・コンピュータ・タイプのより
小型のモデルを構成することが、依然として望まれてい
る。これらのコンピュータでは、パーソナル・コンピュ
ータでは利用できない多数の適用業務プログラムを利用
することができる。

小型ビジネス・コンピュータの能力を越えた場合は、大
型システムへの移行を容易に行えるが、これは適用業務
プログラムを書き換えたり、再度購入する必要がないか
らである。

〔問題点を解決するための手段〕

本発明はパーソナル・コンピュータとビジネス・タイプ
のコンピュータの２つを組み合わせることにより、これ
らの利点を組み合わせ、ビジネス・コンピュータ用のエ
ミュレートされたワークステ！一ジョンやシステム・コンソールといった数種類の異な
る機能を、パーソナル・コンピュータが果たすことがで
きるようにするものである。この場合、周辺機器でわず
られされることなく、ビジネス・コンピュータを物理的
に小型にすることができる。さらに１本発明によれば、
各コンピュータがそれ自体の言語で、適用業務プログラ
ムを同時にでも実行することが可能となる。

おおまかに言って１本発明は補助システム（パーソナル
・コンピュータ）に接続されたホスト・システム（ビジ
ネス・コンピュータ）を有する複合データ処理システム
であって、前者は後者のために複数の機能を遂行し、更
に後者自体の適ｍ業務プログラムを実行できるようにな
っている。二重ポート・メモリが各システムのアドレス
空間に含まれるので、データ、コマンドさらにはプログ
ラム全体の２つのシステムの間で転送することができる
。特に、このことは各システムが他のシステムに接続さ
れている入出力装置を使用することを可能とする。また
、「仮想チャネル・アダプタ」が２つのシステムを接続
している。これはホスト・システムに対して入出力端末
制御装置として接続されているアダプタであるが、実際
のワークステーション端末を制御するのではなく、補助
システムのエミュレータを作動させ、このシステムを一
時的にホスト・システムに対するワークステーション端
末に効果的に変換する。エミュレートすべき実際の端末
コマンドおよびそれらのデータ・ブロックは、二重ポー
ト・メモリを介してホスト・システムから補助システム
へ移動する。さらに、補助システムはホスト・システム
のためのシステム・コンソールとして機能することがで
き、したがって他の場合にはこの機能に必要となるハー
ドウェアを省略することができる。ホスト・システムの
サービス・アダプタはコンソール・データを。

補助処理装置の入出力装置として直接転送するように接
続されており、補助処理装置のサービス・パネル・プロ
グラムがあらゆるコンソール機能を遂行することを可能
とする。

〔実施例〕

第１図を参照すると、本発明による複合データ処理シス
°テム１００は２つのシステム１１０および１５０で構
成されており、これらの各々は完全な独立型のシステム
であって、他方の援助なしにプログラムを実行できるも
のである。はとんどの場合、システム１１０はマルチユ
ーザの高機能装置であり、［ホスト」システムと呼ばれ
るものである。システム１５０は通常シングル・ユーザ
の低機能ユニットであって、「補助゛」システムと呼ば
れるものである０代表的な本実施例において、ホスト・
システム１１０はデスクトップ型の筐体に収めた。市販
のＩＢＭシステム／３６の４ユーザ・バージョンであり
、一方補助システム１５０はシングル・ユーザのＩＢＭ
パーソナル・コンピュータ、モデル５１５０　（ＰＣＩ
）、５１６０（ＰＣ−ＸＴ）または５１７０　（ＰＣ−
ＡＴ）である。

相互接続手段１９０がこれらのシステムを接続している
。

ホスト・システム１１０の主要装置は公知のものであり
、米国特許第４０７７０６０号やｒＩＢＭ５３６０保守
情報マニュアル（ＩＢＭ　５３６０Ｍａｉｎｔｅｎａｎ
ｃｅ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｎａｎｕａｌ）　Ｊな
どの一般に入手可能な文献に記載されている。簡単に言
えば、ホスト・システム１１０は２台の処理装置を有し
ている。主記憶処理装置ｔ（ＭＳＰ）１１１はシステム
７３６の機械語の適用業務プログラムおよび高水準オペ
レーティング・システム・タスクを、「システム７３６
の概要およびプログラムの手引　（Ｓｙｓｔｅｍ／３６
　　Ｃｏｎｃｅｐｔｓ　　ａｎｄ　　Ｐｒｏｇｒａｍｍ
ｅｒ’５Ｇｕｉｄｅ）　Ｊに記載されているようにして
実行する。

制御記憶処理装置ｌｌ　（Ｃ５Ｐ）１１２は低水、準の
オペレーティング・システムのコマンドを実行し且つ装
置制御操作を行うようにプログラムされる。

（しかしながら、本発明の場合、ＭＳＰＩＩＩおよびＣ
３Ｐ１１２を一緒にしてホスト・システム１１０の処理
機能と考えることができる。

ＭＳＰｌｌｌはバス（ポート）乏０２を介して。

主記憶装ｆｉ２００からのシステム７３６のコードおよ
びデータをアクセスし、Ｃ３Ｐ１１２との間でデータの
授受を行う、主記憶装置２００を変更！して、これがバス（ポート）２０１を介して補助システ
ム１５０との間のデータ転送を行うための第二のポート
を有するようにして１本発明を実施する。Ｃ３Ｐ１１２
は制御記憶装置１１３からのコードを実行し、入出力装
置１２０との間でデータの授受を行うためにチャネル・
バス１１４を制御する。公知のサービス・アダプター１
５はＣ３Ｐ１１２に、システム１１０の診断操作を行わ
せるための論理を包含している。チャネル・バス１１４
は公知の装置、たとえばディスク・ファイル１２１およ
びワークステーション・アダプター２２に接続され、双
軸ケーブル１３１を介して接続されているＩＢＭ５２５
０表示装置などの複数のワークステーション１３０を制
御する。新型式の装置、仮想チャネル・アダプタ３００
は、処理機構側からは単にアダプタ１２２と同様の装置
に見えるが、バス１１４および３０１上の制御信号を操
作し、バスを介して補助システム１５０との間のデータ
転送を行う。

補助システム１５０についてはｒｌＢＭパーソナル・コ
ンピュータ技術参照マニュアル（ＩＢＮＰｅｔｓｏｎａ
ｌ　Ｃｏｍｐｕｔｅｒ　Ｔｅｃｈｎｉｃａｌ　Ｐｅｆｅ
ｒｅｎｃｅＭａｎｕａｌ）　Ｊに記載されている。マイ
クロプロセッサ１５１はバックプレート・バス１５２を
制御する処理装置として役立つ、記憶装置！１１５３は
読み書きメモリ（ＲＡＭ）および読取専用メモリ（ＲＯ
Ｍ）の両方を包含しており、適用業務プログラムおよび
オペレーティング・システム双方のための実行可能なコ
ードおよびデータを保持する。キーボード付表示装置！
１１６１およびディスク・ファイル１６２などの入出力
装置はバス１５２に直接接続されている。キーボード付
表示装置１６１はホスト・システム１１０にワークステ
ーション１３０　（ＩＢＭ５２５０端末装Ｗｔ）と同様
な物理的特性を有していることが好ましい、しかしなが
ら。

その動作はこれらの端末装置とまったく両立しないもの
であり、以下で説明するようにしてエミュレータを使用
する場合を除き、互いに置換できないものである。

マイクロプロセッサ１５１で実行されるコードはインテ
ル社の８０８８または８０８６マイクロプロセツサ用の
機械語のものである。この言語の命令セットは上述のＭ
ＳＰＩＩＩの命令セットとは何の関係も有していない、
すなわち１本発明はシステム１１０と１５０のプログラ
ムの間の互換性を何ら必要としないものである。事実１
文字セット°も異なっており、ホスト・システム１１０
がＥＢＣＤＩＣ文字を使用しているのに対し、補助シス
テム１５０は拡張Ａ’５ＣＩＩセットを使用している。

本明細書において、［オペレーティング・システム」な
る語は広く、処理システムの物理的資源を制御するため
のプログラムを指すものであり。

また［適用業務プログラム」はシステムのユーザの制御
のもとで処理タスクを遂行するものであって、通常はユ
ーザが与えた。あるいはユーザが指定したデータの変形
を含んでいる。

相互接続手段１９０はケーブル１９１を有しており、該
ケーブルはバス１５２のアドレス線、データ線および何
本かの制御線を包含しており、簡単なインタフェース装
！！　（Ｉ／Ｆ）１９２．によって再駆動される。ホス
ト・システム１１０のインタフェース装置（Ｉ／Ｆ）１
９３は関連するケーブル信号を再駆動して主記憶装置１
２００および仮想チャネル・アダプタ３００用のバス２
０１および３０１へ分配する。インタフェース装置１９
３は公知のデコーダ回路も包含しており、この回路はマ
イクロプロセッサ１５１の入出力アドレス空間内の特定
の位置を表す特定の制御信号の組合せを検出する。これ
らについては第２図および第３図に関連して以下で詳細
に説明する。バス１１６はサービス・アダプタ１１５を
インタフェース装置１９３に接続し、補助システム１５
０が自身の入出力アドレス空間に含まれる通常の装置と
してこのアダプタ１１５にアクセスできるようにし、か
つアダプタ１１５と補助システム１５０の間でバス１１
６を介して、二方向へデータを転送できるようにする。

第２図は第１図の主記憶装置２００の詳細を示すもので
ある。システム７３６の以前のモデルにおいては、主記
憶装置１２００は第１図のＭＳＰｌｌｌに直結された公
知の単一ポートのメモリである１本発明の目的に使うた
め、主記憶装！！２００を二重ポート構成に変更し、ホ
ストφシステム１１０のＭＳＰｌｌｌ　（ポート２０２
により）および補助システム１５０のバス１５２（ポー
ト２０１）の両方へ結合される。

二重ポートへの変更それ自体は公知の手法を使用してい
る。２５６にワード×１６ビツト（および２個のパリテ
ィ・ビット）のメモリ・アレイ２１０はメモリ・アドレ
ス・バス２１１および二方向メモリ・データバス２１２
を有している。ホスト・システム１１０は１６ビツトの
データ・バスを有しており、補助システム１５０は８ビ
ツトのデータ・バスにより相互接続手段１９０を介して
通信を行う、メモリ・アドレス・バス２１１は２１本の
ラインを包含しているので、希望する場合には、アレイ
２１０を２Ｍバイトまで増設することができる。制御パ
ス２１３は公知のサイクル・タイミング機能、たとえば
行および列アドレス・ストローブ（ＲＡＳ／ＣＡＳ）、
読み書き制御（Ｒ／Ｗ）　、出力可能（ＯＥ）などをも
たらす。

マルチプレクサ２２０は制御ビット２２３に応答して、
ホスト・システム１１０からのアドレス・バスと補助シ
ステム１５０からのアドレス・バス２２２との間で、メ
モリ・アレイ２１０へのアドレス入力の切り換えを行う
、制御ビット２２３はメモリ・データの切り換えも行プ
、制御ビット２２３が一方の値の時は、メモリ・データ
・バス２１２はラッチ２２４を介してＭＳＰデータ・パ
ス２２５ヘゲートされ、他方の値の時はラッチ２２６を
介してＰＣのデータ・パス２２７ヘゲートされる。バス
２２７の幅が僅か８ビツトなので、ＰＣのアドレスの下
位ビットＡＯによってメモリ・データ・バス２１２の上
位または下位バイトのいずれかを、ＰＣデータ・バス２
２７ヘゲートする。

本実施例において、ホスト・システム１１０のＭＳＰア
ドレス・バス２２１はメモリ・アレイ２１０の任意の位
置を直接アドレスすることができる。補助システム１５
０に対しては、しかしながら、メモリ・アレイ２１０は
その１Ｍバイトのアドレス空間における６４にバイトの
窓として現れることが望ましい、これは８個の８ビツト
変換レジスタのパンク２３０によって達成される。補助
システム１５０からのメモリーアドレスは以下のように
してバス２２２に置かれる。バス２０１からの下位の１
３ビットＡＯ−Ａ１２はバス２２２の下位のビットへ直
接送られる６次の上位の３ビツトＡ１３〜Ａ１５はレジ
スタ・アドレス入力Ａ２を介して８個のレジスタの内の
１個を選択する。

選択されたレジスタはメモリ・アドレスの上位８ビツト
をバス２２２へ供給する。これを行うことにより、補助
システム１５０の６４にワードの窓を８にワードのセグ
メント８個に分割することが可能になる。このセグメン
トの各々はメモリ・アレイ２１０の任意の８にワード境
界を開始点にすることができる。

アービタ２４０は各ポートを他方から見えなくするよう
に、メモリ・アクセス要求の割当てを行う、アービタ２
４０はＭＳＰクロック２４１にロックされ、メモリ制御
信号を制御バス２１３に発生する。（任意のクロックで
かまわない、ＭＩＳＦクロックを選択したのは、主記憶
装置２００がホスト・システム１１０内に物理的に配置
されているからである。）ホスト・システム１１０はＭ
ＳＰ要求ライン２４２を付勢することによって、ポート
２０２におけるメモリ・アクセスを要求する。

メモリ・サイクルがポート２０１で進行していない場合
には、アービタ２４０は制御バス２１３を介してメモリ
・サイクルを開始させ、更にマルチプレクサ２２０がア
ドレス（バス２２１）をメモリ・アレイ２１０に印加し
、かつＭＳＰデータ（バス２２５）がアドレスされた記
憶位置へ又はそこから転送されるように、ライン２２３
上の信号を設定する。ＭＳＰ　　ＡＣＫライン２４３は
アクセスが完了したことをホスト・システム１１０に知
らせるためのものである。補助システム１５０は同様に
、６４にバイトの窓内のアドレスに対してＰＣ要求ライ
ン２４４を付勢することによって、ポート２０１におけ
るメモリ・アクセスを要求する。８ビツトのラッチ２４
５は窓の基底アドレスを保持する。比較器２４６はＰＣ
要求により活動化され、ＰＣアドレスの上位ビットＡ１
６〜Ａ２３がラッチ２４５の内容と一致すると、ライン
２４７を付勢する。メモリ・サイクルがポート２０２で
進行していない場合には、アービタ２４０は制御バス２
１３を介してメモリ・サイクルを開始させ、更にマルチ
プレクサ２２０がバス２２２上の変換されたＰＣアドレ
スをメモリ・アレイ２１０に印加し、ｐｃデータ（バス
２２７）をアドレスされた位置との間で転送する。ＰＣ
ＡＣＫライン２４５は正規の時間に補助システム１５０
に対するアクセスが完了したことを確認する。

ポート２０１がＰＣアクセスを要求したときに。

ポート２０２からのＭＳＰサイクルが進行していると、
アービタ２４０はサイクルが完了するまでＰＣ要求を保
持するだけとなり、次いでＰＣサイクルを開始し、この
サイクルの完了時にＰＣＡＣＫを知らせる。ＰＣサイク
ル中にＭＳＦ要求が行なわれると、同様な操作が行なわ
れる。要求が同時に行なわれた場合には、ＭＳＰ要求に
優先権が与えられる。それ故、各メモリ・ポートが他方
のポートにおよぼす影響は、一方のポートがメモリを使
用している場合に、もう一方のポートの八〇に信号を遅
らせることだけである。いずれのシステムも他のシステ
ムの２ｒｙ１以上のサイクルの間。

メモリ２００から締め出されることはない、たとえば、
丙システム１１０および１５０が連続的に要求を出した
場合には、論理の上述の動作によって、メモリ・アクセ
スが両システムの間で交互に切り換えられることになる
。

補助システム１５０は自身のアドレス空間における６４
にバイトの窓の位置を制御し、また主記憶装置のメモリ
・アレイ２１０の空間における８にバイトのセグメント
の位置も制御する。インタフェースＭｌ！１１９３はマ
イクロプロセッサ−５１の入出力空間における３つのア
ドレスを検出する。

マイクロプロセッサ−５１がこれらの入出力アドレスの
最初のアドレスをサクセスすると、ライン２３３はマイ
クロプロセッサ１５１が、６４にバイトの窓の８ビツト
基底アドレスをＰＣデータ・バス２２７からラッチ２４
５へ書き込むことを可能とする。２番目の入出力アドレ
スＩＯＡはライン２３４によって３ビツトのラッチ２３
６が、ＰＣデータ・バス２２７から８個のレジスタの内
１個の宛先を受は取ることを可能とする。ライン２３５
によって検出される３番目の入出力アドレスによって、
レジスタパンク２３０がラッチ２３６によって指定され
たレジスタをアドレス入力Ａ１を介して選択し５次いで
ＰＣデータ・バス２２７の内容を選択されたレジスタへ
データ入力ＤＩを介してロードすることが可能となる。

ライン２３５によって付勢されたときにレジスタバンク
２３０の内容をデータ出力Ｄ１を介してＰＣデータ・バ
ス２２７へ読出すこともできる。ラッチ２４５をＰＣデ
ータ・バス２２７へ読み出すことも可能である。

第３図は第１図の仮想チャネル・アダプタ３００の詳細
を示すものである。第３図において、Ｃ８Ｐに関する信
号は第１図のチャネル・バス１１４に含まれ、ＰＣに関
する信号はバス３０１に含まれている。チャネル・バス
１１４に接続された他の装置１１２１．１２２はＣ３Ｐ
１１２およびそれらの入出力装置に対して割込みをかけ
、データをこれらの装置の間で転送する。

仮想チャネル・アダプタ３００は補助システム１５０と
の間でデータを直接転送するように構成することもでき
るが、ここでは両システムに対して割込みをかけるだけ
である。これらの割込みによって、補助システム１５０
が共有の主記憶装置２００を介して必要なデータの転送
を行う。

チャネル論理３１０はチャネル・バス１１４からのアド
レスおよびデータを復号し、このバスに制御信号とのハ
ンドシェークを行う機能を遂行する。バス１１４の正規
のサイクルはＣ８Ｐ　　ＣＢＯ（コマンド・バス・アウ
ト）上のチャネル・コマンドで始まる。このコマンドは
Ｃ８Ｐストローブ・ラインの付勢によりＡＮＤ３１２を
介してコマンド・デコーダ３１１にゲートされる。コマ
ンド・デコーダ３１１からのライン３１３ｉｔ、ｃｓＰ
　　ＣＯ（コマンド・アウト）（同様にＣ８Ｐストロー
ブによりＡＮＤ３１４によってゲートされる）と共にア
ドレス・デコーダ３１５を付勢し、Ｃ３ＰＤＢＯ（デー
タ・バス・アウト）の内容を受信することを可能とする
。ｃｓｐ　　ｃｏタグの存在はチャネル・バス１１４の
コマンド開始状態を意味する。Ｃ５Ｐ　　ＤＢＯにＸ’
２０’またはｘ　’ｃＯ′　（すなわち、１０進数の′
３２′または′１９２′）が含まれている場合には、ラ
ッチ３１６がセットされる。これはチャネル・バス１１
４のＣ３ＰＳＩ（サービス・イン）ラインを付勢し。

データの転送が進行中であることを示す、データの転送
が完了すると、ｃｓｐストローブによってＡＮＤ３１７
を介シテゲートされたＣ８Ｐ　Ｓ。

（サービス・アウト）は、コマンド終了状態を検出し、
ラッチ３１６をリセットして、ｃｓｐ　　ｓ工を解除す
る。このチャネル操作のほとんどは。

第１Ｉ！ｌの１２１または１２２のような公知のアダプ
タによって行われる。

ワークステーション付勢論理３２０はＣ８Ｐストローブ
をワークステーション・アダプタ（ＷＳＡ）１２２のた
めのＷＳＡストローブに変換する。

すなわち、アダプタ１２２はＣ８Ｐストローブを直接受
信する代りに、第１図に示すようにライン３０２を介し
て仮想チャネル・アダプタ３００から受信する。コマン
ド−デコーダの内容がワークステーション１３０との通
信を示している場合には、ＡＮＤ３１２はｃｓｐストロ
ーブをＷＳＡストローブとして出力する。それ以外の黄
金には、チャネルはエミュレートされた端末と通信しよ
うとするが、この時ＷＳＡストローブ・ライン３０２は
ブロックされ、仮想チャネル・アダプタ３００のみがコ
マンドに応答可能となる。

割込み制御論理３３０の全体的な機能は、チャネル・バ
ス信号及び相互接続手段１９０からの制。

御信号に応答して、ホスト・システム１１０と補助シス
テム１５０の双方に対して割込みをかけることである。

アドレス・デコーダ３１５がＸ’２０′を含んでおり、
かつｃｓｐ　　ｓｏが活動状態にある場合には、レジス
タ３３１が付勢されて。

Ｃ８Ｐ　　ＤＢＯの内容を受信する。レジスタ出力ライ
ン３３２　（３３２１〜３３２５）はラッチ３３３　（
３３３１〜３３３４）をセットまたはリセットして、チ
ャネル論理３１０から、および補助システム１５０から
の信号に関して、各種の割込みラインを活動化したり、
不活動化したりする。

特に、ラッチ３３３１はアドレス・デコーダ３１５のｘ
　’ｃｏ’出力によってセットされた場合に。

０Ｒ３３４を介して優先順位“１”の割込信号Ｃ８Ｐ　
　ＩＬＬをチャネル・バス１１４に発生する。

この信号はまた、コマンド・デコーダ３１１を付勢して
論理３２０がアダプタ１２２ヘコマンドを渡すことを可
能とする。ラッチ３３３１はライン３３２１のビットに
よってリセットできる。ラッチ３３３２も０Ｒ３３４を
介してＣ８Ｐ　　ＬＩＩ信号を発生できる。このラッチ
は入出力アドレスＡ　’２２１９’　を確認することに
よって、補助システム（ＰＣ）Ｌ５０によってセットさ
れる。このアドレスは第１図のインタフェース装置１９
３において信号され、それにより第３図のＰＣｘ“２２
１９’ラインが活動化される。ライン３３２２はラッチ
３３３２をリセットする。ラッチ３３３２によって、補
助システム１５０がホスト・システム１１０に割り込む
ことが可能となる。ラッチ３３３３はレジスタ３３１か
らのライン３３２３および３３２４によってセットおよ
びリセットされる。このラッチは割込みＣ８Ｐ　　Ｉｎ
３を制御する。この割込みレベルによって、Ｃ３Ｐ１１
２がこのＣ８Ｐ自体に割り込むことが可能となる。ラッ
チ３３３４はライン３３２５によってセットされ、イン
タフェース族＠１９３からのラインＰＣＩＲＱ７ＥＮに
よってクリアされるか。

あるいはリセット状態に保持される。ラッチ３３３４は
セットされた場合に、ラインＰＣＩＲＱ７に割込みレベ
ル“７”を発生させ、これをインタフェース族＠１９３
へのＡＮＤ　３３５を介して補助システム１５０へ戻す
、補助システム１５０はラインＰＣｘ“２Ａ１９’　を
活動化することによって、自身をホスト１１０から選択
的に切り離すことができる。これは入出力アドレスＸ’
２Ａ１９′をアクセスすることによって行われ、このア
ドレスはインタフェース装置１１９３で復号されてライ
ンＰＣＸ’２Ａ１９’　を活動化する。

Ｃ３Ｐ１１２がチャネル・バス１１４へワークステーシ
ョン・コマンドを送り出すと、仮想チャネル・アダプタ
３００は動作を開始する。アダプタ３００は次いで、第
ルベルの割込み信号Ｃ８Ｐ　　ＩＬＬを送り出す、この
割込みレベルに対するＣ８Ｐコードはアドレスされてい
るワークステーションが実ワークステーションであるが
、エミュレートされたものであるかを決定する。実ワー
クステーションの場合には、コマンドが再発行される。

Ｃ８Ｐ　　ＩＬＬ信号はコマンド・デコーダ３１１を介
して論理３２０に作用し、再発行されたコマンドが仮想
チャネル・アダプタ３００へではなく、ワークステーシ
ョン・アダプタ１２２へ行くようにする。しかし、エミ
ュレートされたワークステーションがアドレスされてい
る場合には。

Ｃ８Ｐコードは割込み信号ＰＣＩＲＱ７を発生するよう
にレジスタ３３１をセットする０次いで、補助システム
１５０内のこの割込みレベルに対するコードはコマンド
情報を主記憶装置ｅ２００の適切な位置から、記憶表Ｗ
ｔ１５３においてエミュレータがこの情報を見出す予定
の他の位置へ転送する。その後、マイクロプロセッサの
割込みコードは、ＰＣＩＲＱ７　　ＥＮによってＰＣＩ
ＲＱ７をオフにし、公知のエミュレータ・コードを開始
する。ＰＣＩＲＱ７の発生後任意の時期に、Ｃ８Ｐコー
ドは適切なビットをレジスタ３３１のライン３３２１へ
出すことによって、Ｃ８Ｐ　　Ｉｎ２割込みをオフにで
きる。

第４図は本発明に関するプログラム構成要素４００の関
係を示すものである。第４図はフローチャートではなく
、各種の構成要素が互いにどのようにデータを交換する
かを略伝するものである。

大かっこ４０１で示される構成要素はホスト・システム
に常駐している。適用業務プログラム４１０およびオペ
レーティング・システム・プログラム４２０は、システ
ム７３６というホスト・システム１１０の機械語で書か
れたコード、およびその文字／数学書式のデータで構成
されている。

これらのプログラムは主記憶装置１１２００に記憶され
ており、第１図のＭＳＰＩＩＩにより完全に公知の方法
で実行される。゛これらは互いに、ライン４１１として
概念的に示されているデータによって通信を行う、第１
図に関連して説明したように。

下位のオペレーティング・システムのタスクは。

監視制御プログラム（ＳＣＰ）４３０によって行われる
。ＳＣＰは制御記憶装置！！１１３にあり、Ｃ３Ｐ１１
２によって実行される。構成要素４２０と４３０の間の
通信は公知のシステム／３６におけるとまったく同じよ
うにして、ＭＳＰＩＩＩとＣ３Ｐ１１２の間で転送され
るデータ４３１によつて行われる。公知のディスク制御
モジュール４４０は５ＣＰ４３０からコマンドおよびデ
ータ４４１を受信し、第１図のフレキシブル・ディスク
および固定ディスク・ファイル１２１を操作する。

図示されていない他の標準的なモジュールは、同じよう
にして他の周辺装置を制御する。ワークステーション制
御モジュール４４２は市販のシステム７３６の従来のモ
ジュールにおけるようにして。

第１図のケーブル１３１に接続されている複数のワーク
ステーションの表示装置および印刷装置のためのコマン
ドおよびデータを処理する。

仮想チャネル制御モジュール４４３は仮想チャネル・ア
ダプタ３００を操作するための前述のコードを含んでい
る。モジュール４４３が補助システム１５０によってエ
ミュレータされたワークステーションを表す任意のチャ
ネル・アドレスに関するコマンドを検出すると、このモ
ジュー゛ルはＰＣインタフェース４４４を起動する。ワ
ークステーション制御モジュール４４２はコマンド用の
データ・ブロックを主記憶装置内の通常のアドレス位置
におき、制御を適宜にＰＣインタフェース４４４へ渡し
、このインタフェースは次いで仮想チャネル・アダプタ
３００で第３図に関連して説明したように、補助システ
ム１５０に対する割込みを発生させる。（相互接続手段
１９０におけるトラフィックを少なくするために、幾つ
かのコマンドがブロックになされ、ポーリングに応じて
一括して送られる。）これらのデータ・ブロックの様式
はＩＢＭパーソナル・コンピュータ用に市販されている
プログラムに使用されているものとほぼ同じであり、Ｉ
ＢＭパーソナル・コンピュータの表示装置および印刷装
置にＩＢＭ５２５０ワークステーション端末をエミュレ
ートさせる。ライン４４５は補助システム１５０へのデ
ータ・ブロックの伝送を示すものである。

Ｃ８Ｐインタフエース・モジュール４６０は補助システ
ム１５０の記憶表Ｗｔ１５３に記憶されている。マイク
ロプロセッサ１５１は仮想チャネル・アダプタ３００か
らバス１９１に適切な割込みを受信した場合に、このモ
ジュールを実行する。Ｃ８Ｐインタフエース・モジュー
ル４６０の全体的な機能は、二重ポートの主記憶装置２
００におけるデータおよびコマンドを指定することであ
る。

オペレーティング・システム４７０はＩＢＭパーソナル
・コンピュータ用に市販されているパーソナル・コンピ
ュータ・オペレーティング・システム（ＰＣ−００５）
バージョン３．１の上で走行するマルチタスク監視プロ
グラムである。その通常の機能は、正規の適用業務プロ
グラムに対してＰＣ−００８セツシヨン管理プログラム
４８０を走行させ、また第１図のディスク・ファイル１
６２を作動するためのディスク制御モジュール４８１の
如き装置制御モジュールを処理することを含んでいる。

プログラム４８０も表示装置１６１および印刷装置！ｅ
１６８と直接通信できるので、少なくとも幾つかの適用
業務プログラム４９０はエミュレータと同時に走行でき
る。ワークステーション・インタフェース（ＷＳ　　Ｉ
／Ｆ）管理、プログラム４８２は、仮想チャネル制御モ
ジュール４４３によって送られるコマンドおよびデータ
・ブロックとインタフェースし、補助システム１５０の
表示装置１１１６１および印刷装置１６３を制御する。

表示装置１６１および印刷袋！！１６３は上述したＩＢ
Ｍ５２５０エミュレータ・プログラム４９１によって制
御される。ＰＣインタフェース・モジュール４４４によ
る主記憶装置データ・ブロックの様式化がエミュレータ
４９１の要求にほぼ合っているので、書き直さなければ
ならないエミュレーション・コードは極く僅かなものと
なる。事実、エミュレータ４９１を走らせるＩＢＭパー
ソナル・コンピュータを第１図のバス１３１に接続して
、ワークステーション制御モジュール４４２の直接監視
下にあるワークステーション端末１３０として作動させ
てもかまわない、すなわち、複合データ処理システム１
００は、１台が本発明のもとで補助システム１５０とし
て機能し、１台またはそれ以上が公知の態様においてワ
ークステーション端末１３０として機能する複数台のパ
ーソナル・コンピュータを包含することができる。

システム・パネル４８３はホスト・システム１１０のシ
ステム・コンソールおよび診断処理装置として作動する
。このパネルは従来のシステム／３６モデルのパネル・
マイクロプロセッサに備わっているコードを行うのと同
じ機能、たとえばＭＳＰ１１１内のレジスタとの間での
読み書き、プログラム実行の追跡などを行う、すなわち
、マイクロプロセッサ１５１によってシステム・パネル
４８３を実行すると、補助システム１６０は一時的にホ
スト・システム１１０用のコンソールに変換される。ま
た、補助システム１５０のすべての機構パネル４８３で
利用できるので、このシステムが提供する機能はこれま
でのものよりも、精巧なものとなる。たとえば、システ
ム７３６の従来のモデルがセグメント化ディジット表示
装置に一時に表示できるのは、単一のＭＳＰレジスタだ
けであったが、ここではマルチライン表示袋ｗ１６１を
設置できるので、レジスタの全セットを一時に表示可能
である。パネル４８３は第１図に関連して説明したよう
に、マイクロプロセッサの入出力アドレス空間内の装置
としてサービス・アダプタ１１５を７３７／セスする。

それ故、ホスト・システム１１０はそのパネル機能の実
施における如何なる変更も気にする必要はなく、またモ
ジュール４２０または４３０のコードをこの新しいコン
ソールを支援するために変更する必要がなくなる。

〔発明の効果〕

本発明の複合データ処理システムは２つの独立型システ
ムを接続したもので、いずれのシステムもそれらのため
に書かれた適用業務プログラムを実行するために単独で
、しかも同時に使用できるものであり、また一方のシス
テムを完全に他方のシステムのための端末装置やシステ
ム・パネルとして使用することができ、更には一方のシ
ステムの入出力装置を他方からアクセスすることができ
る。これらの機能は広範囲の処理システムを用いて達成
できるものであり、しかも本発明の実施に際して既存シ
ステムの設計変更をほとんど必要としないものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。第２図は二重ポート・メモリ２００を詳細に示すブロッ
ク図である。第３図は仮想チャネル・アダプタ３００を詳細に示すブ
ロック図である。第４図は第１図のシステムに使用されるプログラミング
要素の相互作用を示すブロック図である。出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション代理人　　弁理士　　頓　　宮　　孝　　−（外１名）才１　日

Claims

【特許請求の範囲】それぞれが互いに独立して自身のプログラムを実行でき
るホスト・システム及び補助システムと、これらのシス
テムを相互接続する手段とを含み；前記ホスト・システ
ムは、（イ）ホスト処理装置と、（ロ）第１ポート及び第２ポートを有し、前記第１ポー
トが前記ホスト処理装置のアドレス空間内にある二重ポ
ート・メモリと、（ハ）第１の型の入出力装置のための制御信号を発生す
る仮想チャネル・アダプタとを備え；前記補助システム
は、（ニ）補助処理装置と。（ホ）前記補助処理装置により制御され、前記第１の型
とは異なる型の入出力装置と、（ヘ）前記仮想チャネルからの制御信号に応答して、当
該補助システムで前記第１の型の入出力装置をエミュレ
ートさせるための手段とを備え；前記相互接続する手段は、前記第２ポートが前記補助処理装置のアドレス空間内にあるように前記
第２ポートを前記補助システムに接続し、更に前記仮想
チャネル・アダプタの制御信号を前記補助システムへ供
給することを特徴とする。複合データ処理システム。