JPH03660B2

JPH03660B2 -

Info

Publication number: JPH03660B2
Application number: JP61110982A
Authority: JP
Inventors: Oribaa Ansonii Junia Buruusu; Daareru Bataruden Guren; Robaato Mitsucheru Guren; Kurisuchan Shurosu Fuiritsupu; Keuin Ueruzu Deebitsudo
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1985-06-17
Filing date: 1986-05-16
Publication date: 1991-01-08
Also published as: DE3681970D1; US4709328A; EP0205943A3; JPS61290564A; EP0205943A2; CA1241449A; EP0205943B1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電子的データ処理に関するものであ
り、特に多重データ処理に関するものである。

〔従来の技術〕

あらゆる種類のデータ処理システムの物理的な
小型化が続いている。これが特に当てはまるの
は、一般にミニコンピユータ、小形ビジネス・コ
ンピユータ、またはデパートメント・コンピユー
タと呼ばれるシステムである。たとえば、IBM
システム／36にはデスクとほぼ同じ大きさのモデ
ルと、引出しが２個付いたフアイル・キヤビネツ
トとほぼ同じ大きさのモデルとがある。同時に、
パーソナル・コンピユータと言われる物理的に既
に小型となつているシステムは能力を高め続けて
おり、小型ビジネス・システムの幾つかと同様な
能力となつている。

〔発明が解決しようとする問題点〕

小型ビジネス分野のシステムの小型化を主に制
限しているもののひとつは、システム・コンソー
ルその他の特別な周辺装置に対するこの種のシス
テムの要件である。ほとんどのパーソナル・コン
ピユータは高度に総合されたシステムであつて、
このような特別な装備のほとんどを備ていない。

しかしながら、ビジネス・コンピユータ・タイ
プのより小型のモデルを構成することが、依然と
して望まれている。これらのコンピユータでは、
パーソナル・コンピユータでは利用できない多数
の適用業務プログラムを利用することができる。
小型ビジネス・コンピユータの能力を越えた場合
は、大型システムへの移行を容易に行えるが、こ
れは適用業務プログラムを書き換えたり、再度購
入する必要がないからである。

〔問題点を解決するための手段〕

本発明はパーソナル・コンピユータとビジネ
ス・タイプのコンピユータの２つを組み合わせる
ことにより、これらの利点を組み合わせ、ビジネ
ス・コンピユータ用のエミユレートされたワーク
ステーシヨンやシステム・コンソールといつた数
種類の異なる機能を、パーソナル・コンピユータ
が果たすことができるようにするものである。こ
の場合、周辺機器でわずらわされることなく、ビ
ジネス・コンピユータを物理的に小型にすること
ができる。さらに、本発明によれば、各コンピユ
ータがそれ自体の言語で、適用業務プログラムを
同時にでも実行することが可能となる。

おおまかに言つて、本発明は補助システム（パ
ーソナル・コンピユータ）に接続されたホスト・
システム（ビジネス・コンピユータ）を有する複
合データ処理システムであつて、前者は後者のた
めに複数の機能を遂行し、更に後者自体の適用業
務プログラムを実行できるようになつている。二
重ポート・メモリが各システムのアドレス空間に
含まれるので、データ、コマンドさらにはプログ
ラム全体の２つのシステムの間で転送することが
できる。特に、このことは各システムが他のシス
テムに接続されている入出力装置を使用すること
を可能とする。また、「仮想チヤネル・アダプタ」
が２つのシステムを接続している。これはホス
ト・システムに対して入出力端末制御装置として
接続されているアダプタであるが、実際のワーク
ステーシヨン端末を制御するのではなく、補助シ
ステムのエミユレータを作動させ、このシステム
を一時的にホスト・システムに対するワークステ
ーシヨン端末に効果的に変換する。エミユレート
すべき実際の端末コマンドおよびそれらのデー
タ・ブロツクは、二重ポート・メモリを介してホ
スト・システムから補助システムへ移動する。さ
らに、補助システムはホスト・システムのための
システム・コーソールとして機能することがで
き、したがつて他の場合にはこの機能に必要とな
るハードウエアを省略することができる。ホス
ト・システムのサービス・アダプタはコンソー
ル・データを、補助処理装置の入出力装置として
直接転送するように接続されており、補助処理装
置のサービス・パネル・プログラムがあらゆるコ
ンソール機能を遂行することを可能とする。

〔実施例〕

第１図を参照すると、本発明による複合データ
処理システム１００は２つのシステム１１０およ
び１５０で構成されており、これらの各々は完全
な独立型のシステムであつて、他方の援助なしに
プログラムを実行できるものである。ほとんどの
場合、システム１１０はマルチユーザの高機能装
置であり、「ホスト」システムと呼ばれるもので
ある。システム１５０は通常シングル・ユーザの
低機能ユニツトであつて、「補助」システムと呼
ばれるものである。代表的な本実施例において、
ホスト・システム１１０はデスクトツプ型の筐体
に収めた、市販のIBMシステム／36の４ユー
ザ・バージヨンであり、一方補助システム１５０
はシングル・ユーザのIBMパーソナル・コンピ
ユータ、モデル5150（PC1）、５１６０（PC−
XT）または5170（PC−AT）である。相互接続
手段１９０がこれらのシステムを接続している。

ホスト・システム１１０の主要装置は公知のも
のであり、米国特許第4077060号や「IBM5360保
守情報マニユアル（IBM5360 Maintenance
Information Manual）」などの一般に入手可能
な文献に記載されている。簡単に言えば、ホス
ト・システム１１０は２台の処理装置を有してい
る。主記憶処理装置（MSP）１１１はシステ
ム／36の機械語の適用業務プログラムおよび高水
準オペレーテイング・システム・タスクを、「シ
ステム／36の概要およびプログラムの手引
（System／36 Concepts and Programmer′s
Guide）」に記載されているようにして実行する。
制御記憶処理装置（CSP）１１２は低水準のオペ
レーテイング・システムのコマンドを実行し且つ
装置制御操作を行うようにプログラムされる。
（しかしながら、本発明の場合、MSP１１１およ
びCSP１１２を一緒にしてホスト・システム１１
０の処理機能と考えることができる。

MSP１１１はバス（ポート）２０２を介して、
主記憶装置２００からのシステム／36のコードお
よびデータをアクセスし、CSP１１２との間でデ
ータの授受を行う。主記憶装置２００を変更し
て、これがバス（ポート）２０１を介して補助シ
ステム１５０との間のデータ転送を行うための第
二のポートを有するようにして、本発明を実施す
る。CSP１１２は制御記憶装置１１３からのコー
ドを実行し、入出力装置１２０との間でデータの
授受を行うためにチヤネル・バス１１４を制御す
る。公知のサービス・アダプタ１１５はCSP１１
２に、システム１１０の診断操作を行わせるため
の論理を包含している。チヤネル・バス１１４は
公知の装置、たとえばデイスク・フアイル１２１
およびワークステーシヨン・アダプタ１２２に接
続され、双軸ケーブル１３１を介して接続されて
いるIBM5250表示装置などの複数のワークステ
ーシヨン１３０を制御する。新型式の装置、仮想
チヤネル・アダプタ３００は、処理機構側からは
単にアダプタ１２２と同様の装置に見えるが、バ
ス１１４および３０１上の制御信号を操作し、バ
スを介して補助システム１５０との間のデータ転
送を行う。

補助システム１５０については「IBMパーソ
ナル・コンピユータ技術参照マニユアル（IBN
Personal Computer Technical Peference
Manual）」に記載されている。マイクロプロセ
ツサ１５１はバツクプレート・バス１５２を制御
する処理装置として役立つ。記憶装置１５３は読
み書きメモリ（RAM）および読取専用メモリ
（ROM）の両方を包含しており、適用業務プロ
グラムおよびオペレーテイング・システム双方の
ための実行可能なコードおよびデータを保持す
る。キーボード付表示装置１６１およびデイス
ク・フアイル１６２などの入出力装置はバス１５
２に直接接続されている。キーボード付表示装置
１６１はホスト・システム１１０にワークステー
シヨン１３０（IBM5250端末装置）と同様な物
理的特性を有していることが好ましい。しかしな
がら、その動作はこれらの端末装置とまつたく両
立しないものであり、以下で説明するようにして
エミユレータを使用する場合を除き、互いに置換
できないものである。

マイクロプロセツサ１５１で実行されるコード
はインテル社の8088または8086マイクロプロセツ
サ用の機械語のものである。この言語の命令セツ
トは上述のMSP１１１の命令セツトとは何の関
係も有していない。すなわち、本発明はシステム
１１０と１５０のプログラムの間の互換性を何ら
必要としないものである。事実、文字セツトも異
なつており、ホスト・システム１１０がEBCDIC
文字を使用しているのに対し、補助システム１５
０は拡張ASCIIセツトを使用している。

本明細書において、「オペレーテイング・シス
テム」なる語は広く、処理システムの物理的資源
を制御するためのプログラムを指すものであり、
また「適用業務プログラム」はシステムのユーザ
の制御のもとで処理タスクを遂行行するものであ
つて、通常はユーザが与えた、あるいはユーザが
指定したデータの変形を含んでいる。

相互接続手段１９０はケーブル１９１を有して
おり、該ケーブルはバス１５２のアドレス線、デ
ータ線および何本かの制御線を包含しており、簡
単なインタフエース装置（Ｉ／Ｆ）１９２によつ
て再駆動される。ホスト・システム１１０のイン
タフエース装置（Ｉ／Ｆ）１９３は関連するケー
ブル信号を再駆動して主記憶装置２００および仮
想チヤネル・アダプタ３００用のバス２０１およ
び３０１へ分配する。インタフエース装置１９３
は公知のデコーダ回路も包含しており、この回路
はマイクロプロセツサ１５１の入出力アドレス空
間内の特定の位置を表す特定の制御信号の組合せ
を検出する。これらについては第２図および第３
図に関連して以下で詳細に説明する。バス１１６
はサービス・アダプタ１１５をインタフエース装
置１９３に接続し、補助システム１５０が自身の
入出力アドレス空間に含まれる通常の装置として
このアダプタ１１５にアクセスできるようにし、
かつアダプタ１１５と補助システム１５０の間で
バス１１６を介して、二方向へデータを転送でき
るようにする。

第２図は第１図の主記憶装置２００の詳細を示
すものである。システム／36の以前のモデルにお
いては、主記憶装置２００は第１図のMSP１１
１に直結された公知の単一ポートのメモリであ
る。本発明の目的に使うため、主記憶装置２００
を二重ポート構成に変更し、ホスト・システム１
１０のMSP１１１（ポート２０２により）およ
び補助システム１５０のバス１５２（ポート２０
１）の両方へ結合される。

二重ポートへの変更それ自体は公知の手法を使
用している。256Kワード×16ビツト（および２
個のパリテイ・ビツト）のメモリ・アレイ２１０
はメモリ・アドレス・バス２１１および二方向メ
モリ・データバス２１２を有している。ホスト・
システム１１０は16ビツトのデータ・バスを有し
ており、補助システム１５０は８ビツトのデー
タ・バスにより相互接続手段１９０を介して通信
を行う。メモリ・アドレス・バス２１１は21本の
ラインを包含しているので、希望する場合には、
アレイ２１０を2Mバイトまで増設することがで
きる。制御バス２１３は公知のサイクル・タイミ
ング機能、たとえば行および列アドレス・ストロ
ーブ（RAS／CAS）、読み書き制御（Ｒ／Ｗ）、
出力可能（OE）などをもたらす。マルチプレク
サ２２０は制御ビツト２２３に応答して、ホス
ト・システム１１０からのアドレス・バスと補助
システム１５０からのアドレス・バス２２２との
間で、メモリ・アレイ２１０へのアドレス入力の
切り換えを行う。制御ビツト２２３はメモリ・デ
ータの切り換えも行う。制御ビツト２２３が一方
の値の時は、メモリ・データ・バス２１２はラツ
チ２２４を介してMSPデータ・バス２２５へゲ
ートされ、他方の値の時はラツチ２２６を介して
PCのデータ・バス２２７へゲートされる。バス
２２７の幅が僅か８ビツトなので、PCのアドレ
スの下位ビツトAOによつてメモリ・データ・バ
ス２１２の上位または下位バイトのいずれかを、
PCデータ・バス２２７へゲートする。

本実施例において、ホスト・システム１１０の
MSPアドレス・バス２２１はメモリ・アレイ２
１０の任意の位置を直接アドレスすることができ
る。補助システム１５０に対しては、しかしなが
ら、メモリ・アレイ２１０はその1Mバイトのア
ドレス空間における64Kバイトの窓として現れる
ことが望ましい。これは８個の８ビツト変換レジ
スタのバンク２３０によつて達成される。補助シ
ステム１５０からのメモリ・アドレスは以下のよ
うにしてバス２２２に置かれる。バス２０１から
の下位の13ビツトＡ０〜Ａ１２はバス２２２の下
位のビツトへ直接送られる。次の上位の３ビツト
Ａ１３〜Ａ１５はレジスタ・アドレス入力Ａ２を
介して８個のレジスタの内の１個を選択する。選
択されたレジスタはメモリ・アドレス上位８ビツ
トをバス２２２へ供給する。これを行うことによ
り、補助システム１５０の64Kワードの窓を8K
ワードのセグメント８個に分割することが可能に
なる。このセグメントの各々はメモリ・アレイ２
１０の任意の8Kワード境界を開始点にすること
ができる。

アービタ２４０は各ポートを他方から見えなく
するように、メモリ・アクセス要求の割当てを行
う。アービタ２４０はMSPクツク２４１にロツ
クされ、メモリ制御信号を制御バス２１３に発生
する。（任意のクロツクでかまわない。MSPクロ
ツクを選択したのは、主記憶装置２００がホス
ト・システム１１０内に物理的に配置されている
からである。）ホスト・システム１１０はMSP要
求ライン２４２を付勢することによつて、ポート
２０２におけるメモリ・アクセスを要求する。メ
モリ・サイクルがポート２０１で進行していない
場合には、アービタ２４０は制御バス２１３を介
してメモリ・サイクルを開始させ、更にマルチプ
レクサ２２０がアドレス（バス２２１）をメモ
リ・アレイ２１０に印加し、かつMSPデータ
（バス２２５）がアドレスされた記憶位置へ又は
そこから転送されるように、ライン２２３上の信
号を設定する。MSP ACKライン２４３はアク
セスが完了したことをホスト・システム１１０に
知らせるためのものである。補助システム１５０
は同様に、64Kバイトの窓内のアドレスに対して
PC要求ライン２４４を付勢することによつて、
ポート２０１におけるメモリ・アクセスを要求す
る。８ビツトのラツチ２４５は窓の基底アドレス
を保持する。比較器２４６はPC要求により活動
化され、PCアドレスの上位ビツトＡ１６〜Ａ２
３がラツチ２４５の内容と一致すると、ライン２
４７を付勢する。メモリ・サイクルがポート２０
２で進行していない場合には、アービタ２４０は
制御バス２１３を介してメモリ・サイクルを開始
させ、更にマルチプレクサ２２０がバス２２２上
の変換されたPCアドレスをメモリ・アレイ２１
０に印加し、PCデータ（バス２２７）をアドレ
スされた位置との間で転送する。PC ACKライ
ン２４５は正規の時間に補助システム１５０に対
するアクセスが完了したことを確認する。ポート
２０１がPCアクセスを要求したときに、ポート
２０２からのMSPサイクルが進行していると、
アービタ２４０はサイクルが完了するまでPC要
求を保持するだけとなり、次いでPCサイクルを
開始し、このサイクルの完了時にPC ACKを知
らせる。PCサイクル中にMSP要求が行なわれる
と、同様な操作が行なわれる。要求が同時に行な
われた場合には、MSP要求に優先権が与えられ
る。それ故、各メモリ・ポートが他方のポートに
およぼす影響は、一方のポートがメモリを使用し
ている場合に、もう一方のポートのACK信号を
遅らせることだけである。いずれのシステムも他
のシステムの２回以上のサイクルの間、メモリ２
００から締め出されることはない。たとえば、両
システム１１０および１５０が連続的に要求を出
した場合には、論理の上述の動作によつて、メモ
リ・アクセスが両システムの間で交互に切り換え
られることになる。

補助システム１５０は実身のアドレス空間にお
ける64Kバイトの窓の位置を制御し、また主記憶
装置のメモリ・アレイ２１０の空間における8K
バイトのセグメントの位置も制御する。インタフ
エース装置１９３はマイクロプロセツサ１５１の
入出力空間における３つのアドレスを検出する。
マイクロプロセツサ１５１がこれらの入出力アド
レスの最初のアドレスをサクセスすると、ライン
２３３はマイクロプロセツサ１５１が、64Kバイ
トの窓の８ビツト基底アドレスをPCデータ・バ
ス２２７からラツチ２４５へ書き込むことを可能
とする。２番目の入出力アドレスIOAはライン２
３４によつて３ビツトのラツチ２３６が、PCデ
ータ・バス２２７から８個のレジスタの内１個の
宛先を受け取ることを可能とする。ライン２３５
によつて検出される３番目の入出力アドレスによ
つて、レジスタバンク２３０がラツチ２３６によ
つて指定されたレジスタをアドレス入力Ａ１を介
して選択し、次いでPCデータ・バス２２７の内
容を選択されたレジスタへデータ入力DIを介し
てロードすることが可能となる。ライン２３５に
よつて付勢されたときにレジスタバンク２３０の
内容をデータ出力Ｄ１を介してPCデータ・バス
２２７へ読出すこともできる。ラツチ２４５を
PCデータ・バス２２７へ読み出すことも可能で
ある。

第３図は第１図の仮想チヤネル・アダプタ３０
０の詳細を示すものである。第３図において、
CSPに関する信号は第１図のチヤネル・バス１１
４に含まれ、PCに関する信号はバス３０１に含
まれている。チヤネル・バス１１４に接続された
他の装置１２１，１２２はCSP１１２およびそれ
らの入出力装置に対して割込みをかけ、データを
これらの装置の間で転送する。

仮想チヤネル・アダプタ３００は補助システム
１５０との間でデータを直接転送するように構成
することもできるが、ここでは両システムに対し
て割込みをかけるだけである。これらの割込みに
よつて、補助システム１５０が共有の主記憶装置
２００を介して必要なデータの転送を行う。

チヤネル論理３１０はチヤネル・バス１１４か
らのアドレスおよびデータを復号し、このバスに
制御信号とのハンドシエークを行う機能を遂行す
る。バス１１４の正規のサイクルはCSP CBO
（コマンド・バス・アウト）上のチヤネル・コマ
ンドで始まる。このコマンドはCSPストローブ・
ラインの付勢によりAND３１２を介してコマン
ド・デコーダ３１１にゲートされる。コマンド・
デコーダ３１１からのライン３１３はCSP CO
（コマンド・アウト）（同様にCSPストローブによ
りAND３１４によつてゲートされる）と共にア
ドレス・デコーダ３１５を付勢し、CSP DBO
（データ・バス・アウト）の内容を受信すること
を可能とする。CSP COタグの存在はチヤネル・
バス１１４のコマンド開始状態を意味する。CSP
DBOにＸ‘20'またはＸ‘CO'（すなわち、10進数
の‘32”または‘192'）が含まれている場合に
は、ラツチ３１６がセツトされる。これはチヤネ
ル・バス１１４のCSP SI（サービス・イン）ライ
ンを付勢し、データの転送が進行中であることを
示す。データの転送が完了すると、CSPストロー
ブによつてAND３１７を介してゲートされた
CSP SO（サービス・アウト）は、コマンド終了
状態を検出し、ラツチ３１６をリセツトして、
CSP SIを解除する。このチヤネル操作のほとん
どは、第１図の１２１または１２２のような公知
のアダプタによつて行われる。

ワークステーシヨン付勢論理３２０はCSPスト
ローブをワークステーシヨン・アダプタ（WSA）
１２２のためのWSAストローブに変換する。す
なわち、アダプタ１２２はCSPストローブを直接
受信する代りに、第１図に示すようにライン３０
２を介して仮想チヤネル・アダプタ３００から受
信する。コマンド・デコーダの内容がワークステ
ーシヨン１３０との通信を示している場合には、
AND３１２はCSPストローブをWSAストローブ
として出力する。それ以外の場合には、チヤネル
はエミユレートされた端末と通信しようとする
が、この時WSAストローブ・ライン３０２はブ
ロツクされ、仮想チヤネル・アダプタ３００のみ
がコマンドに応答可能となる。

割込み制御論理３００の全体的な機能は、チヤ
ネル・バス信号及び相互接続手段１９０からの制
御信号に応答して、ホスト・システム１１０と補
助システム１５０の双方に対して割込みをかける
ことである。アドレス・デコーダ３１５がＸ‘
20'を含んでおり、かつCSP SOが活動状態にあ
る場合には、レジスタ３３１が付勢されて、CSP
DBOの内容を受信する。レジスタ出力ライン３
３２（３３２１〜３３２５）はラツチ３３３（３
３３１〜３３３４）をセツトまたはリセツトし
て、チヤネル論理３１０から、および補助システ
ム１５０からの信号に関して、各種の割込みライ
ンを活動化したり、不活動化したりする。特に、
ラツチ３３３１はアドレス・デコーダ３１５のＸ
‘CO'出力によつてセツトされた場合に、OR３
３４を介して優先順位“１”の割込信号CSP
IL1をチヤネル・バス１１４に発生する。この信
号はまた、コマンド・デコーダ３１１を付勢して
論理３２０がアダプタ１２２へコマンドを渡すこ
とを可能とする。ラツチ３３３１はライン３３２
１のビツトによつてリセツトできる。ラツチ３３
３２もOR３３４を介してCSP LI1信号を発生で
きる。このラツチは入出力アドレスＡ‘２２１９
’を確認することによつて、補助システム（PC）
１５０によつてセツトされる。このアドレスは第
１図のインタフエース装置１９３において信号さ
れ、それにより第３図のPC Ｘ‘２２１９’ライ
ンが活動化される。ライン３３２２はラツチ３３
３２をリセツトする。ラツチ３３３２によつて、
補助システム１５０がホスト・システム１１０に
割り込むことが可能となる。ラツチ３３３３はレ
ジスタ３３１からのライン３３２３および３３２
４によつてセツトおよびリセツトされる。このラ
ツチは割込みCSP IL3を制御する。この割込み
レベルによつて、CSP１１２がこのCSP自体に割
り込むことが可能となる。ラツチ３３３４はライ
ン３３２５によつてセツトされ、インタフエース
装置１９３からのラインPC IRQ7ENによつてク
リアされるか、あるいはリセツト状態に保持持さ
れる。ラツチ３３３４はセツトされた場合に、ラ
インPC IRQ７に割込みレベル“７”を発生さ
せ、これをインタフエース装置１９３へのAND
３３５を介して補助システム１５０へ戻す。補助
システム１５０はラインPC Ｘ‘２Ａ１９’を活
動化することによつて、自身をホスト１１０から
選択的に切り離すことができる。これは入出力ア
ドレスＸ‘２Ａ１９’をアクセスすることによつ
て行われ、このアドレスはインタフエース装置１
９３で復号されてラインPC Ｘ‘２Ａ１９’を活
動化する。

CSP１１２がチヤネル・バス１１４へワークス
テーシヨン・コマンドを送り出すと、仮想チヤネ
ル・アダプタ３００は動作を開始する。アダプタ
３００は次いで、第１レベルの割込み信号CSP
IL1を送り出す。この割込みレベルに対するCSP
コードはアドレスされているワークステーシヨン
が実ワークステーシヨンであるが、エミユレート
されたものであるかを決定する。実ワークステー
シヨンの場合には、コマンドが再発行される。
CSP IL1信号はコマンド・デコーダ３１１を介
して論理３２０に作用し、再発行されたコマンド
が仮想チヤネル・アダプタ３００へではなく、ワ
ークステーシヨン・アダプタ１２２へ行くように
する。しかし、エミユレートされたワークステー
シヨンがアドレスされている場合には、CSPコー
ドは割込み信号PC IRQ7を発生するようにレジ
スタ３３１をセツトする。次いで、補助システム
１５０内のこの割込みレベルに対するコードはコ
マンド情報を主記憶装置２００の適切な位置か
ら、記憶装置１５３においてエミユレートがこの
情報を見出す予定の他の位置へ転送する。その
後、マイクロプロセツサの割込みコードは、PC
IRQ7 ENによつてPC IRQ7をオフにし、公知の
エミユレート・コードを開始する。PC IRQ7の
発生後任意の時期に、CSPコードは適切なビツト
をレジスタ３３１のライン３３２１へ出すとによ
つて、CSP IL1割込をオフにできる。

第４図は本発明に関するプログラム構成要素４
００の関係を示すものである。第４図はフローチ
ヤートではなく、各種の構成要素が互いにどのよ
うにデータを交換するかを略示するものである。

大かつこ４０１で示される構成要素はホスト・
システムに常駐している。適用業務プログラム４
１０およびオペレーテイング・システム・プログ
ラム４２０は、システム／36というホスト・シス
テム１１０の機械語で書かれたコード、およびそ
の文字／数学書式のデータで構成されている。こ
れらのプログラムは主記憶装置２００に記憶され
ており、第１図のMSP１１１により完全に公知
の方法で実行される。これらは互いに、ライン４
１１として概念的に示されているデータによつて
通信を行う。第１図に関連して説明したように、
下位のオペレーテイング・システムのタスクは、
監視制御プログラム（SCP）４３０によつて行わ
れる。SCPは制御記憶装置１１３にあり、CSP１
１２によつて実行される。構成要素４２０と４３
０の間の通信は公知のシステム／36におけるとま
つたく同じようにして、MSP１１１とCSP１１
２の間で転送されるデータ431によつて行われる。
公知のデイスク制御モジユール４４０はSCP４３
０からコマンドおよびデータ４４１を受信し、第
１図のフレキシブル・デイスクおよび固定デイス
ク・フアイル１２１を操作する。図示されていな
い他の標準的なモジユールは、同じようにして他
の周辺装置を制御する。ワークステーシヨン制御
モジユール４４２は市販のシステム／36の従来の
モジユールにおけるようにして、第１図のケーブ
ル１３１に接続されている複数のワークステーシ
ヨンの表示装置および印刷装置のためのコマンド
およびデータを処理する。

仮想チヤネル制御モジユール４４３は仮想チヤ
ネル・アダプタ３００を操作するための前述のコ
ードを含んでいる。モジユール４４３が補助シス
テム１５０によつてエミユレートされたワークス
テーシヨンを表す任意のチヤネル・アドレスに関
するコマンドを検出すると、このモジユールは
PCインタフエース４４４を起動する。ワークス
テーシヨン制御モジユール４４２はコマンド用の
データ・ブロツクを主記憶装置内の通常のアドレ
ス位置におき、制御を適宜にPCインタフエース
４４４へ渡し、このインタフエースは次いで仮想
チヤネル・アダプタ３００で第３図に関連して説
明したように、補助システム１５０に対する割込
みを発生させる。（相互接続手段１９０における
トラフイツクを少なくするために、幾つかのコマ
ンドがブロツクになされ、ポーリングに応じて一
括して送られる。）これらのデータ・ブロツクの
様式はIBMパーソナル・コンピユータ用に市販
されているプログラムに使用されているものとほ
ぼ同じであり、IBMパーソナル・コンピユータ
の表示装置および印刷装置にIBM5250ワークス
テーシヨン端末をエミユレートさせる。ライン４
４５は補助システム１５０へのデータ・ブロツク
の伝送を示すものである。

CSPインタフエース・モジユール４６０は補助
システム１５０の記憶装置１５３に記憶されてい
る。マイクロプロセツサ１５１は仮想チヤネル・
アダプタ３００からバス１９１に適切な割込みを
受信した場合に、このモジユールを実行する。
CSPインタフエース・モジユール４６０の全体的
な機能は、二重ポートの主記憶装置２００におけ
るデータおよびコマンドを指定することである。
オペレーテイング・システム４７０はIBMパー
ソナル・コンピユータ用に市販されているパーソ
ナル・コンピユータ・オペレーテイング・システ
ム（PC−DOS）バージヨン3.1の上で走行するマ
ルチタスク監視プログラムである。その通常の機
能は、正規の適用業務プログラムに対してPC−
DOSセツシヨン管理プログラム４８０を走行さ
せ、また第１図のデイスク・フアイル１６２を作
動するためのデイスク制御モジユール４８１の如
き装置制御モジユールを処理することを含んでい
る。プログラム４８０も表示装置１６１および印
刷装置１６３と直接通信できるので、少なくとも
幾つかの適用業務プログラム４９０はエミユレー
タと同時に走行できる。ワークステーシヨン・イ
ンタフエース（WS Ｉ／Ｆ）管理プログラム４
８２は、仮想チヤネル制御モジユール４４３によ
つて送られるコマンドおよびデータ・ブロツクと
インタフエースし、補助システム１５０の表示装
置１６１および印刷装置１６３を制御する。表示
装置１６１および印刷装置１６３は上述した
IBM5250エミユレータ・プログラム４９１によ
つて制御される。PCインタフエース・モジユー
ル４４４による主記憶装置データ・ブロツクの様
式化がエミユレータ４９１の要求にほぼ合つてい
るので、書き直さなければならないエミユレーシ
ヨン・コードは極く僅かなものとなる。事実、エ
ミユレータ４９１を走らせるIBMパーソナル・
コンピユータを第１図のバス１３１に接続して、
ワークステーシヨン制御モジユール４４２の直接
監視下にあるワークステーシヨン端末１３０とし
て作動させてもかまわない。すなわち、複合デー
タ処理システム１００は、１台が本発明のもとで
補助システム１５０として機能し、１台またはそ
れ以上が公知の態様においてワークステーシヨン
端末１３０として機能する複数台のパーソナル・
コンピユータを包含することができる。

システム・パネル４８３はホスト・システム１
１０のシステム・コンソールおよび診断処理装置
として作動する。このパネルは従来のシステム／
36モデルのパネル・マイクロプロセツサに備わつ
ているコードを行うのと同じ機能、たとえば
MSP１１１内のレジスタとの間での読み書き、
プログラム実行の追跡などを行う。すなわち、マ
イクロプロセツサ１５１によつてシステム・パネ
ル４８３を実行すると、補助システム１５０は一
時的にホスト・システム１１０用のコンソールに
変換される。また、補助システム１５０のすべて
の機構パネル４８３で利用できるので、このシス
テムが提供する機能はこれまでのものよりも、精
巧なものとなる。たとえば、システム／36の従来
のモデルがセグメント化デイジツト表示装置に一
時に表示できるのは、単一のMSPレジスタだけ
であつたが、ここではマルチライン表示装置１６
１を設置できるので、レジスタの全セツトを一時
に表示可能である。パネル４８３は第１図に関連
して説明したように、マイクロプロセツサの入出
力アドレス空間内の装置としてサービス・アダプ
タ１１５をアクセスする。それ故、ホスト・シス
テム１１０はそのパネル機能の実施における如何
なる変更も気にする必要はなく、またモジユール
４２０または４３０のコードをこの新しいコンソ
ールを支援するために変更する必要がなくなる。

〔発明の効果〕

本発明の複合データ処理システムは２つの独立
型システムを接続したもので、いずれのシステム
もそれらのために書かれた適用業務プログラムを
実行するために単独で、しかも同時に使用できる
ものであり、また一方のシステムを完全に他方の
システムのための端末装置やシステム・パネルと
して使用することができ、更には一方のシステム
の入出力装置を他方からアクセスすることができ
る。これらの機能は広範囲の処理システムを用い
て達成できるものであり、しかも本発明の実施に
際して既存システムの設計変更をほとんど必要と
しないものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図で
ある。第２図は二重ポート・メモリ２００を詳細
に示すブロツク図である。第３図は仮想チヤネ
ル・アダプタ３００を詳細に示すブロツク図であ
る。第４図は第１図のシステムに使用されるプロ
グラミング要素の相互作用を示すブロツク図であ
る。

Claims

【特許請求の範囲】１それぞれが互いに独立して自身のプログラム
を実行できるホスト・システム及び補助システム
と、これらのシステムを相互接続する手段とを含
み；前記ホスト・システムは、 (イ) ホスト処理装置と、 (ロ) 第１ポート及び第２ポートを有し、前記第１
ポートが前記ホスト処理装置のアドレス空間内
にある二重ポート・メモリと、 (ハ) 第１の型の入出力装置のための制御信号を発
生する仮想チヤネル・アダプタとを備え；前記補助システムは、 (ニ) 補助処理装置と、 (ホ) 前記補助処理装置により制御され、前記第１
の型とは異なる型の入出力装置と、 (ヘ) 前記仮想チヤネルからの制御信号に応答し
て、当該補助システムで前記第１の型の入出力
装置をエミユレートさせるための手段とを備
え；前記相互接続する手段は、前記第２ポートが前
記補助処理装置のアドレス空間内にあるように前
記第２ポートを前記補助システムに接続し、更に
前記仮想チヤネル・アダプタの制御信号を前記補
助システムへ供給することを特徴とする。複合データ処理システム。