JP3739888B2 - 情報処理装置および方法 - Google Patents
情報処理装置および方法 Download PDFInfo
- Publication number
- JP3739888B2 JP3739888B2 JP07493097A JP7493097A JP3739888B2 JP 3739888 B2 JP3739888 B2 JP 3739888B2 JP 07493097 A JP07493097 A JP 07493097A JP 7493097 A JP7493097 A JP 7493097A JP 3739888 B2 JP3739888 B2 JP 3739888B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- image data
- list
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 230000010365 information processing Effects 0.000 title claims description 27
- 238000012545 processing Methods 0.000 claims description 111
- 238000012546 transfer Methods 0.000 claims description 61
- 238000009877 rendering Methods 0.000 description 27
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 102100029968 Calreticulin Human genes 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Processing Or Creating Images (AREA)
- Information Transfer Systems (AREA)
- Digital Computer Display Output (AREA)
- Image Processing (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および方法に関し、例えば、データ転送の順序や優先順位を制御する制御命令をデータ自身に埋め込むことにより、データの性質に依存した最適な制御を行うようにした情報処理装置および方法に関する。
【０００２】
【従来の技術】
家庭用テレビゲーム機やパーソナルコンピュータでは、演算ＬＳＩの動作周波数や回路規模などの性能が向上しており、さらに性能を向上させるために、描画プロセッサや画像解凍プロセッサなどの複数の処理装置を１つのＬＳＩに集積した並列処理システムが実現されている。その場合、メモリコストの問題から、共有のメモリを使用することが多い。こうした構成をＵＭＡ（Unified Memory Architecture）と呼ぶ。
【０００３】
【発明が解決しようとする課題】
しかしながら、演算ＬＳＩの動作周波数や回路規模の向上に比較して、同コストで使用可能な汎用メモリの容量はさして増加しておらず、メモリ容量が性能向上におけるボトルネックとなる課題があった。
【０００４】
また、上記ＵＭＡのように、複数のプロセッサが１つのメモリ資源を共有する場合、メモリアクセス速度が性能向上におけるボトルネックとなる課題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、データ自身に制御命令を埋め込むことにより、無駄なメモリ容量を必要とせずに、効率的にデータ処理を行うことができるようにするものである。
【０００６】
【課題を解決するための手段】
本発明の第１の態様である情報処理装置は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する生成手段を備えることを特徴とする。
【０００７】
本発明の第２の態様である情報処理装置は、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶することを特徴とする。
【０００８】
本発明の第３の態様である情報処理装置は、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送する転送手段を備えることを特徴とする。
【０００９】
本発明の第４の態様である情報処理装置は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する生成手段と、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する転送手段を備えることを特徴とする。
【００１０】
本発明の第５の態様である情報処理方法は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成するステップと、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送するステップとを備えることを特徴とする。
【００１１】
本発明の第１の態様の情報処理装置においては、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する。
【００１２】
本発明の第２の態様の情報処理装置においては、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶する。
【００１３】
本発明の第３の態様の情報処理装置においては、転送手段が、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送する。
【００１４】
本発明の第４の態様の情報処理装置においては、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、転送手段が、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する。
【００１５】
本発明の第５の態様の情報処理方法においては、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する。
【００１６】
【発明の実施の形態】
図１乃至図３は、本発明の情報処理装置を応用した家庭用ＴＶゲーム機の一例を示している。この家庭用ＴＶゲーム機は、ゲーム機本体２と、このゲーム機本体２に接続可能な操作装置１７および記録装置３８で構成されている。
【００１７】
ゲーム機本体２は、図１乃至図３に示すように、略四角形状に形成され、その中央の位置に、図４に示すような光ディスクの一種であるＣＤ−ＲＯＭ（compact disc-read only memory）４０（ゲーム用媒体に相当するディスク）を装着するディスク装着部３と、ゲーム機本体の適宜位置にゲームを任意にリセットするリセットスイッチ４と、電源のオン／オフをする電源スイッチ５と、ディスクの装着を操作するディスク操作スイッチ６と、所謂ゲームにおける操作を行う操作装置１７および所謂ゲームの設定などを記録しておく記録装置３８を接続する接続部７Ａ，７Ｂを有している。
【００１８】
接続部７Ａ，７Ｂは、図２および図３に示すように、２段に形成されている。接続部７Ａ，７Ｂの上段部には、記録装置３８を接続する記録挿入部８が設けられ、下段部には、操作装置１７を接続する接続端子挿入部１２が設けられている。
【００１９】
記録挿入部８は、横方向に長い長方形状の挿入孔と、その内部に記録装置３８が挿入されるメモリ用接続端子部（図示せず）を有している。また、図２に示すように、記録挿入部８には、記録装置３８が接続されていないときに、メモリ用接続端子部を埃などから保護するシャッタ９が設けられている。なお、記録装置３８は、電気的に書換え可能なＲＯＭを有しており、所謂ゲームに関連するデータを記録するようになされている。
【００２０】
記録装置３８を装着する場合、ユーザは、記録装置３８の先端でシャッタ９を内側方向に押し、さらに、記録装置３８を挿入孔に押し込み、メモリ用接続端子部に接続させる。
【００２１】
接続端子挿入部１２は、図２に示すように、横方向に長い長方形形状の挿入孔と、操作装置１７の接続端子部２６を接続する接続端子１２Ａを有している。
【００２２】
操作装置１７は、図１に示すように、両手の掌で挟持して５本の指が自由自在に動いて操作できる構造をしており、左右対称に配置された操作部１８，１９と、操作部１８，１９の中間部に設けたセレクトスイッチ２２およびスタートスイッチ２３と、操作部１８，１９の前面側に配置された操作部２４，２５と、ゲーム機本体２に接続するための接続端子部２６およびケーブル２７を有している。
【００２３】
図５は、上述のゲーム機本体２の内部の電気的構成の一例を示している。
【００２４】
ゲーム機本体２は、メインバス４１とサブバス４２の２本のバスを有している。これらのバスは、サブバスインタフェース（ＳＢＵＳＩＦ）４３を介して接続されている。
【００２５】
メインバス４１には、マイクロプロセッサや第１ベクトル処理装置（ＶＰＥ（vector processing engine）０）などで構成されるメインＣＰＵ（central processing unit）４４（生成手段）と、ＲＡＭ（random access memory）で構成されるメインメモリ４５、メインダイレクトメモリアクセスコントローラ（メインＤＭＡＣ（direct memory access controller））４６（転送手段）、ＭＰＥＧ（Moving Picture Experts Group）デコーダ（ＭＤＥＣ）４７、第２ベクトル処理装置（ＶＰＥ１）４８、およびＧＰＵＩＦ（graphical processing unit interface）７２を介して画像処理装置（ＧＰＵ）４９が接続されている。ＧＰＵ４９には、ＣＲＴＣ（CRT controller）８４が設けられている。
【００２６】
一方、サブバス４２には、マイクロプロセッサなどで構成されるサブＣＰＵ５０、ＲＡＭで構成されるサブメモリ５１、サブＤＭＡＣ５２、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ５３、音声処理装置（ＳＰＵ（sound processing unit））５４、通信制御部（ＡＴＭ）５５、ディスク装着部３を兼ねるＣＤ−ＲＯＭドライブ５６、入力部５７が接続されている。そして、入力部５７の接続端子１２Ａには、操作装置１７が接続される。
【００２７】
ＳＢＵＳＩＦ４３は、メインバス４１とサブバス４２を接続し、メインバス４１からのデータをサブバス４２に出力するとともに、サブバス４２からのデータをメインバス４１に出力するようになされている。
【００２８】
メインＣＰＵ４４は、ゲーム機本体２の起動時に、サブバス４２に接続されているＲＯＭ５３から、ＳＢＵＳＩＦ４３を介して起動プログラムを読み込み、その起動プログラムを実行し、オペレーティングシステムを動作させるようになされている。
【００２９】
また、メインＣＰＵ４４は、ＣＤ−ＲＯＭドライブ５６を制御し、ＣＤ−ＲＯＭドライブ５６にセットされたＣＤ−ＲＯＭ４０からアプリケーションプログラムやデータを読み出し、メインメモリ４５に記憶させるようになされている。
【００３０】
また、メインＣＰＵ４４は、ＣＤ−ＲＯＭ４０から読み出した、複数の基本図形（ポリゴン）で構成された３次元オブジェクトのデータ（ポリゴンの頂点（代表点）の座標値など）に対して、第１ベクトル処理装置（ＶＰＥ０）７１と共同して、非定型処理用のデータ（ポリゴン定義情報）を生成するようになされている。第１ベクトル処理装置（ＶＰＥ０）７１は、浮動小数点の実数を演算する複数の演算素子を有し、並列に浮動小数点演算を行うようになされている。
【００３１】
即ち、メインＣＰＵ４４と、第１ベクトル処理装置７１は、ジオメトリ処理のうちのポリゴン単位での細かな操作を必要とする処理、例えば、木の葉が風で揺れる様子や、自動車のフロントウィンドウの雨の滴等を表すポリゴンのデータを生成するような処理を行うようになされている。そして、演算された頂点情報やシェーディングモード情報等のポリゴン定義情報をパケットとして、メインバス４１を介してメインメモリ４５に供給するようになされている。
【００３２】
ポリゴン定義情報は、描画領域設定情報とポリゴン情報とからなる。そして、描画領域設定情報は、描画領域のフレームバッファアドレスにおけるオフセット座標と、描画領域の外部にポリゴンの座標があった場合に、描画をキャンセルするための描画クリッピング領域の座標からなる。また、ポリゴン情報は、ポリゴン属性情報と頂点情報とからなり、ポリゴン属性情報は、シェーディングモード、αブレンディングモード、およびテクスチャマッピングモード等を指定する情報であり、頂点情報は、頂点描画領域内座標、頂点テクスチャ領域内座標、および頂点色等の情報である。
【００３３】
一方、第２ベクトル処理装置（ＶＰＥ１）４８は、第１ベクトル処理装置７１の場合と同様に、浮動小数点の実数を演算する複数の演算素子を有し、並列に浮動小数点演算を行うようになされている。そして、操作装置１７の操作とマトリクスの操作で画像を生成できるもの、即ち、ＶＰＥ１においてプログラムが可能な程度の比較的簡単な処理（定型処理）用のデータ（ポリゴン定義情報）を生成するようになされている。例えば、ビルや車等の簡単な形状の物体に対する透視変換、平行光源計算、２次元曲面生成等の処理を行うようになされている。そして、生成したポリゴン定義情報をＧＰＵＩＦ７２に供給するようになされている。
【００３４】
ＧＰＵＩＦ７２は、メインメモリ４５よりメインバス４１を介して供給されるメインＣＰＵ４４からのポリゴン定義情報と、第２ベクトル処理装置４８より供給されるポリゴン定義情報とを、衝突しないように調停しながら、ＧＰＵ４９に供給するようになされている。
【００３５】
ＧＰＵ４９は、ＧＰＵＩＦ７２を介して供給されたポリゴン定義情報に基づいて、フレームメモリ５８にポリゴンを描画するようになされている。ＧＰＵ４９は、フレームメモリ５８をテクスチャメモリとしても使用できるため、フレームメモリ上のピクセルイメージをテクスチャとして、描画するポリゴンに貼り付けることができる。
【００３６】
メインＤＭＡＣ４６は、メインバス４１に接続されている各回路を対象として、ＤＭＡ転送などの制御を行うようになされている。また、メインＤＭＡＣ４６は、ＳＢＵＳＩＦ４３の状態に応じて、サブバス４２に接続されている各回路を対象としてＤＭＡ転送などの制御を行うこともできる。また、ＭＤＥＣ４７は、メインＣＰＵ４４と並列に動作し、ＭＰＥＧ（Moving Picture Experts Group）方式あるいはＪＰＥＧ（Joint Photographic Experts Group）方式等で圧縮されたデータを伸張するようになされている。
【００３７】
サブＣＰＵ５０は、ＲＯＭ５３に記憶されているプログラムに従って各種動作を行うようになされている。サブＤＭＡＣ５２は、ＳＢＵＳＩＦ４３がメインバス４１とサブバス４２を切り離している状態においてのみ、サブバス４２に接続されている各回路を対象としてＤＭＡ転送などの制御を行うようになされている。
【００３８】
ＳＰＵ５４は、サブＣＰＵ５０やサブＤＭＡＣ５２から供給されるサウンドコマンドに対応して、サウンドメモリ５９から音声データを読み出してオーディオ出力として出力するようになされている。
【００３９】
通信制御部（ＡＴＭ）５５は、公衆回線等に接続され、その回線を介してデータの送受信を行うようになされている。
【００４０】
入力部５７は、操作装置１７を接続する接続端子部１２Ａ、他の装置（図示せず）からの画像データを受け取るビデオ入力回路８２、および他の装置からの音声データを受け取るオーディオ入力回路８３を有している。
【００４１】
図６は、図５に示したメインＣＰＵ４４、メインメモリ４５、第２ベクトル処理装置（ＶＰＥ１）４８、およびＧＰＵ４９の詳細な構成を示すブロック図である。
【００４２】
メインＣＰＵ４４を構成するＣＰＵコア（ＣＯＲＥ）９４は、所定の命令を実行するようになされている。命令（Instruction）キャッシュ（Ｉ＄）は、ＣＰＵコア９４に供給する命令を一時的に保持するようになされている。高速なメモリであるＳＰＲ（スクラッチメモリ（scratch pad ram））９６は、ＣＰＵコア９４による処理結果を記憶するようになされている。データキャッシュ（Ｄ＄）は、ＣＰＵコア９４が処理を実行するために用いるデータを一時的に記憶するようになされている。
【００４３】
第１ベクトル処理装置（ＶＰＥ０）７１を構成する浮動小数点ベクトルプロセッサユニットおよび内蔵メモリ（ＶＵ−ＭＥＭ）１０１は、６４ビット長のマイクロプログラムで動作する浮動小数点ベクトルプロセッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成され、後述するマイクロメモリ（microMEM）９８に記憶されているプログラムに従って、内部レジスタと内蔵メモリに記憶されたデータを高速演算するようになされている。
【００４４】
ＰＫＥ１０２は、後述するメインＤＭＡＣ４６の制御により、転送されてくるＶＵのマイクロコードをマイクロメモリ９８に展開したり、パックされたデータのパケットをＶＵ−ＭＥＭ１０１の内蔵メモリ（ＭＥＭ）に展開するようになされている。ＦＭＡＣ（Floating Maltiple Adder Calculation Unit）９９は、浮動小数点演算を実行するようになされている。ＤＩＶ（わり算器（Divider））１００は、わり算を実行するようになされている。そして、上述したように、メインＣＰＵ４４には、第１ベクトル処理装置（ＶＰＥ０）が内蔵されており、共同して非定型処理を行うようになされている。
【００４５】
第２ベクトル処理装置４８を構成する浮動小数点ベクトルプロセッサユニットおよび内蔵メモリ（ＶＵ−ＭＥＭ）１０７は、６４ビット長のマイクロプログラムで動作する浮動小数点ベクトルプロセッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成され、後述するマイクロメモリ（microMEM）１０３に記憶されているプログラムに従って、内部レジスタと内蔵メモリに記憶されたデータを高速演算するようになされている。
【００４６】
ＰＫＥ１０８は、メインＤＭＡＣ４６の制御により、転送されてくるＶＵのマイクロコードをマイクロメモリ１０３に展開したり、パックされたデータのパケットをＶＵ−ＭＥＭ１０７の内蔵メモリに展開するようになされている。ＦＭＡＣ（Floating Maltiple Adder Calculation Unit）１０４は、浮動小数点演算を実行するようになされている。ＤＩＶ（わり算器（Divider））１０６は、わり算を実行するようになされている。そして、メインメモリ４５より供給されたデータに対して、定型処理を施し、処理結果をＧＰＵＩＦ７２を介してＧＰＵ４９に供給するようになされている。
【００４７】
メインメモリ４５は、３次元オブジェクトのデータを記憶し、必要に応じて、第１ベクトル処理装置７１，第２ベクトル処理装置４８にそれぞれ供給するようになされている。また、メインＣＰＵ４４と第１ベクトル処理装置（ＶＰＥ０）７１とが共同して作成したディスプレイリストを、メインメモリ４５が内蔵するＭＦＩＦＯ（MemoryFIFO）に一旦、記憶させ、メインバス４１を介してＧＰＵＩＦ７２に供給するようになされている。これは、メインＣＰＵ４４および第１ベクトル処理装置７１の方が、第２ベクトル処理装置４８より優先順位が低いため、第２ベクトル処理装置４８がアイドル状態になるまでディスプレイリストを保持しておく必要があるからである。
【００４８】
また、ＣＰＵ４４および第１ベクトル処理装置７１は、共同して第２ベクトル処理装置４８が処理するためのマトリクスを作成し、メインメモリ４５に記憶させるようになされている。そして、第２ベクトル処理装置４８は、このマトリクスを用いて、ディスプレイリストを作成するようになされている。
【００４９】
ＧＰＵ４９は、第１ベクトル処理装置７１よりＧＰＵＩＦ７２を介して供給されれる非定型処理用のディスプレイリストと、第２ベクトル処理装置４８より供給される定型処理用のディスプレイリストを処理するために、それぞれに対応する描画時のクリップ範囲や描画オフセット等のコンテクスト（描画設定条件）を保持するようになされている。ＣＧ０は非定型処理用のグラフィックコンテクストであり、ＣＧ１は、定型処理用のグラフィックコンテクストである。
【００５０】
例えば、ＤＭＡＣ１０９の制御により、メインメモリ４５からメインバス４１を介して第１ベクトル処理装置７１に供給されたマイクロコードやパックされたデータ（３次元オブジェクトのデータなど）のパケットは、ＰＫＥ１０２により、マイクロメモリ９８や内蔵メモリに展開される。そして、ＦＭＡＣ９９およびＤＩＶ１００により、３次元オブジェクトのデータに対して、マトリクス演算、座標変換、透視変換等の演算が施される。また、このとき、ＣＰＵコア９４と共に、より複雑な処理が施される。例えば、木の葉が風に揺れる様子や、自動車のフロントウィンドウを雨の滴が垂れる様子を描画するためのディスプレイリストが作成される。
【００５１】
このようにして作成された２次元のオブジェクトを画面に描画するためのディスプレイリスト（Complex Stream）は、メインバス４１を介して一旦メインメモリ４５のＭＦＩＦＯに記憶され、ＧＰＵＩＦ７２に供給される。
【００５２】
一方、メインＤＭＡＣ４６の制御により、メインメモリ４５からメインバス４１を介して第２ベクトル処理装置４８に供給されたマイクロコードやパックされたデータ（３次元オブジェクトのデータなど）のパケットは、ＰＫＥ１０８により、マイクロメモリ１０３や内蔵メモリに展開される。そして、ＦＭＡＣ１０４およびＤＩＶ１０６により、メインメモリ４５よりメインバス４１を介して供給される、メインＣＰＵ４４および第１ベクトル処理装置７１が作成したマトリクスやコンテクストに基づいて、３次元オブジェクトのデータに対して、マトリクス演算、座標変換、透視変換等の演算が施される。ここでは、比較的簡単な定型処理が施される。
【００５３】
そして、このようにして作成された２次元のオブジェクトを画面に描画するためのディスプレイリスト（Simple Stream）は、メインバス４１を介してＧＰＵＩＦ７２に供給される。ＧＰＵＩＦ７２は、これら２つのストリームを調停し、それらを時分割でＧＰＵ４９に転送する。
【００５４】
そして、ＧＰＵ４９により、ＧＰＵＩＦ７２より供給されたディスプレイリストに基づいて、描画処理が実行され、フレームメモリ５８にポリゴンが描画される。ここで、ディスプレイリストがメインＣＰＵ４４および第１ベクトル処理装置７１によってメインメモリ４５上に作成され、メインバス４１を介して供給されたものである場合、ＧＰＵ４９においては、グラフィックコンテクスト（ＧＣ）０を用いて描画処理が行われ、ディスプレイリストが第２ベクトル処理装置４８によって作成されたものである場合、グラフィックコンテクスト（ＧＣ）１を用いて描画処理が行われる。
【００５５】
フレームメモリ５８に描画されたポリゴンは、ＣＲＴＣ８４の制御により、対応するビデオ信号に変換された後、出力される。
【００５６】
図７は、２つのディスプレイリストが処理されるタイミングを示す図である。図７におけるGeometry Subsystem0は、図６のブロック図においては第２ベクトル処理装置４８に対応し、Geometry Subsystem1はメインＣＰＵ４４および第１ベクトル処理装置７１に対応している。そして、Rendering SubsystemはＧＰＵ４９に対応している。
【００５７】
図７（Ａ）は、プロセッサが１つの場合の処理手順を示している。即ち、Geometry Subsystem0がディスプレイリスト（List#0-1）を作成すると、それをRendering Subsystemに供給し、次のディスプレイリスト（List#0-2以降のディスプレイリスト）の作成を続ける。Rendering Subsystemは、供給されたディスプレイリスト（List#0-1）に従って、描画処理を実行する。描画処理が終了した時点で、Geometry Subsystem0が次のディスプレイリスト（List#0-2）の作成をまだ行っている場合、Rendering SubsystemはGeometry Subsystem0がディスプレイリスト（List#0-2）の作成を終了し、その供給を受けるまでの間、アイドル状態となる。
【００５８】
以下同様にして、Rendering Subsystemによる描画処理が終了しても、Geometry Subsystem0による次のディスプレイリストの作成が終了していない場合、Rendering Subsystemは、次のディスプレイリストがGeometry Subsystem0から供給されるまでの間、アイドル状態となる。
【００５９】
図７（Ｂ）は、プロセッサが２つの場合の処理手順を示している。即ち、Geometry Subsystem0がディスプレイリスト（List#0-1）を作成する間、Rendering Subsystemはアイドル状態であるので、Geometry Subsystem1が既に作成し、メインメモリ４５に記憶させておいたディスプレイリスト（List#1-1）をRendering Subsystemに供給する。Geometry Subsystem1からのディスプレイリスト（List#1-1）の供給を受けたRendering Subsystemは、ディスプレイリストに付加されて供給されたGeometry Subsystem1に対応するコンテクストに基づいて、描画処理を実行する。
【００６０】
Geometry Subsystem0によるディスプレイリスト（List#0-1）の作成が終了すると、Geometry Subsystem1は、次のディスプレイリスト（List#1-2）のRendering Subsystemへの供給を中止する。これにより、Geometry Subsystem0は、作成したディスプレイリスト（List#0-1）をRendering Subsystemに供給するとともに、次のディスプレイリスト（List#0-2）の作成を開始する。そして、Rendering Subsystemは、供給されたディスプレイリスト（List#0-1）に従って、描画処理を実行する。
【００６１】
Rendering Subsystemによるディスプレイリスト（List#0-1）の描画処理が終了したとき、Geometry Subsystem0は、まだ、次のディスプレイリスト（List#0-2）を作成中であり、Rendering Subsystemはアイドル状態であるので、Geometry Subsystem1は、次のディスプレイリスト（List#1-2）をRendering Subsystemに供給する。Geometry Subsystem1からのディスプレイリスト（List#1-2）の供給を受けたRendering Subsystemは、そのディスプレイリスト（List#1-2）に従って、描画処理を開始する。
【００６２】
以下同様にして、Geometry Subsystem1は、Geometry Subsystem0が処理中であり、Rendering Subsystemがアイドル中のときだけ、作成したディスプレイリストをRendering Subsystemに供給する。これにより、複数のプロセッサが作成したディスプレイリストを、Rendering Subsystemに効率的に処理させることが可能となる。
【００６３】
例えば、座標変換処理を補強するために、ＣＰＵとは別のサブプロセッサや座標変換装置を設けて、複数の処理装置が共同して１つの描画装置（ＧＰＵ４９）にディスプレイリストを送出するようにした場合、描画装置に送出するディスプレイリストの容量は膨大なため、短い時間間隔で、描画装置を使用するＣＰＵを切り替えるようにしないと、各ＣＰＵのローカルメモリがオーバフローする。そのため、図７（Ｂ）に示したように、各ＣＰＵに予め優先順位を設定し、高い優先順位のＣＰＵ（マスタＣＰＵ）（図６においては、第２ベクトル処理装置４８）が描画装置へ送出するリストがなくなったら、直ちにアクセス権を次のＣＰＵ（スレーブＣＰＵ）（図６においては、メインＣＰＵ４４と第１ベクトル処理装置７１）へ譲るようにする。
【００６４】
スレーブＣＰＵは、マスタＣＰＵがディスプレイリストを作成して、それを描画装置に転送する準備ができた時点で、まだ、送出すべきディスプレイリストが残っていても、すぐに処理を中断し、描画装置へのアクセス権をマスタＣＰＵに返す。
【００６５】
マスタＣＰＵには、高速に処理を実行するがローカルメモリの容量が比較的小さいものが割り当てられ、スレーブＣＰＵにはローカルメモリの容量は比較的大きいが、処理速度が比較的遅いものが割り当てられる。
【００６６】
図８に示すように、スレーブＣＰＵのさらにスレーブとなるＣＰＵが接続される場合もある。このような場合、特に低次のスレーブＣＰＵは、大きなディスプレイリストを記憶するためのさらに大きな容量のローカルメモリを必要とする。このため、低次のスレーブＣＰＵは、通常、メインメモリを抱えるメインＣＰＵが受け持つようにしている。
【００６７】
描画装置が描画を行うためには、ディスプレイリストに記述された頂点情報と同時に、上述したように、描画時のクリップ範囲や描画オフセット等のコンテクストと呼ばれる環境パラメータ(描画設定条件）が必要である。Rendering Subsystemは、各Geometry Subsystemより供給されたディスプレイリストに基づいた描画処理を、そのディスプレイリストを供給したGeometry Subsystemに対応するコンテクストに従って行う。しかしながら、ディスプレイリストを供給するGeometry Subsystemが切り替わる度に、コンテクストを再設定することは非常に面倒である。そこで、Rendering Subsystem側が、Geometry Subsystemの個数分のコンテクストを保持するようにしている。
【００６８】
図７に示したように、コンテクストは、ディスプレイリストに付加され、例えば、描画するオブジェクト毎にＧＰＵ４９に供給される。従って、ＧＰＵ４９は、オブジェクト毎に、そのオブジェクトに対応するコンテクストに基づいて、描画処理を行うことができる。
【００６９】
Geometry SubsystemとRendering Subsystemは、メインバス４１を構成するデータバスとアドレスバスを共有し、アドレスバスを介して現在アクセスしているGeometry SubsystemのＩＤを、またデータバスを介して現在アクセスしているGeometry Subsystemが作成したディスプレイリストをそれぞれRendering Subsystemに供給する。Rendering Subsystemは、供給されたＩＤに対応するコンテクストを選択し、このコンテクストに基づいてディスプレイリストを解釈し、フレームバッファへの描画を行う。
【００７０】
以上のように、複数のプロセッサがその優先順位に従って描画装置を制御するようにすることにより、ディスプレイリストを保持するローカルメモリの容量を、プロセッサ毎に最小限にすることができる。これにより、ローカルメモリにコストをかけることなく、ディスプレイリストの作成処理を並列化することができる。また、コンテクストを各描画処理装置に保持させることにより、コンテクストの切り替え時におけるオーバヘッドを減少させることができる。
【００７１】
次に、複数のプロセッサがデータバスとメインメモリを時分割で共有し、データの転送を行う場合において、データの制御を、転送するデータ自身に埋め込まれたメタ命令に従って行う方法について説明する。
【００７２】
図９は、メタ命令のフォーマット例を示している。メタ命令は１２８ビットで構成され、そのうちの６４ビットのみが有効とされる。最初の１６ビットには、転送すべきデータのサイズがセットされる。２４ビット目乃至３１ビット目には、メタ命令のＩＤがセットされる。そして、３２ビット目乃至６３ビット目には、転送すべきデータが記憶されているアドレス、または、次に読み出すべきメタ命令が記憶されているアドレスがセットされる。
【００７３】
データの転送は、データに埋め込まれたメタ命令のＩＤに応じて、以下のように制御される。
【００７４】
ＩＤが「ｃｎｔ」である場合、メタ命令の次のＱＷＣワードを転送した後、パケットの次の番地のメタ命令を実行する。ＩＤが「ｃｎｔｓ」である場合、メタ命令の次のＱＷＣワードをストール制御をしながら転送した後、パケットの次の番地のメタ命令を実行する。ＩＤが「ｎｅｘｔ」の場合、メタ命令に続くＱＷＣワードを転送した後、アドレスで示される番地に記憶されているメタ命令が実行される。
【００７５】
また、ＩＤが「ｒｅｆ」の場合、アドレスで表される番地からＱＷＣワードを転送した後、メタ命令の次の番地のメタ命令を実行する。ＩＤが「ｒｅｆｓ」の場合、ＡＤＤＲ番地からＱＷＣワードをストール制御を行いながら転送した後、メタ命令の次の番地のメタ命令を実行する。
【００７６】
ＩＤが「ｃａｌｌ」の場合、メタ命令に続くＱＷＣワードを転送した後、パケットの次の番地をレジスタにプッシュして、アドレスで示される番地に記憶されているメタ命令を実行する。ＩＤが「ｒｅｔ」の場合、メタ命令に続くＱＷＣワードを転送した後、レジスタからポップした番地に記憶されているメタ命令を実行する。ＩＤが「ｅｎｄ」の場合、メタ命令に続くＱＷＣワードを転送した後、処理を終了する。
【００７７】
図１０は、メタ命令のＩＤが「ｎｅｘｔ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲ（Tag Address）によって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、そのメタ命令は「ＮＥＸＴ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」であるので、続く８ｑｗｏｒｄ（quadlet word）（１ｑｗｏｒｄ＝１２８ビット）のデータが転送された後、アドレスＡＤＤＲ２に記憶されているメタ命令「ＮＥＸＴ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝２」が実行される。
【００７８】
これにより、続く２ｑｗｏｒｄのデータがＤＭＡＣの制御により転送された後、アドレスＡＤＤＲ１に記憶されているメタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行される。即ち、続く８ｑｗｏｒｄのデータが転送された後、処理を終了する。
【００７９】
図１１は、メタ命令のＩＤが「ＲＥＦ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝２」であるので、アドレス２より以降に記憶されている２ｑｗｏｒｄのデータが転送され、次のメタ命令が実行される。
【００８０】
即ち、メタ命令「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝８」が実行され、ＡＤＤＲ１より以降に記憶されている８ｑｗｏｒｄのデータが転送され、次のメタ命令が実行される。即ち、メタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送される。
【００８１】
図１２は、メタ命令のＩＤが「ＣＡＬＬ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝０」であるので、アドレス１に記憶されているメタ命令が実行される。即ち、メタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶されているメタ命令が実行される。
【００８２】
即ち、メタ命令「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、リターンし、メタ命令「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝０」が実行される。これにより、次のメタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶されているメタ命令が再度実行される。
【００８３】
即ち、「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、リターンし、次にメタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝０」が実行され、処理を終了する。
【００８４】
このように、データに埋め込まれたメタ命令に従って、データ転送が制御される。
【００８５】
図１３は、上述したメタ命令によって、データの転送が制御される様子を示す図である。ＣＰＵ４４がディスプレイリスト（DisplayList0）を作成している間に、１フレーム前に作成されたディスプレイリスト（DisplayList1）が第２ベクトル処理装置（ＶＰＥ１）４８に転送される。
【００８６】
まず、メインＣＰＵ４４および第１ベクトル処理装置７１が、図１３に示すように、ＩＤが「ＮＥＸＴ」のメタ命令、コンテクスト、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＴ」のマトリクスからなるディスプレイリストを作成する。
【００８７】
その間、１フレーム前に作成されたディスプレイリスト（DisplayList1）が第２ベクトル処理装置４８に転送される。即ち、ＩＤが「ＮＥＸＴ」のメタ命令が実行され、続くコンテクストが第２ベクトル処理装置４８に転送される。次に、ＩＤが「ＲＥＦ」のメタ命令が実行され、メインメモリ４５内のオブジェクトデータベースの中のProgram0が参照される。このように、フレーム間で内容が変わらないデータは、ディスプレイリストからメタ命令を使用して参照され、ディスプレイリスト間で共有される。このため、ディスプレイリストの作成においては、フレーム毎に変化する位置データ（マトリクス）の更新だけとなる。
【００８８】
なお、オブジェクトデータベースには、３次元物体を記述するための３次元データ（Vertex of Object）、オブジェクトデータを解釈するためのプログラム、およびオブジェクトの装飾にテクスチャマッピングを行う場合に、テクスチャとなる画像データ（Texture Image）が格納されている。
【００８９】
次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（オブジェクトの頂点座標データ）（Vertex of Object0）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送され、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（Vertex of Object1）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送される。
【００９０】
そして、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、再び３次元座標データ（Vertex of Object1）が参照され、マトリクスが第２ベクトル処理装置４８に転送される。そして、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、プログラム（Program3）が参照される。次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、テクスチャとなる画像データが転送される。
【００９１】
テクスチャとなる画像データがフレームメモリ５８に記憶されていない場合、オブジェクトデータ（Vertex of Object4）の転送に先立って、テクスチャとなる画像データがフレームメモリ５８に転送される。テクスチャとなる画像データがＭＤＥＣ４７からの解凍データやサブバス４２からの転送データであり、フレーム毎に変化するものである場合、後述するように、ストール機能が用いられ、データ転送の同期が取られる。
【００９２】
画像データが転送される間、第２ベクトル処理装置４８の処理が一旦停止するので、この期間を最小にするために、画像データの転送期間は、他のＤＭＡチャンネルを停止する。この指定もメタ命令の所定の制御ビットにより行うことができる。例えば、図９に示したメタ命令の２４ビット目および２５ビット目にこの制御ビットをセットすることができる。
【００９３】
次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（Vertex of Object4）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送され、ＩＤが「ＲＥＴ」のメタ命令が実行され、処理を終了する。
【００９４】
図１４は、ストール機能を説明するための図である。デバイス０（DEV0）からメインメモリにデータの転送が行われ、メインメモリからデバイス１（DEV1）にデータの転送が行われる場合、メインメモリからデバイス１にデータが転送されるときのメインメモリ上での転送アドレスが、デバイス０からメインメモリにデータが転送されるときのメインメモリ上での転送アドレスを越える間、メインメモリからデバイス１へのデータの転送をストールする。
【００９５】
図１３に示した例の場合、メインメモリ４５から第２ベクトル処理装置４８にテクスチャとなる画像データを転送するときのメインメモリ４５上での転送アドレスが、ＭＤＥＣ４７からメインメモリ４５にテクスチャとなる画像データの転送が行われるときのメインメモリ４５上での転送アドレスを越える間、メインメモリ４５から第２ベクトル処理装置４８へのテクスチャとなる画像データの転送をストールする。このようにして、データの同期が取られる。
【００９６】
以上のように、メインＤＭＡＣ４６が、リストを構成するメタ命令を読み出し、それに従って、データを各プロセッサに分配する。従って、データを生成する時点で、転送の順序や形態、あるいは転送の優先順位を予めデータの中にプログラムすることにより、データの性質に依存して、最適な転送を行うことができる。また、データの転送順序をリスト形式で予め記述しておくことにより、メモリ内に無駄な作業用のコピーデータを持つ必要がなく、無駄なメモリアクセスを軽減するとともに、ディスプレイリストのサイズを削減することができる。
【００９７】
また、ディスプレイリストのうち、フレーム毎に変更する部分だけを２重化して個別に記憶し、その他の部分は共通のメモリ領域に記憶させるようにすることにより、ディスプレイリストを記憶するためのメモリ容量を削減することができる。従って、少ないメモリ容量で多くのディスプレイリストを記憶することができる。
【００９８】
さらに、データに埋め込まれたメタ命令に従ってデータの転送が行われるため、複数のプロセッサ間でのデータの読み出しおよび書き込みの同期を取ることを容易にすることができ、メモリ内にダブルバッファを構成することなく、複数のプロセッサがメモリを共有するようにすることができる。
【００９９】
なお、上記実施の形態においては、ＣＤ−ＲＯＭにデータを記憶させるようにしたが、他の記録媒体を用いるようにすることも可能である。
【０１００】
【発明の効果】
本発明の第１の態様の情報処理装置によれば、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成するようにしたので、データの転送順序や優先順位等を予めデータの中にプログラムすることができ、データの性質に依存した最適な転送を行うことができる。
【０１０１】
本発明の第２の態様の情報処理装置によれば、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶するようにしたので、予めデータに埋め込まれた命令に従って、データの性質に応じた最適な処理を行うことができる。
【０１０２】
本発明の第３の態様の情報処理装置によれば、転送手段が、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送するようにしたので、データに応じて、メモリ資源を各プロセッサに効率的に分配することができる。
【０１０３】
本発明の第４の態様の情報処理装置、および本発明の第５の態様の情報処理方法によれば、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送するようにしたので、データの転送順序や優先順位等を予めデータの中にプログラムすることができ、データに応じて、メモリ資源を各プロセッサに効率的に分配することができる。
【図面の簡単な説明】
【図１】本発明の情報処理装置を応用した家庭用ゲーム機の一例を示す平面図である。
【図２】図１の家庭用ゲーム機１の正面図である。
【図３】図１の家庭用ゲーム機１の側面図である。
【図４】図１の家庭用ゲーム機１で再生されるＣＤ−ＲＯＭの一例を示す平面図である。
【図５】図１の家庭用ゲーム機１の内部の電気的構成例を示すブロック図である。
【図６】図５のメインＤＭＡＣ４６、メインＣＰＵ４４、第２ベクトル処理装置４８、メインメモリ４５、ＧＰＵ４９の詳細な構成例を示すブロック図である。
【図７】複数のプロセッサが生成するディスプレイリストの処理手順を示す図である。
【図８】３つのプロセッサがＧＰＵ４９を制御するようにした場合の家庭用ゲーム機１の他の構成例を示すブロック図である。
【図９】メタ命令のフォーマット例を示す図である。
【図１０】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１１】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１２】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１３】ディスプレイリストに従って、データ転送が行われる手順を説明する図である。
【図１４】ストール制御を説明する図である。
【符号の説明】
１ 家庭用ゲーム機， ２ ゲーム機本体， ３ ディスク装着部， １７ 操作装置， ４０ ＣＤ−ＲＯＭ， ４１ メインバス， ４２ サブバス， ４３ ＳＢＵＳＩＦ， ４４ メインＣＰＵ， ４５ メインメモリ， ４６ メインＤＭＡＣ， ４７ ＭＰＥＧデコーダ， ４８ 第２ベクトル処理装置，４９ 画像処理装置（ＧＰＵ）， ５０ サブＣＰＵ， ５１ サブメモリ，５２ サブＤＭＡＣ， ５３ ＲＯＭ， ５６ ＣＤ−ＲＯＭドライブ， ５８ フレームメモリ， ９４ ＣＰＵコア， ９８，１０３ マイクロメモリ，９９，１０４ ＦＭＡＣ， １００，１０６ ＤＩＶ， １０１，１０７ ＶＵ−ＭＥＭ， １０２，１０８ ＰＫＥ
【発明の属する技術分野】
本発明は、情報処理装置および方法に関し、例えば、データ転送の順序や優先順位を制御する制御命令をデータ自身に埋め込むことにより、データの性質に依存した最適な制御を行うようにした情報処理装置および方法に関する。
【０００２】
【従来の技術】
家庭用テレビゲーム機やパーソナルコンピュータでは、演算ＬＳＩの動作周波数や回路規模などの性能が向上しており、さらに性能を向上させるために、描画プロセッサや画像解凍プロセッサなどの複数の処理装置を１つのＬＳＩに集積した並列処理システムが実現されている。その場合、メモリコストの問題から、共有のメモリを使用することが多い。こうした構成をＵＭＡ（Unified Memory Architecture）と呼ぶ。
【０００３】
【発明が解決しようとする課題】
しかしながら、演算ＬＳＩの動作周波数や回路規模の向上に比較して、同コストで使用可能な汎用メモリの容量はさして増加しておらず、メモリ容量が性能向上におけるボトルネックとなる課題があった。
【０００４】
また、上記ＵＭＡのように、複数のプロセッサが１つのメモリ資源を共有する場合、メモリアクセス速度が性能向上におけるボトルネックとなる課題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、データ自身に制御命令を埋め込むことにより、無駄なメモリ容量を必要とせずに、効率的にデータ処理を行うことができるようにするものである。
【０００６】
【課題を解決するための手段】
本発明の第１の態様である情報処理装置は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する生成手段を備えることを特徴とする。
【０００７】
本発明の第２の態様である情報処理装置は、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶することを特徴とする。
【０００８】
本発明の第３の態様である情報処理装置は、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送する転送手段を備えることを特徴とする。
【０００９】
本発明の第４の態様である情報処理装置は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する生成手段と、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する転送手段を備えることを特徴とする。
【００１０】
本発明の第５の態様である情報処理方法は、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成するステップと、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送するステップとを備えることを特徴とする。
【００１１】
本発明の第１の態様の情報処理装置においては、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成する。
【００１２】
本発明の第２の態様の情報処理装置においては、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶する。
【００１３】
本発明の第３の態様の情報処理装置においては、転送手段が、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送する。
【００１４】
本発明の第４の態様の情報処理装置においては、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、転送手段が、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する。
【００１５】
本発明の第５の態様の情報処理方法においては、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送する。
【００１６】
【発明の実施の形態】
図１乃至図３は、本発明の情報処理装置を応用した家庭用ＴＶゲーム機の一例を示している。この家庭用ＴＶゲーム機は、ゲーム機本体２と、このゲーム機本体２に接続可能な操作装置１７および記録装置３８で構成されている。
【００１７】
ゲーム機本体２は、図１乃至図３に示すように、略四角形状に形成され、その中央の位置に、図４に示すような光ディスクの一種であるＣＤ−ＲＯＭ（compact disc-read only memory）４０（ゲーム用媒体に相当するディスク）を装着するディスク装着部３と、ゲーム機本体の適宜位置にゲームを任意にリセットするリセットスイッチ４と、電源のオン／オフをする電源スイッチ５と、ディスクの装着を操作するディスク操作スイッチ６と、所謂ゲームにおける操作を行う操作装置１７および所謂ゲームの設定などを記録しておく記録装置３８を接続する接続部７Ａ，７Ｂを有している。
【００１８】
接続部７Ａ，７Ｂは、図２および図３に示すように、２段に形成されている。接続部７Ａ，７Ｂの上段部には、記録装置３８を接続する記録挿入部８が設けられ、下段部には、操作装置１７を接続する接続端子挿入部１２が設けられている。
【００１９】
記録挿入部８は、横方向に長い長方形状の挿入孔と、その内部に記録装置３８が挿入されるメモリ用接続端子部（図示せず）を有している。また、図２に示すように、記録挿入部８には、記録装置３８が接続されていないときに、メモリ用接続端子部を埃などから保護するシャッタ９が設けられている。なお、記録装置３８は、電気的に書換え可能なＲＯＭを有しており、所謂ゲームに関連するデータを記録するようになされている。
【００２０】
記録装置３８を装着する場合、ユーザは、記録装置３８の先端でシャッタ９を内側方向に押し、さらに、記録装置３８を挿入孔に押し込み、メモリ用接続端子部に接続させる。
【００２１】
接続端子挿入部１２は、図２に示すように、横方向に長い長方形形状の挿入孔と、操作装置１７の接続端子部２６を接続する接続端子１２Ａを有している。
【００２２】
操作装置１７は、図１に示すように、両手の掌で挟持して５本の指が自由自在に動いて操作できる構造をしており、左右対称に配置された操作部１８，１９と、操作部１８，１９の中間部に設けたセレクトスイッチ２２およびスタートスイッチ２３と、操作部１８，１９の前面側に配置された操作部２４，２５と、ゲーム機本体２に接続するための接続端子部２６およびケーブル２７を有している。
【００２３】
図５は、上述のゲーム機本体２の内部の電気的構成の一例を示している。
【００２４】
ゲーム機本体２は、メインバス４１とサブバス４２の２本のバスを有している。これらのバスは、サブバスインタフェース（ＳＢＵＳＩＦ）４３を介して接続されている。
【００２５】
メインバス４１には、マイクロプロセッサや第１ベクトル処理装置（ＶＰＥ（vector processing engine）０）などで構成されるメインＣＰＵ（central processing unit）４４（生成手段）と、ＲＡＭ（random access memory）で構成されるメインメモリ４５、メインダイレクトメモリアクセスコントローラ（メインＤＭＡＣ（direct memory access controller））４６（転送手段）、ＭＰＥＧ（Moving Picture Experts Group）デコーダ（ＭＤＥＣ）４７、第２ベクトル処理装置（ＶＰＥ１）４８、およびＧＰＵＩＦ（graphical processing unit interface）７２を介して画像処理装置（ＧＰＵ）４９が接続されている。ＧＰＵ４９には、ＣＲＴＣ（CRT controller）８４が設けられている。
【００２６】
一方、サブバス４２には、マイクロプロセッサなどで構成されるサブＣＰＵ５０、ＲＡＭで構成されるサブメモリ５１、サブＤＭＡＣ５２、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ５３、音声処理装置（ＳＰＵ（sound processing unit））５４、通信制御部（ＡＴＭ）５５、ディスク装着部３を兼ねるＣＤ−ＲＯＭドライブ５６、入力部５７が接続されている。そして、入力部５７の接続端子１２Ａには、操作装置１７が接続される。
【００２７】
ＳＢＵＳＩＦ４３は、メインバス４１とサブバス４２を接続し、メインバス４１からのデータをサブバス４２に出力するとともに、サブバス４２からのデータをメインバス４１に出力するようになされている。
【００２８】
メインＣＰＵ４４は、ゲーム機本体２の起動時に、サブバス４２に接続されているＲＯＭ５３から、ＳＢＵＳＩＦ４３を介して起動プログラムを読み込み、その起動プログラムを実行し、オペレーティングシステムを動作させるようになされている。
【００２９】
また、メインＣＰＵ４４は、ＣＤ−ＲＯＭドライブ５６を制御し、ＣＤ−ＲＯＭドライブ５６にセットされたＣＤ−ＲＯＭ４０からアプリケーションプログラムやデータを読み出し、メインメモリ４５に記憶させるようになされている。
【００３０】
また、メインＣＰＵ４４は、ＣＤ−ＲＯＭ４０から読み出した、複数の基本図形（ポリゴン）で構成された３次元オブジェクトのデータ（ポリゴンの頂点（代表点）の座標値など）に対して、第１ベクトル処理装置（ＶＰＥ０）７１と共同して、非定型処理用のデータ（ポリゴン定義情報）を生成するようになされている。第１ベクトル処理装置（ＶＰＥ０）７１は、浮動小数点の実数を演算する複数の演算素子を有し、並列に浮動小数点演算を行うようになされている。
【００３１】
即ち、メインＣＰＵ４４と、第１ベクトル処理装置７１は、ジオメトリ処理のうちのポリゴン単位での細かな操作を必要とする処理、例えば、木の葉が風で揺れる様子や、自動車のフロントウィンドウの雨の滴等を表すポリゴンのデータを生成するような処理を行うようになされている。そして、演算された頂点情報やシェーディングモード情報等のポリゴン定義情報をパケットとして、メインバス４１を介してメインメモリ４５に供給するようになされている。
【００３２】
ポリゴン定義情報は、描画領域設定情報とポリゴン情報とからなる。そして、描画領域設定情報は、描画領域のフレームバッファアドレスにおけるオフセット座標と、描画領域の外部にポリゴンの座標があった場合に、描画をキャンセルするための描画クリッピング領域の座標からなる。また、ポリゴン情報は、ポリゴン属性情報と頂点情報とからなり、ポリゴン属性情報は、シェーディングモード、αブレンディングモード、およびテクスチャマッピングモード等を指定する情報であり、頂点情報は、頂点描画領域内座標、頂点テクスチャ領域内座標、および頂点色等の情報である。
【００３３】
一方、第２ベクトル処理装置（ＶＰＥ１）４８は、第１ベクトル処理装置７１の場合と同様に、浮動小数点の実数を演算する複数の演算素子を有し、並列に浮動小数点演算を行うようになされている。そして、操作装置１７の操作とマトリクスの操作で画像を生成できるもの、即ち、ＶＰＥ１においてプログラムが可能な程度の比較的簡単な処理（定型処理）用のデータ（ポリゴン定義情報）を生成するようになされている。例えば、ビルや車等の簡単な形状の物体に対する透視変換、平行光源計算、２次元曲面生成等の処理を行うようになされている。そして、生成したポリゴン定義情報をＧＰＵＩＦ７２に供給するようになされている。
【００３４】
ＧＰＵＩＦ７２は、メインメモリ４５よりメインバス４１を介して供給されるメインＣＰＵ４４からのポリゴン定義情報と、第２ベクトル処理装置４８より供給されるポリゴン定義情報とを、衝突しないように調停しながら、ＧＰＵ４９に供給するようになされている。
【００３５】
ＧＰＵ４９は、ＧＰＵＩＦ７２を介して供給されたポリゴン定義情報に基づいて、フレームメモリ５８にポリゴンを描画するようになされている。ＧＰＵ４９は、フレームメモリ５８をテクスチャメモリとしても使用できるため、フレームメモリ上のピクセルイメージをテクスチャとして、描画するポリゴンに貼り付けることができる。
【００３６】
メインＤＭＡＣ４６は、メインバス４１に接続されている各回路を対象として、ＤＭＡ転送などの制御を行うようになされている。また、メインＤＭＡＣ４６は、ＳＢＵＳＩＦ４３の状態に応じて、サブバス４２に接続されている各回路を対象としてＤＭＡ転送などの制御を行うこともできる。また、ＭＤＥＣ４７は、メインＣＰＵ４４と並列に動作し、ＭＰＥＧ（Moving Picture Experts Group）方式あるいはＪＰＥＧ（Joint Photographic Experts Group）方式等で圧縮されたデータを伸張するようになされている。
【００３７】
サブＣＰＵ５０は、ＲＯＭ５３に記憶されているプログラムに従って各種動作を行うようになされている。サブＤＭＡＣ５２は、ＳＢＵＳＩＦ４３がメインバス４１とサブバス４２を切り離している状態においてのみ、サブバス４２に接続されている各回路を対象としてＤＭＡ転送などの制御を行うようになされている。
【００３８】
ＳＰＵ５４は、サブＣＰＵ５０やサブＤＭＡＣ５２から供給されるサウンドコマンドに対応して、サウンドメモリ５９から音声データを読み出してオーディオ出力として出力するようになされている。
【００３９】
通信制御部（ＡＴＭ）５５は、公衆回線等に接続され、その回線を介してデータの送受信を行うようになされている。
【００４０】
入力部５７は、操作装置１７を接続する接続端子部１２Ａ、他の装置（図示せず）からの画像データを受け取るビデオ入力回路８２、および他の装置からの音声データを受け取るオーディオ入力回路８３を有している。
【００４１】
図６は、図５に示したメインＣＰＵ４４、メインメモリ４５、第２ベクトル処理装置（ＶＰＥ１）４８、およびＧＰＵ４９の詳細な構成を示すブロック図である。
【００４２】
メインＣＰＵ４４を構成するＣＰＵコア（ＣＯＲＥ）９４は、所定の命令を実行するようになされている。命令（Instruction）キャッシュ（Ｉ＄）は、ＣＰＵコア９４に供給する命令を一時的に保持するようになされている。高速なメモリであるＳＰＲ（スクラッチメモリ（scratch pad ram））９６は、ＣＰＵコア９４による処理結果を記憶するようになされている。データキャッシュ（Ｄ＄）は、ＣＰＵコア９４が処理を実行するために用いるデータを一時的に記憶するようになされている。
【００４３】
第１ベクトル処理装置（ＶＰＥ０）７１を構成する浮動小数点ベクトルプロセッサユニットおよび内蔵メモリ（ＶＵ−ＭＥＭ）１０１は、６４ビット長のマイクロプログラムで動作する浮動小数点ベクトルプロセッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成され、後述するマイクロメモリ（microMEM）９８に記憶されているプログラムに従って、内部レジスタと内蔵メモリに記憶されたデータを高速演算するようになされている。
【００４４】
ＰＫＥ１０２は、後述するメインＤＭＡＣ４６の制御により、転送されてくるＶＵのマイクロコードをマイクロメモリ９８に展開したり、パックされたデータのパケットをＶＵ−ＭＥＭ１０１の内蔵メモリ（ＭＥＭ）に展開するようになされている。ＦＭＡＣ（Floating Maltiple Adder Calculation Unit）９９は、浮動小数点演算を実行するようになされている。ＤＩＶ（わり算器（Divider））１００は、わり算を実行するようになされている。そして、上述したように、メインＣＰＵ４４には、第１ベクトル処理装置（ＶＰＥ０）が内蔵されており、共同して非定型処理を行うようになされている。
【００４５】
第２ベクトル処理装置４８を構成する浮動小数点ベクトルプロセッサユニットおよび内蔵メモリ（ＶＵ−ＭＥＭ）１０７は、６４ビット長のマイクロプログラムで動作する浮動小数点ベクトルプロセッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成され、後述するマイクロメモリ（microMEM）１０３に記憶されているプログラムに従って、内部レジスタと内蔵メモリに記憶されたデータを高速演算するようになされている。
【００４６】
ＰＫＥ１０８は、メインＤＭＡＣ４６の制御により、転送されてくるＶＵのマイクロコードをマイクロメモリ１０３に展開したり、パックされたデータのパケットをＶＵ−ＭＥＭ１０７の内蔵メモリに展開するようになされている。ＦＭＡＣ（Floating Maltiple Adder Calculation Unit）１０４は、浮動小数点演算を実行するようになされている。ＤＩＶ（わり算器（Divider））１０６は、わり算を実行するようになされている。そして、メインメモリ４５より供給されたデータに対して、定型処理を施し、処理結果をＧＰＵＩＦ７２を介してＧＰＵ４９に供給するようになされている。
【００４７】
メインメモリ４５は、３次元オブジェクトのデータを記憶し、必要に応じて、第１ベクトル処理装置７１，第２ベクトル処理装置４８にそれぞれ供給するようになされている。また、メインＣＰＵ４４と第１ベクトル処理装置（ＶＰＥ０）７１とが共同して作成したディスプレイリストを、メインメモリ４５が内蔵するＭＦＩＦＯ（MemoryFIFO）に一旦、記憶させ、メインバス４１を介してＧＰＵＩＦ７２に供給するようになされている。これは、メインＣＰＵ４４および第１ベクトル処理装置７１の方が、第２ベクトル処理装置４８より優先順位が低いため、第２ベクトル処理装置４８がアイドル状態になるまでディスプレイリストを保持しておく必要があるからである。
【００４８】
また、ＣＰＵ４４および第１ベクトル処理装置７１は、共同して第２ベクトル処理装置４８が処理するためのマトリクスを作成し、メインメモリ４５に記憶させるようになされている。そして、第２ベクトル処理装置４８は、このマトリクスを用いて、ディスプレイリストを作成するようになされている。
【００４９】
ＧＰＵ４９は、第１ベクトル処理装置７１よりＧＰＵＩＦ７２を介して供給されれる非定型処理用のディスプレイリストと、第２ベクトル処理装置４８より供給される定型処理用のディスプレイリストを処理するために、それぞれに対応する描画時のクリップ範囲や描画オフセット等のコンテクスト（描画設定条件）を保持するようになされている。ＣＧ０は非定型処理用のグラフィックコンテクストであり、ＣＧ１は、定型処理用のグラフィックコンテクストである。
【００５０】
例えば、ＤＭＡＣ１０９の制御により、メインメモリ４５からメインバス４１を介して第１ベクトル処理装置７１に供給されたマイクロコードやパックされたデータ（３次元オブジェクトのデータなど）のパケットは、ＰＫＥ１０２により、マイクロメモリ９８や内蔵メモリに展開される。そして、ＦＭＡＣ９９およびＤＩＶ１００により、３次元オブジェクトのデータに対して、マトリクス演算、座標変換、透視変換等の演算が施される。また、このとき、ＣＰＵコア９４と共に、より複雑な処理が施される。例えば、木の葉が風に揺れる様子や、自動車のフロントウィンドウを雨の滴が垂れる様子を描画するためのディスプレイリストが作成される。
【００５１】
このようにして作成された２次元のオブジェクトを画面に描画するためのディスプレイリスト（Complex Stream）は、メインバス４１を介して一旦メインメモリ４５のＭＦＩＦＯに記憶され、ＧＰＵＩＦ７２に供給される。
【００５２】
一方、メインＤＭＡＣ４６の制御により、メインメモリ４５からメインバス４１を介して第２ベクトル処理装置４８に供給されたマイクロコードやパックされたデータ（３次元オブジェクトのデータなど）のパケットは、ＰＫＥ１０８により、マイクロメモリ１０３や内蔵メモリに展開される。そして、ＦＭＡＣ１０４およびＤＩＶ１０６により、メインメモリ４５よりメインバス４１を介して供給される、メインＣＰＵ４４および第１ベクトル処理装置７１が作成したマトリクスやコンテクストに基づいて、３次元オブジェクトのデータに対して、マトリクス演算、座標変換、透視変換等の演算が施される。ここでは、比較的簡単な定型処理が施される。
【００５３】
そして、このようにして作成された２次元のオブジェクトを画面に描画するためのディスプレイリスト（Simple Stream）は、メインバス４１を介してＧＰＵＩＦ７２に供給される。ＧＰＵＩＦ７２は、これら２つのストリームを調停し、それらを時分割でＧＰＵ４９に転送する。
【００５４】
そして、ＧＰＵ４９により、ＧＰＵＩＦ７２より供給されたディスプレイリストに基づいて、描画処理が実行され、フレームメモリ５８にポリゴンが描画される。ここで、ディスプレイリストがメインＣＰＵ４４および第１ベクトル処理装置７１によってメインメモリ４５上に作成され、メインバス４１を介して供給されたものである場合、ＧＰＵ４９においては、グラフィックコンテクスト（ＧＣ）０を用いて描画処理が行われ、ディスプレイリストが第２ベクトル処理装置４８によって作成されたものである場合、グラフィックコンテクスト（ＧＣ）１を用いて描画処理が行われる。
【００５５】
フレームメモリ５８に描画されたポリゴンは、ＣＲＴＣ８４の制御により、対応するビデオ信号に変換された後、出力される。
【００５６】
図７は、２つのディスプレイリストが処理されるタイミングを示す図である。図７におけるGeometry Subsystem0は、図６のブロック図においては第２ベクトル処理装置４８に対応し、Geometry Subsystem1はメインＣＰＵ４４および第１ベクトル処理装置７１に対応している。そして、Rendering SubsystemはＧＰＵ４９に対応している。
【００５７】
図７（Ａ）は、プロセッサが１つの場合の処理手順を示している。即ち、Geometry Subsystem0がディスプレイリスト（List#0-1）を作成すると、それをRendering Subsystemに供給し、次のディスプレイリスト（List#0-2以降のディスプレイリスト）の作成を続ける。Rendering Subsystemは、供給されたディスプレイリスト（List#0-1）に従って、描画処理を実行する。描画処理が終了した時点で、Geometry Subsystem0が次のディスプレイリスト（List#0-2）の作成をまだ行っている場合、Rendering SubsystemはGeometry Subsystem0がディスプレイリスト（List#0-2）の作成を終了し、その供給を受けるまでの間、アイドル状態となる。
【００５８】
以下同様にして、Rendering Subsystemによる描画処理が終了しても、Geometry Subsystem0による次のディスプレイリストの作成が終了していない場合、Rendering Subsystemは、次のディスプレイリストがGeometry Subsystem0から供給されるまでの間、アイドル状態となる。
【００５９】
図７（Ｂ）は、プロセッサが２つの場合の処理手順を示している。即ち、Geometry Subsystem0がディスプレイリスト（List#0-1）を作成する間、Rendering Subsystemはアイドル状態であるので、Geometry Subsystem1が既に作成し、メインメモリ４５に記憶させておいたディスプレイリスト（List#1-1）をRendering Subsystemに供給する。Geometry Subsystem1からのディスプレイリスト（List#1-1）の供給を受けたRendering Subsystemは、ディスプレイリストに付加されて供給されたGeometry Subsystem1に対応するコンテクストに基づいて、描画処理を実行する。
【００６０】
Geometry Subsystem0によるディスプレイリスト（List#0-1）の作成が終了すると、Geometry Subsystem1は、次のディスプレイリスト（List#1-2）のRendering Subsystemへの供給を中止する。これにより、Geometry Subsystem0は、作成したディスプレイリスト（List#0-1）をRendering Subsystemに供給するとともに、次のディスプレイリスト（List#0-2）の作成を開始する。そして、Rendering Subsystemは、供給されたディスプレイリスト（List#0-1）に従って、描画処理を実行する。
【００６１】
Rendering Subsystemによるディスプレイリスト（List#0-1）の描画処理が終了したとき、Geometry Subsystem0は、まだ、次のディスプレイリスト（List#0-2）を作成中であり、Rendering Subsystemはアイドル状態であるので、Geometry Subsystem1は、次のディスプレイリスト（List#1-2）をRendering Subsystemに供給する。Geometry Subsystem1からのディスプレイリスト（List#1-2）の供給を受けたRendering Subsystemは、そのディスプレイリスト（List#1-2）に従って、描画処理を開始する。
【００６２】
以下同様にして、Geometry Subsystem1は、Geometry Subsystem0が処理中であり、Rendering Subsystemがアイドル中のときだけ、作成したディスプレイリストをRendering Subsystemに供給する。これにより、複数のプロセッサが作成したディスプレイリストを、Rendering Subsystemに効率的に処理させることが可能となる。
【００６３】
例えば、座標変換処理を補強するために、ＣＰＵとは別のサブプロセッサや座標変換装置を設けて、複数の処理装置が共同して１つの描画装置（ＧＰＵ４９）にディスプレイリストを送出するようにした場合、描画装置に送出するディスプレイリストの容量は膨大なため、短い時間間隔で、描画装置を使用するＣＰＵを切り替えるようにしないと、各ＣＰＵのローカルメモリがオーバフローする。そのため、図７（Ｂ）に示したように、各ＣＰＵに予め優先順位を設定し、高い優先順位のＣＰＵ（マスタＣＰＵ）（図６においては、第２ベクトル処理装置４８）が描画装置へ送出するリストがなくなったら、直ちにアクセス権を次のＣＰＵ（スレーブＣＰＵ）（図６においては、メインＣＰＵ４４と第１ベクトル処理装置７１）へ譲るようにする。
【００６４】
スレーブＣＰＵは、マスタＣＰＵがディスプレイリストを作成して、それを描画装置に転送する準備ができた時点で、まだ、送出すべきディスプレイリストが残っていても、すぐに処理を中断し、描画装置へのアクセス権をマスタＣＰＵに返す。
【００６５】
マスタＣＰＵには、高速に処理を実行するがローカルメモリの容量が比較的小さいものが割り当てられ、スレーブＣＰＵにはローカルメモリの容量は比較的大きいが、処理速度が比較的遅いものが割り当てられる。
【００６６】
図８に示すように、スレーブＣＰＵのさらにスレーブとなるＣＰＵが接続される場合もある。このような場合、特に低次のスレーブＣＰＵは、大きなディスプレイリストを記憶するためのさらに大きな容量のローカルメモリを必要とする。このため、低次のスレーブＣＰＵは、通常、メインメモリを抱えるメインＣＰＵが受け持つようにしている。
【００６７】
描画装置が描画を行うためには、ディスプレイリストに記述された頂点情報と同時に、上述したように、描画時のクリップ範囲や描画オフセット等のコンテクストと呼ばれる環境パラメータ(描画設定条件）が必要である。Rendering Subsystemは、各Geometry Subsystemより供給されたディスプレイリストに基づいた描画処理を、そのディスプレイリストを供給したGeometry Subsystemに対応するコンテクストに従って行う。しかしながら、ディスプレイリストを供給するGeometry Subsystemが切り替わる度に、コンテクストを再設定することは非常に面倒である。そこで、Rendering Subsystem側が、Geometry Subsystemの個数分のコンテクストを保持するようにしている。
【００６８】
図７に示したように、コンテクストは、ディスプレイリストに付加され、例えば、描画するオブジェクト毎にＧＰＵ４９に供給される。従って、ＧＰＵ４９は、オブジェクト毎に、そのオブジェクトに対応するコンテクストに基づいて、描画処理を行うことができる。
【００６９】
Geometry SubsystemとRendering Subsystemは、メインバス４１を構成するデータバスとアドレスバスを共有し、アドレスバスを介して現在アクセスしているGeometry SubsystemのＩＤを、またデータバスを介して現在アクセスしているGeometry Subsystemが作成したディスプレイリストをそれぞれRendering Subsystemに供給する。Rendering Subsystemは、供給されたＩＤに対応するコンテクストを選択し、このコンテクストに基づいてディスプレイリストを解釈し、フレームバッファへの描画を行う。
【００７０】
以上のように、複数のプロセッサがその優先順位に従って描画装置を制御するようにすることにより、ディスプレイリストを保持するローカルメモリの容量を、プロセッサ毎に最小限にすることができる。これにより、ローカルメモリにコストをかけることなく、ディスプレイリストの作成処理を並列化することができる。また、コンテクストを各描画処理装置に保持させることにより、コンテクストの切り替え時におけるオーバヘッドを減少させることができる。
【００７１】
次に、複数のプロセッサがデータバスとメインメモリを時分割で共有し、データの転送を行う場合において、データの制御を、転送するデータ自身に埋め込まれたメタ命令に従って行う方法について説明する。
【００７２】
図９は、メタ命令のフォーマット例を示している。メタ命令は１２８ビットで構成され、そのうちの６４ビットのみが有効とされる。最初の１６ビットには、転送すべきデータのサイズがセットされる。２４ビット目乃至３１ビット目には、メタ命令のＩＤがセットされる。そして、３２ビット目乃至６３ビット目には、転送すべきデータが記憶されているアドレス、または、次に読み出すべきメタ命令が記憶されているアドレスがセットされる。
【００７３】
データの転送は、データに埋め込まれたメタ命令のＩＤに応じて、以下のように制御される。
【００７４】
ＩＤが「ｃｎｔ」である場合、メタ命令の次のＱＷＣワードを転送した後、パケットの次の番地のメタ命令を実行する。ＩＤが「ｃｎｔｓ」である場合、メタ命令の次のＱＷＣワードをストール制御をしながら転送した後、パケットの次の番地のメタ命令を実行する。ＩＤが「ｎｅｘｔ」の場合、メタ命令に続くＱＷＣワードを転送した後、アドレスで示される番地に記憶されているメタ命令が実行される。
【００７５】
また、ＩＤが「ｒｅｆ」の場合、アドレスで表される番地からＱＷＣワードを転送した後、メタ命令の次の番地のメタ命令を実行する。ＩＤが「ｒｅｆｓ」の場合、ＡＤＤＲ番地からＱＷＣワードをストール制御を行いながら転送した後、メタ命令の次の番地のメタ命令を実行する。
【００７６】
ＩＤが「ｃａｌｌ」の場合、メタ命令に続くＱＷＣワードを転送した後、パケットの次の番地をレジスタにプッシュして、アドレスで示される番地に記憶されているメタ命令を実行する。ＩＤが「ｒｅｔ」の場合、メタ命令に続くＱＷＣワードを転送した後、レジスタからポップした番地に記憶されているメタ命令を実行する。ＩＤが「ｅｎｄ」の場合、メタ命令に続くＱＷＣワードを転送した後、処理を終了する。
【００７７】
図１０は、メタ命令のＩＤが「ｎｅｘｔ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲ（Tag Address）によって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、そのメタ命令は「ＮＥＸＴ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」であるので、続く８ｑｗｏｒｄ（quadlet word）（１ｑｗｏｒｄ＝１２８ビット）のデータが転送された後、アドレスＡＤＤＲ２に記憶されているメタ命令「ＮＥＸＴ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝２」が実行される。
【００７８】
これにより、続く２ｑｗｏｒｄのデータがＤＭＡＣの制御により転送された後、アドレスＡＤＤＲ１に記憶されているメタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行される。即ち、続く８ｑｗｏｒｄのデータが転送された後、処理を終了する。
【００７９】
図１１は、メタ命令のＩＤが「ＲＥＦ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝２」であるので、アドレス２より以降に記憶されている２ｑｗｏｒｄのデータが転送され、次のメタ命令が実行される。
【００８０】
即ち、メタ命令「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝８」が実行され、ＡＤＤＲ１より以降に記憶されている８ｑｗｏｒｄのデータが転送され、次のメタ命令が実行される。即ち、メタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送される。
【００８１】
図１２は、メタ命令のＩＤが「ＣＡＬＬ」の場合の動作を示している。最初に、メインＤＭＡＣ４６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレスから、１ワードをメタ命令ワードとして読み出す。この例の場合、「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ１，ＬＥＮ＝０」であるので、アドレス１に記憶されているメタ命令が実行される。即ち、メタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶されているメタ命令が実行される。
【００８２】
即ち、メタ命令「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、リターンし、メタ命令「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝０」が実行される。これにより、次のメタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶されているメタ命令が再度実行される。
【００８３】
即ち、「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが転送された後、リターンし、次にメタ命令「ＥＮＤ ＡＤＤＲ＝−，ＬＥＮ＝０」が実行され、処理を終了する。
【００８４】
このように、データに埋め込まれたメタ命令に従って、データ転送が制御される。
【００８５】
図１３は、上述したメタ命令によって、データの転送が制御される様子を示す図である。ＣＰＵ４４がディスプレイリスト（DisplayList0）を作成している間に、１フレーム前に作成されたディスプレイリスト（DisplayList1）が第２ベクトル処理装置（ＶＰＥ１）４８に転送される。
【００８６】
まず、メインＣＰＵ４４および第１ベクトル処理装置７１が、図１３に示すように、ＩＤが「ＮＥＸＴ」のメタ命令、コンテクスト、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＴ」のマトリクスからなるディスプレイリストを作成する。
【００８７】
その間、１フレーム前に作成されたディスプレイリスト（DisplayList1）が第２ベクトル処理装置４８に転送される。即ち、ＩＤが「ＮＥＸＴ」のメタ命令が実行され、続くコンテクストが第２ベクトル処理装置４８に転送される。次に、ＩＤが「ＲＥＦ」のメタ命令が実行され、メインメモリ４５内のオブジェクトデータベースの中のProgram0が参照される。このように、フレーム間で内容が変わらないデータは、ディスプレイリストからメタ命令を使用して参照され、ディスプレイリスト間で共有される。このため、ディスプレイリストの作成においては、フレーム毎に変化する位置データ（マトリクス）の更新だけとなる。
【００８８】
なお、オブジェクトデータベースには、３次元物体を記述するための３次元データ（Vertex of Object）、オブジェクトデータを解釈するためのプログラム、およびオブジェクトの装飾にテクスチャマッピングを行う場合に、テクスチャとなる画像データ（Texture Image）が格納されている。
【００８９】
次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（オブジェクトの頂点座標データ）（Vertex of Object0）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送され、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（Vertex of Object1）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送される。
【００９０】
そして、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、再び３次元座標データ（Vertex of Object1）が参照され、マトリクスが第２ベクトル処理装置４８に転送される。そして、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、プログラム（Program3）が参照される。次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、テクスチャとなる画像データが転送される。
【００９１】
テクスチャとなる画像データがフレームメモリ５８に記憶されていない場合、オブジェクトデータ（Vertex of Object4）の転送に先立って、テクスチャとなる画像データがフレームメモリ５８に転送される。テクスチャとなる画像データがＭＤＥＣ４７からの解凍データやサブバス４２からの転送データであり、フレーム毎に変化するものである場合、後述するように、ストール機能が用いられ、データ転送の同期が取られる。
【００９２】
画像データが転送される間、第２ベクトル処理装置４８の処理が一旦停止するので、この期間を最小にするために、画像データの転送期間は、他のＤＭＡチャンネルを停止する。この指定もメタ命令の所定の制御ビットにより行うことができる。例えば、図９に示したメタ命令の２４ビット目および２５ビット目にこの制御ビットをセットすることができる。
【００９３】
次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行され、３次元座標データ（Vertex of Object4）が参照される。次に、マトリクスが第２ベクトル処理装置４８に転送され、ＩＤが「ＲＥＴ」のメタ命令が実行され、処理を終了する。
【００９４】
図１４は、ストール機能を説明するための図である。デバイス０（DEV0）からメインメモリにデータの転送が行われ、メインメモリからデバイス１（DEV1）にデータの転送が行われる場合、メインメモリからデバイス１にデータが転送されるときのメインメモリ上での転送アドレスが、デバイス０からメインメモリにデータが転送されるときのメインメモリ上での転送アドレスを越える間、メインメモリからデバイス１へのデータの転送をストールする。
【００９５】
図１３に示した例の場合、メインメモリ４５から第２ベクトル処理装置４８にテクスチャとなる画像データを転送するときのメインメモリ４５上での転送アドレスが、ＭＤＥＣ４７からメインメモリ４５にテクスチャとなる画像データの転送が行われるときのメインメモリ４５上での転送アドレスを越える間、メインメモリ４５から第２ベクトル処理装置４８へのテクスチャとなる画像データの転送をストールする。このようにして、データの同期が取られる。
【００９６】
以上のように、メインＤＭＡＣ４６が、リストを構成するメタ命令を読み出し、それに従って、データを各プロセッサに分配する。従って、データを生成する時点で、転送の順序や形態、あるいは転送の優先順位を予めデータの中にプログラムすることにより、データの性質に依存して、最適な転送を行うことができる。また、データの転送順序をリスト形式で予め記述しておくことにより、メモリ内に無駄な作業用のコピーデータを持つ必要がなく、無駄なメモリアクセスを軽減するとともに、ディスプレイリストのサイズを削減することができる。
【００９７】
また、ディスプレイリストのうち、フレーム毎に変更する部分だけを２重化して個別に記憶し、その他の部分は共通のメモリ領域に記憶させるようにすることにより、ディスプレイリストを記憶するためのメモリ容量を削減することができる。従って、少ないメモリ容量で多くのディスプレイリストを記憶することができる。
【００９８】
さらに、データに埋め込まれたメタ命令に従ってデータの転送が行われるため、複数のプロセッサ間でのデータの読み出しおよび書き込みの同期を取ることを容易にすることができ、メモリ内にダブルバッファを構成することなく、複数のプロセッサがメモリを共有するようにすることができる。
【００９９】
なお、上記実施の形態においては、ＣＤ−ＲＯＭにデータを記憶させるようにしたが、他の記録媒体を用いるようにすることも可能である。
【０１００】
【発明の効果】
本発明の第１の態様の情報処理装置によれば、生成手段が、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成するようにしたので、データの転送順序や優先順位等を予めデータの中にプログラムすることができ、データの性質に依存した最適な転送を行うことができる。
【０１０１】
本発明の第２の態様の情報処理装置によれば、メモリは、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを記憶するようにしたので、予めデータに埋め込まれた命令に従って、データの性質に応じた最適な処理を行うことができる。
【０１０２】
本発明の第３の態様の情報処理装置によれば、転送手段が、メモリに記憶された演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを読み出し、命令に従って、データを演算装置のいずれかに転送するようにしたので、データに応じて、メモリ資源を各プロセッサに効率的に分配することができる。
【０１０３】
本発明の第４の態様の情報処理装置、および本発明の第５の態様の情報処理方法によれば、演算装置に転送すべき３次元グラフィックス処理のためのデータと、データの演算装置への転送を制御する命令とからなるリストを生成し、メモリに記憶されたリストを読み出し、リストを構成する命令に従って、データを演算装置のいずれかに転送するようにしたので、データの転送順序や優先順位等を予めデータの中にプログラムすることができ、データに応じて、メモリ資源を各プロセッサに効率的に分配することができる。
【図面の簡単な説明】
【図１】本発明の情報処理装置を応用した家庭用ゲーム機の一例を示す平面図である。
【図２】図１の家庭用ゲーム機１の正面図である。
【図３】図１の家庭用ゲーム機１の側面図である。
【図４】図１の家庭用ゲーム機１で再生されるＣＤ−ＲＯＭの一例を示す平面図である。
【図５】図１の家庭用ゲーム機１の内部の電気的構成例を示すブロック図である。
【図６】図５のメインＤＭＡＣ４６、メインＣＰＵ４４、第２ベクトル処理装置４８、メインメモリ４５、ＧＰＵ４９の詳細な構成例を示すブロック図である。
【図７】複数のプロセッサが生成するディスプレイリストの処理手順を示す図である。
【図８】３つのプロセッサがＧＰＵ４９を制御するようにした場合の家庭用ゲーム機１の他の構成例を示すブロック図である。
【図９】メタ命令のフォーマット例を示す図である。
【図１０】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１１】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１２】メタ命令に従って、データ転送が行われる手順を説明する図である。
【図１３】ディスプレイリストに従って、データ転送が行われる手順を説明する図である。
【図１４】ストール制御を説明する図である。
【符号の説明】
１ 家庭用ゲーム機， ２ ゲーム機本体， ３ ディスク装着部， １７ 操作装置， ４０ ＣＤ−ＲＯＭ， ４１ メインバス， ４２ サブバス， ４３ ＳＢＵＳＩＦ， ４４ メインＣＰＵ， ４５ メインメモリ， ４６ メインＤＭＡＣ， ４７ ＭＰＥＧデコーダ， ４８ 第２ベクトル処理装置，４９ 画像処理装置（ＧＰＵ）， ５０ サブＣＰＵ， ５１ サブメモリ，５２ サブＤＭＡＣ， ５３ ＲＯＭ， ５６ ＣＤ−ＲＯＭドライブ， ５８ フレームメモリ， ９４ ＣＰＵコア， ９８，１０３ マイクロメモリ，９９，１０４ ＦＭＡＣ， １００，１０６ ＤＩＶ， １０１，１０７ ＶＵ−ＭＥＭ， １０２，１０８ ＰＫＥ
Claims (4)
- 複数の演算装置がバスとメモリを時分割で共有し、並列に３次元グラフィックス処理を行う情報処理装置であって、
前記メモリは、前記演算装置に転送すべき３次元グラフィックス処理のための画像データと、前記画像データの前記演算装置への転送を制御する命令とからなるリストを記憶し、
第１の領域と第２の領域に仮想的に分割され、所定のフレームに対応する所定の前記リストが前記第１の領域に書き込まれるとともに、他のフレームに対応する他の前記リストが前記第２の領域から読み出されることを特徴とする情報処理装置。 - 複数の演算装置がバスとメモリを時分割で共有し、並列に３次元グラフィックス処理を行う情報処理装置であって、
前記メモリに記憶された前記演算装置に転送すべき３次元グラフィックス処理のための画像データと、前記画像データの前記演算装置への転送を制御する命令とからなるリストを読み出し、前記命令に従って、前記画像データを前記演算装置のいずれかに転送する転送手段を備え、
前記転送手段は、前記メモリの所定の領域に対して、複数の前記演算装置が時分割で画像データの読み出しおよび書き込みを行う場合において、前記領域から前記画像データを読み出すアドレスが、前記領域に対して前記画像データを書き込むアドレスより大きい間、前記領域からの前記画像データの読み出しを待機させることを特徴とする情報処理装置。 - 複数の演算装置がバスとメモリを時分割で共有し、並列に３次元グラフィックス処理を行う情報処理装置であって、
前記メモリに記憶された前記演算装置に転送すべき３次元グラフィックス処理のための画像データと、前記画像データの前記演算装置への転送を制御する命令とからなるリストを読み出し、前記命令に従って、前記画像データを前記演算装置のいずれかに転送する転送手段を備え、
前記転送手段は、前記メモリに記憶されている前記リストを構成する前記命令に従って、前記リストを構成する前記画像データを所定の前記演算装置に転送する間、他の前記演算装置による前記画像データへのアクセスを待機させることを特徴とする情報処理装置。 - 複数の演算装置がバスとメモリを時分割で共有し、並列に３次元グラフィックス処理を行う情報処理装置におけるデータ転送方法であって、
第１の領域と第２の領域に仮想的に分割されたメモリが、前記演算装置に転送すべき３次元グラフィックス処理のための画像データと、前記画像データの前記演算装置への転送を制御する命令とからなるリストを記憶し、
所定のフレームに対応する所定の前記リストが前記第１の領域に書き込まれるとともに、他のフレームに対応する他の前記リストが前記第２の領域から読み出されることを特徴とするデータ転送方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07493097A JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
| AU59388/98A AU730429B2 (en) | 1997-03-27 | 1998-03-19 | Information processing apparatus and information processing method |
| TW087104098A TW394906B (en) | 1997-03-27 | 1998-03-19 | Informaion processing apparatus and information processing method |
| CA002232904A CA2232904A1 (en) | 1997-03-27 | 1998-03-20 | Information processing apparatus and information processing method |
| DE69820143T DE69820143T2 (de) | 1997-03-27 | 1998-03-25 | Datenverarbeitungsgerät und -verfahren |
| US09/048,137 US6219073B1 (en) | 1997-03-27 | 1998-03-25 | Apparatus and method for information processing using list with embedded instructions for controlling data transfers between parallel processing units |
| EP98302255A EP0871142B1 (en) | 1997-03-27 | 1998-03-25 | Information processing apparatus and methods |
| CN98109421A CN1107923C (zh) | 1997-03-27 | 1998-03-27 | 信息处理装置及信息处理方法 |
| KR1019980010671A KR100562692B1 (ko) | 1997-03-27 | 1998-03-27 | 정보처리장치및정보처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07493097A JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10269165A JPH10269165A (ja) | 1998-10-09 |
| JP3739888B2 true JP3739888B2 (ja) | 2006-01-25 |
Family
ID=13561575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07493097A Expired - Fee Related JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6219073B1 (ja) |
| EP (1) | EP0871142B1 (ja) |
| JP (1) | JP3739888B2 (ja) |
| KR (1) | KR100562692B1 (ja) |
| CN (1) | CN1107923C (ja) |
| AU (1) | AU730429B2 (ja) |
| CA (1) | CA2232904A1 (ja) |
| DE (1) | DE69820143T2 (ja) |
| TW (1) | TW394906B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000155798A (ja) * | 1998-11-18 | 2000-06-06 | Toshiba Corp | 機器制御方法および機器制御システム |
| JP3780732B2 (ja) * | 1999-03-10 | 2006-05-31 | 株式会社日立製作所 | 分散制御システム |
| US6532018B1 (en) | 1999-04-19 | 2003-03-11 | Microsoft Corporation | Combined floating-point logic core and frame buffer |
| US6397132B1 (en) | 1999-09-30 | 2002-05-28 | Siemens Automotive Corporation | Electronic thronttle control with accident recordal unit |
| US6807620B1 (en) * | 2000-02-11 | 2004-10-19 | Sony Computer Entertainment Inc. | Game system with graphics processor |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US7231500B2 (en) | 2001-03-22 | 2007-06-12 | Sony Computer Entertainment Inc. | External data interface in a computer architecture for broadband networks |
| US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7516334B2 (en) | 2001-03-22 | 2009-04-07 | Sony Computer Entertainment Inc. | Power management for processing modules |
| US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
| US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
| US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
| US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
| US7475257B2 (en) | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
| US7415703B2 (en) | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
| US7236998B2 (en) | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
| US7318218B2 (en) | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
| US7382373B2 (en) * | 2003-12-19 | 2008-06-03 | Intel Corporation | Method and apparatus for producing animation |
| US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| JP4378572B2 (ja) | 2007-06-28 | 2009-12-09 | Ｎｅｃシステムテクノロジー株式会社 | データ転送システム、データ転送方法、ホスト装置及び描画装置 |
| EP2689326B1 (en) | 2011-03-25 | 2022-11-16 | Intel Corporation | Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines |
| TWI603198B (zh) * | 2011-05-20 | 2017-10-21 | 英特爾股份有限公司 | 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行 |
| TWI521343B (zh) | 2011-08-01 | 2016-02-11 | Toshiba Kk | An information processing device, a semiconductor memory device, and a semiconductor memory device |
| TWI459201B (zh) | 2012-04-27 | 2014-11-01 | Toshiba Kk | Information processing device |
| CN105247484B (zh) | 2013-03-15 | 2021-02-23 | 英特尔公司 | 利用本地分布式标志体系架构来仿真访客集中式标志体系架构的方法 |
| JP6021759B2 (ja) | 2013-08-07 | 2016-11-09 | 株式会社東芝 | メモリシステムおよび情報処理装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226764A (ja) * | 1987-03-17 | 1988-09-21 | Fanuc Ltd | 高速浮動小数点演算システム |
| US5010515A (en) * | 1987-07-28 | 1991-04-23 | Raster Technologies, Inc. | Parallel graphics processor with workload distributing and dependency mechanisms and method for distributing workload |
| JPH01181163A (ja) * | 1988-01-13 | 1989-07-19 | Seiko Instr & Electron Ltd | 図形表示システム |
| US5136717A (en) * | 1988-11-23 | 1992-08-04 | Flavors Technology Inc. | Realtime systolic, multiple-instruction, single-data parallel computer system |
| US5187793A (en) * | 1989-01-09 | 1993-02-16 | Intel Corporation | Processor with hierarchal memory and using meta-instructions for software control of loading, unloading and execution of machine instructions stored in the cache |
| EP0389175A3 (en) * | 1989-03-15 | 1992-11-19 | Fujitsu Limited | Data prefetch system |
| JPH04219859A (ja) * | 1990-03-12 | 1992-08-10 | Hewlett Packard Co <Hp> | 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ |
| US5321505A (en) * | 1991-01-11 | 1994-06-14 | Microelectronics & Computer Technology Corporation | Computer scalable visualization system |
| US5250940A (en) * | 1991-01-18 | 1993-10-05 | National Semiconductor Corporation | Multi-mode home terminal system that utilizes a single embedded general purpose/DSP processor and a single random access memory |
| US5335322A (en) * | 1992-03-31 | 1994-08-02 | Vlsi Technology, Inc. | Computer display system using system memory in place or dedicated display memory and method therefor |
| WO1994002295A1 (en) * | 1992-07-17 | 1994-02-03 | Eero Kivimaa | An arrangement for fixing the blades of a frame saw |
| US5325485A (en) * | 1992-10-30 | 1994-06-28 | International Business Machines Corporation | Method and apparatus for displaying primitives processed by a parallel processor system in a sequential order |
| JP3304444B2 (ja) * | 1992-11-30 | 2002-07-22 | 富士通株式会社 | ベクトル処理装置 |
| JPH06274578A (ja) * | 1993-03-18 | 1994-09-30 | Fuji Facom Corp | 画像情報処理方式 |
| US5450542A (en) | 1993-11-30 | 1995-09-12 | Vlsi Technology, Inc. | Bus interface with graphics and system paths for an integrated memory system |
| JP2634141B2 (ja) * | 1994-01-19 | 1997-07-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム |
| US5706478A (en) * | 1994-05-23 | 1998-01-06 | Cirrus Logic, Inc. | Display list processor for operating in processor and coprocessor modes |
| US5657479A (en) * | 1995-12-04 | 1997-08-12 | Silicon Graphics, Inc. | Hierarchical display list processing in graphics data retrieval system |
| US5917505A (en) * | 1995-12-19 | 1999-06-29 | Cirrus Logic, Inc. | Method and apparatus for prefetching a next instruction using display list processing in a graphics processor |
| US5983326A (en) * | 1996-07-01 | 1999-11-09 | Sun Microsystems, Inc. | Multiprocessing system including an enhanced blocking mechanism for read-to-share-transactions in a NUMA mode |
| US5996058A (en) * | 1996-08-19 | 1999-11-30 | Samsung Electronics Company, Ltd. | System and method for handling software interrupts with argument passing |
-
1997
- 1997-03-27 JP JP07493097A patent/JP3739888B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-19 AU AU59388/98A patent/AU730429B2/en not_active Expired
- 1998-03-19 TW TW087104098A patent/TW394906B/zh not_active IP Right Cessation
- 1998-03-20 CA CA002232904A patent/CA2232904A1/en not_active Abandoned
- 1998-03-25 US US09/048,137 patent/US6219073B1/en not_active Expired - Lifetime
- 1998-03-25 EP EP98302255A patent/EP0871142B1/en not_active Expired - Lifetime
- 1998-03-25 DE DE69820143T patent/DE69820143T2/de not_active Expired - Lifetime
- 1998-03-27 CN CN98109421A patent/CN1107923C/zh not_active Expired - Lifetime
- 1998-03-27 KR KR1019980010671A patent/KR100562692B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU730429B2 (en) | 2001-03-08 |
| AU5938898A (en) | 1998-10-01 |
| DE69820143T2 (de) | 2004-10-14 |
| DE69820143D1 (de) | 2004-01-15 |
| KR19980080758A (ko) | 1998-11-25 |
| CA2232904A1 (en) | 1998-09-27 |
| US6219073B1 (en) | 2001-04-17 |
| EP0871142A2 (en) | 1998-10-14 |
| JPH10269165A (ja) | 1998-10-09 |
| EP0871142A3 (en) | 1999-11-03 |
| CN1198557A (zh) | 1998-11-11 |
| CN1107923C (zh) | 2003-05-07 |
| TW394906B (en) | 2000-06-21 |
| KR100562692B1 (ko) | 2006-10-24 |
| EP0871142B1 (en) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3739888B2 (ja) | 情報処理装置および方法 | |
| JP3681026B2 (ja) | 情報処理装置および方法 | |
| KR100527324B1 (ko) | 정보처리장치 | |
| US7196710B1 (en) | Method and apparatus for buffering graphics data in a graphics system | |
| JP4925385B2 (ja) | 機能拡張型メモリコントローラを備えるグラフィックス処理システム | |
| US6559854B2 (en) | Image creation device | |
| JP2001243481A (ja) | 画像生成装置 | |
| US7170512B2 (en) | Index processor | |
| US7212211B2 (en) | Data processing system and method, computer program, and recording medium | |
| JP4088297B2 (ja) | プロセッサ | |
| JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
| AU5012001A (en) | Information processing apparatus and information processing method | |
| MXPA98006707A (en) | Information processing device and entertainment system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |