TW394906B - Informaion processing apparatus and information processing method - Google Patents

Informaion processing apparatus and information processing method Download PDF

Info

Publication number
TW394906B
TW394906B TW087104098A TW87104098A TW394906B TW 394906 B TW394906 B TW 394906B TW 087104098 A TW087104098 A TW 087104098A TW 87104098 A TW87104098 A TW 87104098A TW 394906 B TW394906 B TW 394906B
Authority
TW
Taiwan
Prior art keywords
data
processing
memory
meta
instruction
Prior art date
Application number
TW087104098A
Other languages
English (en)
Inventor
Masakazu Suzuoki
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Application granted granted Critical
Publication of TW394906B publication Critical patent/TW394906B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Generation (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

經濟部中央標準局貝工消費合作社印裝 T A7 B7 五、發明説明彳) 發明背景 —般言之,本發明係有關一種資訊處理裝置及一種資 訊處理方法。更明確言之,本發明系有關一種資訊處理裝 置及一種資訊處理方法,其中且由此,由埋置於資料本身 中之控制指令,執行視資料之性質而定之最佳控制,以控 制資料轉移之順序及優先》 家庭娛樂系統及個人電腦之性能由於處理L S I之頻 率增加及其電路整合之規模增加而提高。爲進一步提升該 系統之處理性能,多個處理裝置,諸如圖畫處理器及影像 融合處理器整合爲一單個L S I,用以實施一系統,此能 平行執行處理。然而,由此單個L S I ,記憶器成本仍待 降低。故此,一記憶器由各處理單元共用,作爲降低記億 器成本之一方法。一記憶器由各處理器共用之構造稱爲 UMA (統一記憶器結構)。 然而,與處理L S I之增加頻率及其電路整合之增加 規模相較一通用記憶器之儲存容量在相同製造成本上並 不較普通記憶器增加同樣大,引起問題,即記憶器之儲存 容量保持平平,此爲在性能提高上仍應解決之一問題。 而且,亦在一結構中,一記憶器由多個處理器共用, 諸如UMA,發生一問題,即記憶器進出之速度減慢,此 爲在性能提高上仍應解決之一問題。 發明之目的及槪要 解決上述問題,本發明之一目的在提供一種資訊處理 (锖先閲讀背面之注意事項再填寫本萸) -裝. 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 經濟部中央標準局貝工消費合作社印製 A7 B7 i、發明説明?) 裝置及一種資訊處理方法,此可由埋置一控制指令於資料 本身中,有效處理資料,而無需記憶器之過度儲存容量。 依據申請專利範圍第1項所述之資訊處理裝置之特徵 爲,該裝置設有一表產生裝置,用以產生一表,包含欲轉 移至一處理單元之立體圖畫處理用之資料,及控制該資料 之轉移至處理單元用之指令。 依據申請專利範圍第2項所述之資訊處理裝置之特徵 爲,使用一記憶器來儲存一表,包含欲轉移至一處理單元 之立體圖畫處理用之資料,及控制該資料之轉移至處理單 元用之指令。 依據申請專利範圍第3項所述之資訊處理裝置之特徵 爲,該裝置設有一資料轉移裝置,用以讀出一表,包含欲 轉移至一處理單元之立體圖畫處理用之資料,及控制該資 料之自一記憶器轉移至處理單元用之指令,及用以依指令 轉移資料至處理單元。 · 依據> 請專利範圔第8項所述之資訊處理裝置之特徵 爲,該裝置設有一表產生裝置,用以產生一表,包含欲轉 移至一處理單元之立體圖畫處理用之資料,及控制該資料 之轉移至處理單元及用以儲存該表於一記憶器中之指令, 並設有一資料轉移裝置,用以讀出記憶器中之表,及用以 依據表上所含之指令,轉移該表上之資料至處理單元》 依據申請專利範圍第9項所述之資料處理方法之特徵 爲,該方法包括步驟: 產生一表,包含欲轉移至處理單元之用於立體圖畫處 ;--^7-----ί_.裝------訂-----1 i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ297公釐) -5- B7 五、發明説明?) 理上之資料,及用以控制該資料之轉移至處理單元及儲存 該表於記憶器中之指令; 自記憶器中讀出該表;及 依據該表上所含之指令,轉移該表上之資料至處理單 元。 在依據申請專利範圍第1項所述之資訊處理裝置中, 該表產生裝置用以產生一表,包含欲轉移至一處理單元之 立體圖畫處理用之資料,及控制該資料之轉移至處理單元 用之指令。_ 在依據申請專利範圍第2項所述之資訊處理裝置中, 該記憶器用以儲存一表,包含欲轉移至一處理單元之立體 圖畫處理用之資料,及控制該資料之轉移至處理單元用之 指令。 在依據申請專利範圍第3項所述之資訊處理裝置中, 該資料轉移裝置用以讀出一表,包含欲轉移至一處理單元 之立體圖·'畫處理用之資料,及控制該資料之自一記憶器轉 移至處理單元用之指令,及用以依指令轉移資料至處理單 元。 經濟部中央標準局負工消費合作社印製 在依據申請專利範圍第8項所述之資訊處理裝置中, 該表產生裝置用以產生一表,包含欲轉移至一處理單元之 立體圖畫處理用之資料,及控制該資料之轉移至處理單元 及用以儲存該表於一記億器中之指令,並該資料轉移裝置 用以讀出記億器中之表,及用以依據表上所含之指令,轉 移該表上之資料至處理單元。 -6- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央標準局貝工消費合作社印裂 A7 B7 五、發明説明) 在依據申請專利範圍第9項所述之資料處理方法中, 一表包含欲轉移至處理單元之用於立體圖畫處理上之 資料,及用以控制該資料之轉移至處理單元及儲存該表於 記憶器中之指令; 自記億器中讀出該表:及 依據該表上所含之指令,轉移該表上之資料至處理單 元。 附圖簡述 參考以下附圖,說明本發明之一較宜實施例,在圖中 圖1爲平面圖,顯示一普通家庭娛樂系統,其中應用 由本發明所提供之一資訊處理裝置; 圖2顯示圖1所示之家庭娛樂系統之前視圖; 圖3顯示圖1所示之家庭娛樂系統1.之側視圖; 圖4**爲平面圖,顯示一普通CD,ROM,自此回.放, 資訊於圖1所示之家庭娛樂系統中; 圖5爲方塊圖,顯示圖1所示之家庭娛樂系統之普通 內部電氣構造; 圖6爲方塊圖,顯示圖5所示之主DMAC46,主 CPU44,主記憶器45,第一向量處理引擎(VPE 1) 48,及GPU49之詳細構造: 圖7顯示用以處理由多個處理器所產生之顯示表之程 序; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ΓΓΙ if II (請先閲讀背面之注意事項再填寫本頁) 訂 顯 A7 B7 五、發明$ ) 方塊圖,顯示家庭娛樂系統1之另一普通構造 1;“:謹I ,其中Ύ 3處理器控制G P U 4 9 ; 圖9顯示一元指令之普通格式: 圖1 0用以說明依元指令轉移資料之程序; 圖1 1用以說明依元指令轉移資料之另一程序: 圖1 2用以說明依元指令轉移資料之又另一程序; 圖1 3用以說明依顯示表轉移資料之程序;及、 圖1 4用以說明停頓控制。 主要元件對照表 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印掣 2 娛樂 系 統 主 單元 1 7 操作 單 元 3 8 記錄 單 元 3 碟安 裝 副 單 位 4 復置 開 關 8 ”遮板 7 1 向量 處 理 引 擎 4 9 圖畫 處 理 單 元 5 8 框記 憶 器 9 7 資料快取 記 憶器 1〇4 浮動多加法器計算單元 108 訊包擴張器 較佳實施例之詳細說明 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _8_ 經濟部中央標準局貝工消費合作社印袋 A7 _B7___ 五、發明説明?) 圖1至3顯示一普通家庭娛樂系統,其中應用本發明 提供之資訊處理裝置。如圖所示’該系統包含—娛樂系統 主單元2,以及一操作單元1 7及一記錄單元3 8 ’後者 可連接至娛樂系統主單元2。 如圖1至3所示,娛樂系統主單元2近於立方形。娛 樂系統主單元2包含一碟安裝副單元3用以安裝一 C D — ROM (小巧碟僅讀記憶器)4 0置於其中心處,一復置 開關4置於娛樂系統主單元2之一適當位置,供使用者用 以隨意復置一運轉應用,一電源開關5供使用者用以啓閉 電源,一碟操作開關6供使用者用以安裝一碟於碟安裝副 單元3上,及在左右方上之連接器7A及7B,由使用者 分別用以連接娛樂系統主單元2至操作單元1 7及記錄單 元3 8,操作單元1 7用以在一應用運轉之期間中執行操 作,記錄單元3 8用以記錄運轉中之應用之資訊之各種設 定等。應注意CD — ROM爲一種光碟,如圖4所示。 C D - ΐΓ〇 Μ用作運轉應用之記錄媒體。 如顯示於圖2及3,連接器7Α及7 Β各設計成二層 。在連接器7Α及7Β之上層,設置一記錄插入部份8, 用以連接娛樂系統主單元2於記錄單元3 8中。另一方面 ,在連接器7Α及7 Β之下層,設置一連接銷插入部份 1 2,用以連接娛樂系統主單元2至操作<單元1 7。 記錄插入部份8包含一水平長方形插孔及一記憶器接 頭,記錄單元3 8插入其中。記憶器接頭置於孔內,且未 顯示於圖中。在記錄單元3 8未連接於娛樂系統主單元2 m -11 -- !1 - - - I-- - I (請先閱讀背面之注$項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公着> -9- 經濟部中央標準局貝工消费合作社印掣 A 7 B7 五、發明説明f ) 記錄插入部份8由遮板9遮住,以防止灰塵等進入記 憶器接頭,如顯示於圖2。應注意記錄單元3 8具有一電 可程式ROM,主CPU4 4記錄應用軟體之資料於其中 〇 當安裝記錄單元3 8於娛樂系統主單元2上時,使用 者便用記錄單元3 8之末端,向記錄插入部份8內推動遮 板9,記錄單元3 8進一步插入於插入孔中,直至記錄單 元3 8與記億器接頭連接爲止》 如顯示於圖2,連接銷插入部份1 2包含一水平長方 形插孔及一連接頭1 2A,用以連接連接銷插入部份1 2 至操作單元之連接頭部份2 6。 如顯示於圖1,操作單元1 7具有一結構,此可由使 用者雙手握持及夾住,並可由雙手各五指自由移動操作。 操作單元17包含操作副單元18及19對稱置於左右方 ’一選擇開關2 2及一開動開關2 3置於操作副單元1 8 及1 9之^間,操作副單元2 4及2 5分別置於操作副單元 1 8及1 9之前方,及一連接器2 6及一電纜2 7用以連 接操作單元1 7至娛樂系統主單元2。 圖5顯示娛樂系統主單元2之一普通內部電路構造。 如圖所示,娛樂系統主單元2具有一主匯流排4 1及一副 匯流排42,由一副匯流排介面(SB llsiF) 43互 接。 主匯流排連接至一主CPU (中央處理單元)44 ( 一表產生裝置),由諸如微處理器及VPE0 (第一向量 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -10- (請先閲讀背面之注f項再填寫本頁) 訂 A7 B7 經濟部中央標準局貝工消费合作社印装 五、 發明説明P ) 1 處 理 引擎)7 1 等 組成件 實 施: 器,4 5 > 由一R A Μ ( 隨 1 1 意 進 出記憶器) 實 施;一 主 DM A C ( 主 直接記 憶 器 進出 1 1» 控 制 器)4 6 ( — 資一主 記 憶料 轉移 裝 置 );— Μ D Ε C b 1 請 • L I ( Μ P E G (活 動 影像專 定 群) 解碼 器 ) 4 7: 一 V Ρ E 先 閱 # 1 讀 % 1 1 ( —第二向量 處 理引擎 ) 4 8 。而 且 -G Ρ U ( 圖 畫 背 面 1 處 理 單元)4 9 亦 經由G P U I F ( 圖 畫 處理單 元 介 面 ) 之 注 意 1 1 I 7 2 連接至主匯 流 排4 1 0 一 C R T C ( CRT 控制 器 ) 事 項 再 1 1 8 4 設置於C Ρ U 4 9上 〇 而且 9 -- 框 記 億器5 8 連 接 至 填 本 ί 裝 G Ρ U 4 9 〇 頁 1 1 另一方面, 副 匯流排 4 2連 接至 —. 副 CPU 5 0 由 1 1 諸 如 微處理器等 組 成件實 施 , * 副記 憶 器 5 1, 由 R A Μ 1 I 實 施 ;—副 D Μ A C 5 2 —R 0 Μ 用 以 儲存程 式 諸 如 訂 1 操 作 系統:一 S P U (聲 音 處理 單元 ) 5 4 ;— 通 信 控制 1 1 I 單 元 (ATM) 5 5 * ~ C D - R 0 Μ 驅 動器5 6 > 亦 用 1 1 作前述之碟安裝 副 單元3 及一 輸入 單 元 5 7° 輸 入 單 元 1 1 5 7 之連-接頭1 2 A連接至操作單元] 7 ^之連接頭部份 产 2 6 ,如前述。 1 I 連接至主匯 流排4 1及副匯流排4 2二 :者, 1 1 1 S Β U S I F 4 3 傳遞來 白 主匯 流排 4 1 之資料 至 副 確 pPB 流 1 1 排 4 2,及反之 傳遞來 白 副匯 流排 4 2 之資料 至 主 匯 流 • J 1 排 4 1 〇 1 當娛樂系統 主單元2開動時 ,主CPU44經由 1 I S Β U S I F 4 3 自連接 於 副匯 流排 4 2 上之R 0 Μ 取 出 1 1 I 開 動 程式之指令 執行開 動 程式 之指 令 以開動 操 作 系 統 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公漦) -11 - 經濟部中央標準局員工消費合作社印製 A7 ___B7_ 五、發明説明P ) » 〇 而且,主CPU44發出讀出資料之申請至CD — ROM驅動器5 6,俾自CD — ROM驅動器5 6上所裝 之CD - ROM4 0獲得資料及應用程式,載入該應用程 式於主記憶器4 5中。
I 而且,與第一向量處理引擎(VPE0) 71聯合, 主C P U 4 4產生供非型模處理用之資料,即來自立體物 件之資料之多角形定義資訊,包含多個基本形狀,諸如自 C D-ROM4 0讀出之多角形。立體物件資料之一例爲 —多角形之頂點或代表點之坐標値。V P E 0 (第一向量 處理引擎)7 1具有多個處理元件,用以處理浮點真數, 且因而能平行實施浮點處理件》 詳細言之,主CPU及VPE0 (第一向量處理引擎 )7 1執行幾何處理,此導致多角形單元之詳細操作。此 處理之一例爲產生一多角形之資料.,此代表一樹葉被風吹 之擺動狀~態,或雨點打於車前窗上之狀態。然後,由處理 所獲得之向量資訊及多角形定義資訊(諸如陰影模式資訊 )作爲訊包由主匯流排4 1供應至主記億器4 5。 多角形定義資訊包含繪畫區設定資訊及多角形資訊。 繪畫區設定資訊包含繪畫區之框記憶器5 8中之偏置坐標 ,即繪畫區之框記億器位址,及一繪畫^截區之坐標,用 以消除繪畫由一多角形指示之繪畫範圍之操作,其坐標在 繪畫區外。另一方面,多角形資訊包含多角形屬性資訊及 頂點資訊。在此,多角形屬性資訊用以規定陰影模式, (請先閲讀背面之注意事項再填寫本頁) :裝.
,1T 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) _ 12 經濟部中央標準局貝工消費合作社印掣 A7 B7 五、發明説明(10 ) A L PHA混合模式,及組織映射模式*另一方面,頂點 資訊爲有關頂點量繪畫匾中之坐標,頂點組織區中之坐標 ,及頂點之顔色之資訊,僅舉一些。 甚似第一處理引擎(VPE0) 71,第二向量處理 引擎(VP E 1 ) 4 8具有多個處理元件用以處理浮點真 數’且故此能平行執行浮點處理件》V P E 1 4 8能依使 用操作單元1 7所執行之操作及矩陣操作,產生影像。即 第二向量處理引擎(VP E 1 ) 4 8產生供型模處理用, 即足由執行V P E 1 4 8上之程式實施之相當簡單之處理 用之資料(多角形定義資訊由第二向量處理引擎( V P E 1 ) 8執行之此處理之例爲具有簡單形狀之物件, 諸如建築物或車輛之無線電複製變換,平行光源計算,及 平面曲線表面之產生。然後,由VP E 1 4 8所產生之多 角形定義資訊供應至GPU I F7 2。 由主CPU44控制,GPU.I F72並經由主匯流 排4 1接'收來自主記憶器4 5之多角形定義資訊》爲此, GPU I F72調整處理時間,以防止由主CPU44所 產生之多角形定義資訊與由第二向量處理引擎4 8供應於 其上之多角形定義資訊碰撞,並傳遞其至GPU4 9。 GPU49使用以經由GPU I F72供應於框記憶 器5 8上之多角形定義資訊爲基礎之多g形,繪畫一影像 ,表示一立體物件。使用多角形繪畫表示一立體物件之影 像此後稱爲多角形影像。由於C P U 4 9能使用框記億器 5 8亦作爲組織記憶器,故C PU 4 9能執行組織映射處 n I—n n — ,1T {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -13- B7 五、發明説明(M ) 理,以附著一像素影像於框記憶器5 8中一多角形上,作 爲一組織。 主DMA C 4 6用以控制主匯流排4 1所連接之各種 電路之轉移往來之DMA及其他操作。而且,視 SBUSIF43之狀態而定,主DMAC46亦能控制 副匯流排4 2所連接之各種電路之轉移往來之DMA及其 他操作《MDEC47與主CPU44同時操作,對依據 MPEG (活動影像專家群)系統或J PEG (聯合攝影 專家群)壓縮之資料解壓縮。 副C PU5 0執行各種處理,實施R0M5 3中所儲 存之程式。僅當SBUSIF43不連接主匯流排41及 副匯流排4 2時,副D M A C 5 2方控制副匯流排4 2所 連接之各種電路之往來DMA轉移及其他操作。 SPU54依據自副CPU50或副DMAC52所 接收之聲音命令,自聲音記億器5 9中讀出聲音資料,輸 出聲音資,作爲音頻信號。輸出之音頻信號然後經由放 大電2 0 1供應至揚聲器2 0 2,俾最後由揚聲器2 0 2 輸出,作爲聲音" 經濟部中央標準局貝工消费合作社印製 (請先W讀背面之注^h項再填寫本頁) 通信控制單元(ATM) 5 5連接至公共通信線或類 似者,並用以經由該線發送及接收資料。 輸入單元5 7包含連接頭1 2A,^以連接操作單元 1 7至娛樂系統主單元2 : —視訊輸入電路8 2,用以供 應來自其他裝置(未顯示於圖中)之視訊資料至娛樂系統 主單元2 :及一音頻輸入電路8 3,用以供應來自其他裝 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -14· A7 B7 _ 五、發明説明(!2 ) 置之音頻資料至娛樂系統主單元2。 圖6爲方塊圖,顯示圖5所示之主DMAC46,主 CPU 44,主記億器45,第二向量處理引擎(VPE 1) 48,及GPU49之詳細構造。 如顯示於圖6,主CPU44包含一 CPU核心94 ,一指令快取(I $ )記億器9 5,一草稿RAM ( SPR) 96,一資料快取(D$)記憶器97,及第一 向量處理引擎(VPEO) 71 » CPU核心94執行預 定之指令。指令快取記憶器9 5用以暫時儲存欲供應至 CPU核心9 4之指令。草稿RAM9 6用以儲存由 C P U核心9 4所執行之處理之結果。最後,資料快取記 憶器9 7用以暫時儲存欲由CP. U核心9 4用於執行處理 之資料。 經濟部中央標準局負工消费合作社印袋 (請先聞讀背面之注意事項再填寫本頁} 第一向量處理引擎(VP E 〇 ) 7 1包含一微記憶器 (微MEM) 9 8,一 FMAC (浮動多加法器計算)單 元99,-*一除法器(DIV) 100,一功能單元1〇1 稱爲VU — MEM,及一訊包擴張器(PKE) 102。 VU — MEM1 0 1包含一浮點向量處理單元(VU)及 一埋置之記憶器(MEM)。浮點向量處理單元執行微記 憶器9 8中所儲存之微程式之6 4數元微指令(以後述之 ),以處理VU之內部記發器及埋置之^發器中所儲存之 資料。 PKE 1 〇 2依據主DMAC 1 〇 9所執行之控制( 以後述之),擴張供應於其上之微碼爲微指令,俾儲存於 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐} -15- 經濟部中央標準局員工消費合作社印装 A7 £7_ 五、發明説明(!3 ) 微記憶器9 8中作爲微程式,並由VU執行:並亦依據主 DMA C 1 0 9所執行之控製,擴張供應於其上之裝包資 料之訊包,儲存經擴張之訊包於VU-MEM101中所 用之埋置之記憶器(MEM)中。FMAC (浮動多加法 器計算)單元9 9執行浮點處理,而除法器(D I V) 1 0 0則執行除法。如上述,第一向量處理引擎( VPE0)71埋置於主CPU44中,此與 V P E 0 7 1聯合執行非型模處理。 甚似第稱爲VU — MEM,及一向量處理引擎( VPE0) 71,第二向量處理引擎(VPE1) 48包 含一微記億器(微MEM) 103,一 DMAC (浮點多 個加法器計算)單元10 4,一除法器(DIV) 106 ,一功能單元107 —訊包擴張器(PKE) 108。 VU— MEM1 〇 7包含一浮點向量處理單元(VU)及 —埋置之記億器(MEM)。浮點向量處理單元執行微記 憶器1 0~3中所儲存之微程式之6 4數元微指令(以後述 之),以處理VU之內部記發器及埋置之記憶器中所儲存 之資料。 PKE 1 〇 8依據主DMAC 4 6所執行之控制(以 後述之),擴張供應於其上之微碼爲微指令,俾儲存於微 記憶器1 0 3中,作爲微程式,並由Vll執行;並亦依據 主DMA C 4 6所執行之控製,擴張供應於其上之裝包資 料之訊包,儲存經擴張之訊包於VU — MEM 1 0 7中所 用之埋置之記憶器(MEM)中。FMAC (浮動多加法 — II-— I--I I 裝^ - nn - —訂 - * /t (請先聞讀背面之注$項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- A7 B7 五、發明説明Η ) 器計算)單元1 0 4執行浮動點處埋,而除法器(D I V )1 0 6則執行除法。第一向量處理引擎4 8執行由主記 憶器4 5供應於其上之資料之型模處理,並供應處理結果 經 CPU49 至 GPUIF72。 主記億器4 5用以儲存立體物件之資料,及當需要時 ,供應此資料至第一向量處理引擎7 1及第二向量處理引 擎48。由主CPU44及第一向量處理引擎(VPEO )71聯合製造之一顯示表暫時儲存於主記憶器45中所 埋置之一記憶器FIFO(MFIF0)中,然後經由主 匯流排4 1供應至GPU I F72。顯示表暫時儲存於記 憶器F I F0中之理由爲,主CPU44及第一向量處理 引擎7 1各具有處理優先低於第二向量處理引擎48,故 需儲存顯示表於記憶器F I F0中,直至第二向量處理引 擎4 8進入空閒狀態爲止。 而且,主CPU44及第一向量處理引擎(VPEO )7 1聯''合產生欲由第二向量處理引擎4 8處理之一矩陣 ,並儲存該矩陣於主記億器4 5中。然後,第二向量處理 引擎48使用該矩陣製造一顯示表。 經濟部中央標準局貞工消費合作社印製 爲處理由第一向量處理引擎7 1經GPU I F72所 供應之非型模處理之顯示表,及由第二向量處理引擎4 8 所供應之型模處理之顯示表,G P U 4 9<保持一繪圖偏置 及剪截範圍之圖畫正文(即一繪畫設定條件)等,在每一 顯示表之繪畫時參考。以下說明中所用之一符號C G 0標 示非型模處理之一圖畫正文,而符號C G 1則標示型模處 -17- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公羞) A7 _ _B7_ 五、發明説明) 理之圖畫正文,以後更詳細說明之。 例如,如上述,PKE102依據由DMAC109 所執行之控制,擴張由主記憶器4 5經主匯流排4 1供應 至第一向量處理引擎7 1之微碼爲微指令,俾作爲微程式 儲存於微記憶器9 8中,並由VU執行:並依DMAC 1 0 9所執行之控制,擴張亦由主記憶器4 5經由主匯流 排4 1供應至其中之包裝資料,諸如立體物件之資料之訊 包,儲存經擴張之訊包於VU — MEM1 〇 1所用之埋置 之記憶器(MEM)中。然後,FMAC99及D IV 1 0 0執行諸如矩陣處理,坐標變換,及立體物件資料之 無線電複製等處理件。此時,亦與C P U核心9 4聯合執 行複雜之處理。該處理普通產生一顯示表,用以繪畫一樹 葉受風吹之擺動狀態,或雨點打擊於車前窗上之狀態》 用以如此繪畫一平面物件於螢幕上之顯示表(複雜流 )經由主匯流排4 1暫時儲存於主記憶器4 5之 M F I Fi中,然後最後供應至G P U I F 7 2。 經濟部中央標準局貝工消費合作社印装 (婧先閲讀背面之注意事項再填寫本頁) 另一方面,如上述,PKE108依據主DMAC 4 6所執行之控制,擴張由主記憶器4 5經主匯流排4 1 供應至第二向量處理引擎4 8之微碼爲微指令,俾作爲微 程式儲存於微記憶器1 0 3中,並由VU執行;並依據 DMA C 4 6所執行之控制,擴張亦由^記億器4 5經主 匯流排4 1供應於其上之裝包資料,諸如立體物件之資料 之訊包,儲存經擴張之訊包於VU — MEM 1 0 7中所用 之埋置之記憶器(MEM)中。然後,FMAC104及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18 · 經濟部中央棣準局貝工消费合作社印家 A7 _____Β7 ___ 五、發明説明彳6 ) D I V 1 0 6執行諸如矩陣處理,坐標變換,及立體物件 資料之無線電複製變換等處理件。根據由主C P U 4 4及 第一向量處理引擎71聯合製造並由主匯流排41供應至 第二向量處理引擎4 8之矩陣及圖畫正文,處理爲相當簡 單之型模處理。 用以繪畫依此方式所產生之平面物件於螢幕上之一顯 示表(簡單流)最後經由主匯流排4 1供應至GPU I F 7 2。該二流,即複雜及簡單流然後在劃時之基礎上隨意 轉移至G P U » GPU4 9根據由GPU I F 7 2供應於其上之顯示 表,執行繪畫處理,繪出多角形於框記憶器5 8上。如顯 示表爲由主C P U 4 4及第一向量處理引擎7 1聯合製造 於主記億單元4 5上,然後由主匯流排4 1供應至GPU 4 9之一顯示表,則G PU4 9使用上述之圖畫正文 GCO,執行繪畫處理》換言之,如顯示表爲由第二向量 處理引擎8所製造之一顯示表,則GPU4 9使用上述 之繪畫正文GC1,執行繪畫處理。 繪製於框記憶器5 8上之一多角形依據C R T C 8 4 所執行之控制,變換爲多角形之輸出視訊信號。 .圖7顯示一定時圖,由此處理二顯示表。圖7所示之 幾何副系統0相當於圖6所示之第二向ί處理引擎4 8, 而幾何副系統1則相當於主C P U 4 4及第一向量處理引 擎7 1。一致使副系統相當於GPU49。應注意圖中所 示之剖面線部份表示由工作名稱所示之工作在空閒狀態。 (請先閲讀背面之注項再填寫本頁) 裝 、1Τ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - 經濟部中央標準局貝工消費合作社印裂 A7 B7_ 五、發明説明Ο7 ) 圖7 A顯示在僅有一個處理器,即幾何副系統〇之情 形之處理程序。在此情形中,幾何副系統〇製造—顯示表 (表#0 — 1 ),供應此表至致使系統。然後’幾何副系 統0繼續製造表#0 — 1以後之顯示表’即表#〇 — 2及 其後之顯示表。致使系統依據由幾何副系統〇供應於其上 之顯示表(表#0- 1),執行繪畫處理。如幾何副系統 0在致使副系統依據表# 0 - 1完成繪畫處理之時刻仍在 製造次一顯示表(表#0 — 2),則致使副系統進入空閒 狀態,等待幾何副系統0完成次一顯示表(表#〇- 2) 之製造,並供應該表至致使副系統。 其後,甚似上述者,如幾何副系統0在致使副系統依 現顯示表完成繪畫處理之時刻尙未完成次一顯示表之製造 處理,則致使副系統進入空閒狀態,等待幾何副系統〇供 應次一表至致使副系統》 圖7 B顯示有二處理器,即幾何副系統0及幾何副系 統1存€之情形之處理程序。在此情形中,在幾何副系統 0製造一顯示表(表#0 — 1 )之期間中,致使副系統可 置於空閒狀態。爲此,有關已由幾何副系統1製造並儲存 於主記億器4 5中之一顯示表(表# 1 一 1 )之資料供應 至致使副系統。接收由幾何副系統1所製造之第一顯示表 (表#1_1),致使副系統根據由幾&副系統1供應至 致使副系統之第一顯示表(表# 1 一 1 )所附之幾何副系 統1之圖畫正文,執行繪畫處理。 當幾何副系統0完成製造第一顯示表(表# 〇 一 1 ) (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 本紙張尺度適用中國國家標準(CNS > A4规格(210X297公釐) -20- A7 B7 經濟部中央標準局員工消費合作社印装 五、 發明説明d8 ) 1 1 之處理時 9 幾何 副系 統 1 供應 次 -- 顯 示 表 ( 表 # 1 — 2 ) 1 | 至 致使 系 統 〇 此 時, 幾 何 副系 統 1 被迫 停 止 供 Π&Ρ 應 次 — 顯 示 1 表 ( 表 # 1 — 2 )至 致 使 副系 統 之 操 作 0 如 此 ) 幾何 副 系 -1· 統 0 現 可 供 應 完 成之 第 —* 顯示 表 ( 表 # 0 — 1 ) 至 致使 副 先 閲 \ Ί 系 統 並 開 始 製 造次 — 顯 75表 ( 表 # 0 2 ) 〇 接 收 來 白 孩 背 £r 1 I 幾 何 副 系 統 0 之 第一 顯 示 表( 表 # 0 — 1 ) > 致使 副 系 統 之 注 | 1 1 I 根 據 第 一 顯 示 表 (表 # 0 -1 ) ,執行繪畫處理。 ¥ 項 再 1 1 當 致 使 副 系 統根 據 第 —顯 示 表 ( 表 # 0 — 1 ) 元 成 填 寫 本 { 裝 繪 畫 處 理 時 • 9 幾 何副 系 統 0仍 在 製 造 次 — 顯 示 表 ( 表 # 1 頁 1 1 — 2 ) 〇 爲 此 9 幾何 副 系 統1 回 復 該 暫停 之 操 作 以 供 應 1 I 次 —· 顯 示 表 ( 表 # 1 0 2 )至 致使 副 系 統 0 否 則 致使副 1 1 I 系 統 進 入 空 閒 狀 態。 接 收 由幾 何 副 系 統 1 所 製 造 之 次 一 顯 1 訂 示 表 ( 表 # 1 — 2 ) 致致使 副 系 統根 據 第 一 顯 示 表 ( 表 1 1 # 0 — 1 ) 完 成繪 畫 處 理時 幾 何 副 系 統 0 仍 在製 造 次 1 1 — 顯 示 表 ( 表 # 0 - 2 ) 。爲 此 幾 何 副 系 統 1 回 復 該 暫 1 L 停 之 操 « 以 供 應次 顯 示表 ( 表 # 使 副 系 統根 據 該 次 一 I 顯示 表 ( 表 # 1 -2 ) ,開始執行繪畫處理。 ί 其 後 甚 似 上述 者 幾何 副 系 統 1 僅 當 幾 何 副 系 統 0 1 1 仍在 製 造 一 顯 示 表, 置 致使副 系 統於 空 閒 狀 態 時 方供應 1 1 由 其 所 製 造 之 顯 示表 〇 結果, 由 多 個 處 理 器 製 造 之 顯 示 表 * .| 可 由 致使 副 系 統有效處理 〇 1 1 爲 更 快 速 執行坐 標 變 換處 理 例 如 可在 多 個 向 量 處 1 1 理 引 擎 ( 共 用 — 公共 繪 畫 單元 9 即 G P U 4 9 ) 之 每 —— 個 1 1 中 設 置 與 C P U (上 述 之 V U ) 分 開 之 —— 副處 理 器 或 坐標 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) · 21 經濟部中央標準局貝工消費合作社印簟 A7 B7 五、發明説明(I9 ) 變換共處理器,並各輸出顯示表至G P U 4 9。由使用此 —副處理器或共處理器,每一向量處理引擎中之C P U ( 處理器)現可更常供應顯示表至公用GPU49。如此, G P U 4 9需在短時間中自一處理器切換至另一處理器。 否則,每一處理器中所設置之一本地記憶器會發生溢流。 爲此,每一處理器,即幾何副系統〇及幾何副系統1各分 配一優先程度,如顯示於圖7 B。當無顯示表欲自主處理 器,即具有最髙優先之一 C P U,或在圖6所示之資訊處 理裝置之情形中之第二向量處理引擎4 8或圖7所示之幾 何副系統0所用之C PU轉移至GPU4 9時,則進出 G P U 4 9之權移交至副處理器,即具有次於主C P U 4 4之優先之一C PU,或在圖6所示之資訊處理裝置之 情形中之第一向量處理引擎71或圖7所示之幾何副系統 1中所使用之CPU (VU)。 一旦主處理器完成製造顯示表之處理,並準備轉移顯 示表至(TPU4 9時,副處理器被迫轉回進出GPU49 之權至主處理器,即使顯示表仍在由副處理器完成並轉移 至GPU49中亦然。
主處理器普通能執行高速處理,但具有相當小儲存容 量之本地記憶器。另一方面,副處理器執行較低速之處理 ,但具有較大儲存容量之本地記憶器。V 並有一資訊處理裝置,其中,另連接一副處理器2, 用作副處理器1之副手,如圖8所示。在此一資訊處理裝 置中,具有特別低優先之一處理器需要具有甚至更大儲存 (請先閲讀背面之注意事項再填寫本頁) 等 訂 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨0X297公釐) · 22 - A7 B7 五、發明説明) 容量之本地記億器,用以儲存更多之顯示表。爲此,一低 優先通常指定給設有主記億器之一主處理器。如此,主處 理器亦用作副處理器。 在由G P U 4 9執行之繪畫處理中,除在顯示表中所 述之頂點資訊外,亦需要稱爲圖畫正文之環境參數或繪畫 設定條件,諸如繪畫時之繪畫偏置及剪截範圍,如上述。 致使副系統(即G PU4 9 )根據由每一幾何副系統(即 C P U )所供應之顯示表,依幾何副系統之圖畫正文執行 繪畫處理。然而,當顯示表供應者自一幾何副系統切換至 另一幾何副系統時,需完成許多工作,以新設定一圖畫正 文。爲解決此問題,致使副系統保持與幾何副系統同樣多 之圖畫正文。 一圖畫正文普通加於供應至G P U 4 9之欲繪製之每 一物件之顯示表中,如顯示於圖7。結果,GPU49能 根據物件有關之圖畫正文,執行物件之繪畫處理。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 幾何~副系統及致使副系統共用主匯流排4 1,此包含 一資料匯流排及一位址匯流排。進出致使副系統之一幾何 副系統發送該幾何副系統之I D及由幾何副系統所製造之 一顯示表分別經位址匯流排及資料匯流排至致使副系統。 收到該I D及顯示表時,致使副系統選擇與該I D相對應 之一圖畫正文,並根據圖畫正文轉譯顯#表。致使副系統 然後繪製一影像於框緩衝器上。 由使多個處理器(向量處理引擎或幾何副系統)在優 先之基礎上控制一 GPU49 (致使副系統),如上述, 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) -23 · A7 B7 五、發明説明?1 ) 設於每一處理器中用以暫時儲存處理器中所製造之顯示表 之一本地記億器之儲存容量可減至最小。結果,可在各處 理器中平行執行製造顯示表之處理,而不增加本地記憶器 之成本。而且|由保持每一處理器之一圖晝正文於G P U 4 9 (致使副系統)中,可減少在正文切換期間中應執行 之重複資料轉移數,即管理工作量。 嚴格言之,各處理器在劃時之基礎上共用資料匯流排 ,且因而共用主記憶器》以下說明在資料轉移至GPU 4 9之期間中,依資料本身中所埋置之元指令控制資料之 技術。 圖9顯示一元指令之普通格式。元指令爲加於欲轉移 之資料之前方上之指令。元指令指定轉移之資料之長度, 資料轉移之目的地,及元指令之操作碼。元指令包含 1 2 8數元,圖中僅顯示其6 4數元爲有效。欲轉移之資 料之大/_!、規定於首1 6數元場QWC中。此元指令之操作 碼佔據自~第.2 4數元至第3 1數元之一場。自第32數元 至第6 3數元之一場用以規定一位址,此爲欲轉移之此資 料儲存之位址,或元指令其次欲讀出之位址。 經濟部中央標準局員工消費合作社印繁 (請先閱讀背面之注意事項再填寫本頁) 資料之轉移依資料中所埋置之元指令之操作碼控制如 下。 如操作碼爲” cut” ,已轉移在此k;指令後與 QWC場所規定同樣多之資料字後,儲存於此訊包(即元 指令及資料)後之一位址處之一元指令由處理器執行β如 操作碼爲” c n t S ” ,已由執行停頓控制轉移此元指令 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -24· 經濟部中央標準局負工消费合作社印聚 A7 B7_______五、發明説明?2 ) 後與QWC場所規定同樣多之資料字後,儲存於此訊包後 —位址處之一元指令由處理器執行》如操作碼爲” next” ,已轉移此元指令後與QWC場所規定同樣多 之資料字後,在位址場所指定之一位址處所儲存之一元指 令由處理器執行。 停頓控制爲由一處理器本身所執行之定時控制,以置 處理器所進行之進出主記億器4 5於等待狀態,直至另一 處理器進行進出該主記憶器4 5完成爲止。 如操作碼爲” REF” ,在儲存於位址場所規定之位 址A D D R中與QW C場所規定同樣多之資料字已轉移後 ,儲存於此元指令後之一位址處之一元指令由處理器執行 。如操作碼爲”REFs” ,在儲存於位址場所規定之位 址A D D R中與QWC場所規定同樣多之資料字已由執行 停頓控制轉移後,儲存於此元指令後一位址處之一元指令 由處理器執行。如上述,一” REF”元指令用以轉移位 址場中所定之位址中具有QWC場中所規定之長度之資 料。 如操作碼爲” ca11” ,已轉移此元指令後與 QWC場所規定同樣多之資料字後,此訊包後之一位址推 移(或載入)於一記發器中,作爲回轉位址,及儲存於元 指令之位址場中所規定之位址處之一元^令由處理器執行 。如操作碼爲” ret” ,已轉移此元指令後與QWC場 所規定同樣多之資料字後,儲存於自該記發器彈回(或讀 出)之一位址處之一元指令由處理器執行。應注意在執行 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公漦) -25- A7 B7 五、發明説明?3 ) 具有有關此” Γ e t”元指令之” CALL"操作碼之元 指令之期間中,該位址已推移至記發器中,作爲回轉位址 。如操作碼爲” end” ,則已轉移此元指令後與Q W C 場所規定同樣多之資料字後,處理終止。 圖10用以說明當元指令之操作碼爲” next” , 此意爲此元指令後之次一資料欲轉移時,由處理器執行之 操作。首先,主DMAC46自一標籤位址記發器 Dn_TADR中所儲存之一位址ADDR0中讀出一1 字,作爲一元指令字。假設元指令爲” NEXT, ADDR=ADDR2,LEN=8” ,此意爲操作碼爲 "next” ,QWC場指定欲轉移之資料長度爲8q字 (四胞胎字),其中,一Q字爲128數元,及 ADDR 2爲位址場中所指定之一位址。如此,在執行元 指令” NEXT,ADD R = ADDR2,LEN = 8” 中,轉移8 (l字資料。然後,執行位址A D D 2處所儲存 之一元指-令” NEXT,ADDR = ADDR1 ,LEN = 2^° 經濟部中央樣隼局員工消賢合作社印製 IIIΊ— I .n I n ϋ. 111 --——訂 - * /1 (請先閲讀背面之注意事項再填寫本頁) 同樣,在執行元指令” NEXT,ADDR = ADDR1 ,LEN=2"中,在由主 DMAC46 所執 行之控制下,轉移2 Q字資料。然後,執行位址ADDR =1處所儲存之一元指令” END,ADt)R = —, LEN=8” 。在執行元指令” END,ADDR = —, LEN=8”中’轉移8q字資料。然後,處理終止。 圖1 1用以說明當元指令之操作碼爲” R E F ”時, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -26^ 經濟部中夬標準局員Η消費合作衽印聚 A7 B7_五、發明説明θ ) 由處理器所執行之操作。首先,主DMA c 4 6自標籤位 址記發器D n_TADR中所儲存之位址ADDR〇讀出 一1字,作爲元指令字。假設該元指令爲"REF’ ADDR = ADDR2 ’ LEN=2” 。在執行元指令” REF,ADDR = ADDR2,LEN = 2” 中,轉移 位址ADDR 2處所儲存之2 q字資料。然後’執行此元 指令後之一元指令” REF,ADDR = ADDR1 ’ L E N = 8,’ 。 在執行元指令” REF,ADDR = ADDR1, L EN=8”中,轉移位址ADDR 1處所儲存之8 q字 資料。然後,執行此元指令後之一元指令” END ’ ADDR=-,LEN=8” 。在執行元指令” END’ ADDR = -,LEN=8”中,轉移8Q字資料。然後 ,處理終止。 圖12用以說明當元指令之操作碼爲” CALL”及 ” R Ε Τΐ’時,由處理器所執行之操作。首先’主 DMA C 4 6自標籤位址記發器D n — TAD R中所儲存 之一位址ADDR 0讀出一1字,作爲元指令字。假設該 元指令爲” CALL,ADDR = ADDR1,LEN = 0” 。(在執行元指令” CALL ’ADDR = A DDR 1 ,LEN = 〇”中,由於LEN=0 /故此元指令後無 資料轉移。此元指令後之一元指令” CALL ’ADDR = ADDR2,LEN = 8”之位址推移於一第一記發器 中,作爲回轉位址。)在執行元指令” CALL, 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨0 X 297公釐) -27 - (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印製 Α7 Β7 五、發明説明$5 ) ADDR = ADDR1,LEN=〇” 後,執行圖 12 右 方所示及儲存於位址ADDR1處之一元指令” CALL ,ADDR=ADDR2,LEN=8” 。在執行元指令 ” CALL,ADDR = ADDR2,LEN=8” 中, 轉移此元指令後之8 Q字資料(推移此訊包後之一元指令 ” RET,ADDR = —,LEN = 〇” 之位址於一第二 記發器中,作爲一回轉位址)。然後,執行位址ADDR 2處所儲存之一元指令” RET,ADDR = —,LEN =8 ” 。 在執行元指令” RET,ADDR = —,LEN=8 ”中,轉移此元指令後之8Q字資料》然後,執行元指令 ” RET,ADDR = —,LEN=〇” ,其位址在執行 元指令” CALL,ADDR = ADDR2,LEN=8 ”中推移於第二記發器中,顯示於右方。在執行元指令” RET,ADDR = —,LEN = 〇” 中,由於 LEN = Ο,故該'元指令後無資料轉移。然後,執行元指令” CA LL,ADDR=ADDR2,LEN=8” ,其位址在 執行元指令” CALL,ADDR = ADDR1,LEN =8中推移於第一記發器中。在執行元指令” CALL, ADDR = ADDR2,LEN=8”中,轉移此元指令 後之8 Q字資料(推移此訊包後之—元^令” END,A DDR = —,LEN=0”之位址於一第一記發器中,作 爲一回轉位址)。然後,執行位址ADDR2處所儲存之 元指令” Ι^ΕΤ,ΑϋϋΙΙ = —,ίΕΝ=8” 。 本纸張尺度適用中國國家梂準(CNS ) Α4規格(210x297公兼) -28- (诗先聞讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局貝工消費合作社印褽 A7 B7___五、發明説明$6 ) 在執行元指令” RET,ADDR== -,LEN = 8 ”中,轉移此元指令後之8q字資料。然後,執行元指令 ”END,ADDR=—,LEN=0” ,其位址在執行 左方上之元指令” CALL,ADDR = ADDR2, LEN= 8”中推移於第一記發器中。在執行元指令” END,ADDR = -,LEN=0” 中,由於 LEN = 〇 ’故無資料轉移。然後,處理終止。 如上述,依資料中所埋置之元指令,控制資料之轉移 〇 圖1 3顯示一種狀態,其中,依資料中所埋置之元指 令,控制資料之轉移。在主C PU4 4製造一顯示表(顯 示表# 0 )之期間中,在顯示表# 0前一框之一顯示表( 顯示表#1)有關之資料轉移至第二向量處理引擎( V P E 1 ) 4 8。 首先,主C PU4 4連同第一向量處理引擎7 1製造 一顯示表^顯示表#0),包含具有” NEXT”操作碼 之一元指令,一正文,具有” REF”操作碼之一元指令 ,具有” R E F ”操作碼之一元指令,一矩陣,具有” REF”操作碼之一元指令,一矩陣,具有” REF”操 作碼之一元指令,具有” R E F ”操作碼之一元指令,具 有” R E F ”操作碼之一元指令,一矩g,具有” R E F ”操作碼之一元指令,具有” R E F ”操作碼之一元指令 ,具有” REF”操作碼之一元指令,一矩陣,及具有" RET”操作碼之一元指令,如顯示於圖1 3。 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -29- 經濟部中央標準局員工消費合作社印製 __B7__ 五、發明説明P ) 如上述,在主c PU4 4連同第一向量處理引擎·7 1 製造一顯示表(顯示表#0)之期間中,在顯示表#0前 —框之一顯示表(顯示表#1)有關之資料轉移至第二向 量處理引擎(VPE1)48如下。首先,執行在顯示表 #1之頭部處之具有” NEXT”操作碼之一元指令,以 轉移其後之正文至第二向量處理引擎4 8。然後,執行該 轉移之正文後之具有” REF”操作碼之一第一元指令, 以讀出主記憶器4 5之物件資料庫中所儲存之程式〇 (及 然後轉移該·程式至第二向量處理引擎48)。例如,一頂 點資料組,即圖1 3所示物件之內容可儲存於某處,及僅 更新一顯示表之矩陣。故此可產生以觀看者眼睛爲基礎之 一影像。如此,具有其內容並不自一框至另一框改變資料 ,諸如一程式由使用一元指令自一顯示表中讀出(轉移該 資料至第二向量處理引擎4 8,而無需包含該資料於顯示 表中)。諸如其間之文字及常數資料等固定資料可由不同 之顯示表^中之元指令共用。結果,可容易僅由更新顯示表 上所含之位置資料(即矩陣)而製造一顯示表,其內容在 前所製之現行顯示表之各框中不相同。 應注意物件資料庫包含用以說明立體物件之立體資料 (此後亦稱爲物件之頂點),及用以轉譯物件資料之程式 。而且,如在一物件之裝飾上執行組織&射,則用作組織 (稱爲組織影像)之影像資料亦儲存於物件資料庫中。 然後,執行以上第一” REF”元指令後之具有操作 碼” REF”之一第二元指令,認讀出物件0之立體坐標 {請先Μ讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) -30 - A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明p ) 資料頂點,即物件〇之頂點坐標(及然後轉移物件〇之頂 點坐檫至第二向量處理引擎48) β然後,轉移第一矩陣 至第二向量處理引擎48(由執行在第一矩陣之頭部處之 第二” REF”元指令後之具有ΝΕΧ 丁操作碼之一元指 令)。其後,執行經轉移之第一矩陣後之具有” REF” 操作碼之一第三元指令,以讀出物1之立體坐標資料頂點 ’即物件1之頂點坐標(及然後轉移物件1之頂點坐標至 第二向量處理引擎4 8 )。 然後,由執行第二矩陣之頭部處第三” REF”元指 令後之具有NE XT操作碼之一元指令,轉移以上第三” REF”元指令後之一第二矩陣至第二向量處理引擎4 8 。其後,執行該轉移之第二矩陣後之具有” REF”操作 之一第四元指令,以再讀出物件1之立體坐標資料頂點, 即物件1之頂點坐標(及然後,轉移物件1之頂點坐標至 第二向量處理引擎48)。然後,由執行第三矩陣之頭部 處第四” EF”元指令後之具有NEXT操作之一元指 令,轉移第三矩陣至第二向量處理引擎4 8。其後,執行 該轉移之第三矩陣後之具有” REF”操作碼之一第五元 指令,以讀出程式3(及然後,轉移該程式至第二向置處 理引擎4 8 )。然後,執行以上第五” R E F ”指令後之 具有” R E F ”操作碼之一第六元指令,< 以讀出框記憶器 5 8中之組織影像資料,並轉移該資料至第二向童處理引 擎4 8。 如組織影像資料尙未儲存於框記憶器5 8中,則組織 (請先聞讀背面之注意^項再填寫本頁) .裝. 訂 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐) -31 - A7 B7 經濟部中央標隼局貝工消费合作社印聚 五、發明説明辟) 影像資料轉移至框記憶器5 8,然後物件4之物件資料頂 點由具有” REF”操作碼之以下第七元指令轉移。如組 織影像資料爲來自MD E C 4 7之融合資料或來自副匯流 排4 2之轉移之資料,則組織影像資料自一框至次一框改 變。在此情形,使用一停頓功能,以建立資料轉移之同步 ,如以後所述。 在影像資料轉移至第二向量處理引擎4 8之期間中, 由第二向量處理引擎4 8所執行之處理暫時停止。故此, 需由停止在此期間中由其他DMA波道所執行之活動,以 減少影像資料之轉移時間至最低程度。停止由其他DMA 波道所執行之活動可由用以轉移影像資料之一元指令中之 一預定控制數元規定。例如,圖9所示之元指令之第2 4 及第2 5數元用作此控制數元。 然後,執行具有” REF”操作碼之最後(第七)元 指令,以讀出物件4之立體坐標資料頂點(及然後,轉移 該資料至、二向量處理引擎48)。然後,轉移最後(第 四)矩陣至第二向量處理引擎4 8 (由執行在第四矩陣之 頭部處之第七” REF”元指令後之具有NEXT操作碼 之一元指令)。最後,執行具有” RET”操作碼之一元 指令,以終止該轉移處理。 圖14用以說明上述之停頓控制。ri設資料自裝置0 轉移至一主記憶器,及然後自主記憶器轉移至裝置1,依 主記憶器中之資料儲存位址之增加順序進行。在此情形中 ,主記憶器中欲轉移資料至裝置1之一位址由於一些原因 (請先閲讀背面之注$項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標準< CNS ) A4規格(210X297公釐) -32- A7 _ B7_ 五、發明説明押) ,至少最近一時可超過該主記億器中資料欲自裝置〇轉移 至此之位址。在此時間中’自記憶器至裝置1之資料轉移 置於停頓狀態。 在圖13所示之資料轉移之例中’組織影像資料自 MD E C 4 7中之一儲存記憶器轉移至主記憶器4 5,然 後依主記憶器4 5中之儲存位址之增加順序’自主記憶器 轉移至第二向量處理引擎4 8。在此情形’主記憶器4 5 中欲轉移資料至第二向量處理引擎4 8處之位址由於一些 原因,至少最近一時可超過主記憶器4 5中資料欲自 MD E C 4 7之儲存記憶器轉移至此之—位址。在此時間 中,自主記憶器4 5至第二向量處理引擎4 8之組織影像 資料之轉移置於停頓狀態’以建立轉移同步。 經濟部中央標準局負工消费合作社印聚 如上述,主D MA C 4 6自顯示表中取出一元指令, 並執行該元指令,以分配資料至處理器。結果,在顯示表 由處理器事先製造之時刻’由在資料中訂定轉移資料之順 序及形式~或優先,資料可在由資料性質所決定之最佳之方 式中轉移。而且,由使處理器事先在一表中,諸如一顯示 表中規定轉移資料之順序,則處理器無需保持轉移工作之 無用之複製資料於一記憶器中。結果,降低記憶器之浪費 之進出數及顯示表之大小。 而且,僅需儲存自一框至另一框變β之欲轉移之資料 部份於分開之二位置處,供個別顯示表使用。顯示表中自 一框至另一框並不改變之部份可儲存於所有顯示表公用之 —記億區中。如此,可減小儲存顯示表所需之記億器之體 -33 · (請先閲讀背面之注項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) 五、發明説明01 ) 積。即是,若干顯示表可儲存於具有小儲存容量之一記憶 器中。 重要者,由於資料依資料中所埋置之元指令轉移,可 容易建立多個處理器間之讀出及寫入資料之同步操作。結 果,多個處理器可共用一記億器,而無需在記億器中設置 雙緩衝器。 在上述實施例之情形中,資料儲存於一 CD — ROM 中。然而,應注億其他記錄媒體亦可使用。 在申請專利範圍第1項所述之資訊處理裝置中,使用 表產生裝置來產生一表,包含欲轉移至一處理單元之立體 圖畫處理用之資料,及控制該資料之轉·移至處理單元用之 指令。結果,由事先在資料中訂定資料轉移之順序或優先 ,資料可在由資料性質而定之最佳方式中轉移。 經濟部中央標隼局負工消费合作社印製 (請先閱讀背面之注f項再填寫本頁) 在申請專利範圍第2項所述之資訊處理裝置中,使用 記憶器來儲存一表,包含欲轉移至—處理單元之立體圖畫 處理用之~資料,及控制該資料之轉移至處理單元用之指令 。結果,可依事先埋置於資料中之指令,在由資料性質而 定之最佳方式中處理資料。 在申請專利範圍第3項所述之資訊處理裝置中,使用 資料轉移裝置來讀出一表,包含欲轉移至一處理單元之立 體圖畫處理用之資料,及控制該資料之^一記憶器轉移至 處理單元用之指令,及用以依指令轉移資料至處理單元。 結果,可依據資料,髙度有效分配記憶資源至處理器。 在申請專利範圍第8項所述之資訊處理裝置及申請專 本紙張尺度適用中國國家揉準(CNS )八4規格(210X297公釐) -34-

Claims (1)

  1. 煩請委員明示I .芊 rz: 日所提之 修正本有無變史實質内容是否准予修正 缦濟部智慧財產局員工浦费合作社印製 第87104098號專利申請案 中文申請專利範圍修正本民國88年8月修正 六、申請專利範圍 1 . 一種資訊處理裝置,其中: —匯流排及一記憶器由多個處理單元在劃時之基礎上 转用’用以平行執行三維圖畫處理; 該資訊處理裝置設有一表產生機構,用以產生 包含欲轉移至處理單元之用於三維圖畫處理上之資料,及. 用以控制該資料之轉·移H·理··單元之指令。 2 種資訊處理裝置,其中: —匯流排及一記憶器由多個處理單元在劃時之基礎上 共用,用以平行執行三維圖畫處理;和 該記憶器用以儲存一表,包含欲轉移至處理單 於三維圖畫處理上之資料,及用以控制該資料之轉 理單元之指令。 3. —種資訊處理裝置,其中: 一匯流排及一記憶器由多個處理單元在劃時之 共用,用以平行執行三維圖畫處理; 該資訊處理裝置設有一資料轉移機構’用以讀 ,包含欲轉移至處理單元之用於三維圖畫處理上之 及用以控制該資料之自該1億器轉移至處理單元之 及用以依該指令轉移資料至處理單元。 4. 如申請專利範圍第2項所述之資訊處理裝 Φ : ·. 該記億器幾乎分爲一第一區用以儲存預定框用 定表數,及一第二菡用以儲存其他框用之其餘表。 5 .如申請專利範.圍第3項所述之資訊處理裝 一表 元之用 移至處 基礎上 出一表 資料, 指令’ 置,其 之一預 置,其 .<請先Μ讀背面之注意事寫本頁) 裝 幻· .線. 衣紙張尺度適用中國國家標準(CNS>A4媒格(21〇 x 2讲公爱> _ 煩請委員明示I .芊 rz: 日所提之 修正本有無變史實質内容是否准予修正 缦濟部智慧財產局員工浦费合作社印製 第87104098號專利申請案 中文申請專利範圍修正本民國88年8月修正 六、申請專利範圍 1 . 一種資訊處理裝置,其中: —匯流排及一記憶器由多個處理單元在劃時之基礎上 转用’用以平行執行三維圖畫處理; 該資訊處理裝置設有一表產生機構,用以產生 包含欲轉移至處理單元之用於三維圖畫處理上之資料,及. 用以控制該資料之轉·移H·理··單元之指令。 2 種資訊處理裝置,其中: —匯流排及一記憶器由多個處理單元在劃時之基礎上 共用,用以平行執行三維圖畫處理;和 該記憶器用以儲存一表,包含欲轉移至處理單 於三維圖畫處理上之資料,及用以控制該資料之轉 理單元之指令。 3. —種資訊處理裝置,其中: 一匯流排及一記憶器由多個處理單元在劃時之 共用,用以平行執行三維圖畫處理; 該資訊處理裝置設有一資料轉移機構’用以讀 ,包含欲轉移至處理單元之用於三維圖畫處理上之 及用以控制該資料之自該1億器轉移至處理單元之 及用以依該指令轉移資料至處理單元。 4. 如申請專利範圍第2項所述之資訊處理裝 Φ : ·. 該記億器幾乎分爲一第一區用以儲存預定框用 定表數,及一第二菡用以儲存其他框用之其餘表。 5 .如申請專利範.圍第3項所述之資訊處理裝 一表 元之用 移至處 基礎上 出一表 資料, 指令’ 置,其 之一預 置,其 .<請先Μ讀背面之注意事寫本頁) 裝 幻· .線. 衣紙張尺度適用中國國家標準(CNS>A4媒格(21〇 x 2讲公爱> _ A8B8C8D8 六、申請專利範团 中: - 當該記憶器中欲由處理單元之任一讀出一件資料之— 區域之位址變爲大於該記億器中最近由處理單元之另—寫 入另一件資料之區域之位址時,該資料轉移裝置施行一操 作,由在等待狀態中之處理單元之一執行讀出該件資料。 6 .如申請專利範圓第3項所述之資訊處理、裝置,其 中: 在儲存於該記憶器中之一表之資料依該表上之指令轉 移至處理單元之任一之期間中,該資料轉移裝置使在等待 狀態中之處理單元之任另一取用該資料。 7 ·如申請專利範圍第4項所述之資訊處理裝置,其 中: 製造一本該表之僅自一框至另—框改變之一部份,並 儲譯該本於該記憶器之第一區或第一區中,而原部份則儲 存於該記憶器之第二區或第一區中。 8.—種資料處理方法,由此: 一匯流排及一記憶器由多個處理單元在劃時之基礎上 共用,用以平行執行三維圖畫處理; 該資料處理方法包括步驟: 產生一表,包含欲轉移至處理單元之用於三維圖畫處 理1之資料,及用以控制該資料之轉移至處理單元及儲存 該表於記億器中之指令; 自記億器中讀出該表;及 .依據該表上所含之指令,轉移該表上之資料至處理單 《請先閲讀背面之注意事項if%窝本頁) 裝 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國0家標準(CNS)A4规格(210 * 297公* ) -2 A8B8C8D8 六、申請專利範圍 元之一。. — — —— — — — — — —III — — — — -In — — — — ^ — — — — — — — — — • · 二請讀背面之注桊寫本頁) 經濟部智慧財產局貝工消f合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公* ) -3-
TW087104098A 1997-03-27 1998-03-19 Informaion processing apparatus and information processing method TW394906B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07493097A JP3739888B2 (ja) 1997-03-27 1997-03-27 情報処理装置および方法

Publications (1)

Publication Number Publication Date
TW394906B true TW394906B (en) 2000-06-21

Family

ID=13561575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104098A TW394906B (en) 1997-03-27 1998-03-19 Informaion processing apparatus and information processing method

Country Status (9)

Country Link
US (1) US6219073B1 (zh)
EP (1) EP0871142B1 (zh)
JP (1) JP3739888B2 (zh)
KR (1) KR100562692B1 (zh)
CN (1) CN1107923C (zh)
AU (1) AU730429B2 (zh)
CA (1) CA2232904A1 (zh)
DE (1) DE69820143T2 (zh)
TW (1) TW394906B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155798A (ja) * 1998-11-18 2000-06-06 Toshiba Corp 機器制御方法および機器制御システム
JP3780732B2 (ja) * 1999-03-10 2006-05-31 株式会社日立製作所 分散制御システム
US6532018B1 (en) * 1999-04-19 2003-03-11 Microsoft Corporation Combined floating-point logic core and frame buffer
US6397132B1 (en) 1999-09-30 2002-05-28 Siemens Automotive Corporation Electronic thronttle control with accident recordal unit
US6807620B1 (en) 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
US7093104B2 (en) * 2001-03-22 2006-08-15 Sony Computer Entertainment Inc. Processing modules for computer architecture for broadband networks
US7516334B2 (en) 2001-03-22 2009-04-07 Sony Computer Entertainment Inc. Power management for processing modules
US6809734B2 (en) 2001-03-22 2004-10-26 Sony Computer Entertainment Inc. Resource dedication system and method for a computer architecture for broadband networks
US7231500B2 (en) 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US7233998B2 (en) 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
US6826662B2 (en) * 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US6526491B2 (en) * 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks
US7444632B2 (en) 2003-09-25 2008-10-28 International Business Machines Corporation Balancing computational load across a plurality of processors
US7496917B2 (en) 2003-09-25 2009-02-24 International Business Machines Corporation Virtual devices using a pluarlity of processors
US7475257B2 (en) 2003-09-25 2009-01-06 International Business Machines Corporation System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data
US7236998B2 (en) 2003-09-25 2007-06-26 International Business Machines Corporation System and method for solving a large system of dense linear equations
US7318218B2 (en) 2003-09-25 2008-01-08 International Business Machines Corporation System and method for processor thread for software debugging
US7549145B2 (en) 2003-09-25 2009-06-16 International Business Machines Corporation Processor dedicated code handling in a multi-processor environment
US7415703B2 (en) 2003-09-25 2008-08-19 International Business Machines Corporation Loading software on a plurality of processors
US7389508B2 (en) 2003-09-25 2008-06-17 International Business Machines Corporation System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment
US7382373B2 (en) * 2003-12-19 2008-06-03 Intel Corporation Method and apparatus for producing animation
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
JP4378572B2 (ja) 2007-06-28 2009-12-09 Necシステムテクノロジー株式会社 データ転送システム、データ転送方法、ホスト装置及び描画装置
TWI520070B (zh) 2011-03-25 2016-02-01 軟體機器公司 使用可分割引擎實體化的虛擬核心以支援程式碼區塊執行的記憶體片段
WO2012162188A2 (en) * 2011-05-20 2012-11-29 Soft Machines, Inc. Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines
TWI521343B (zh) 2011-08-01 2016-02-11 Toshiba Kk An information processing device, a semiconductor memory device, and a semiconductor memory device
TWI459201B (zh) 2012-04-27 2014-11-01 Toshiba Kk Information processing device
EP2972836B1 (en) 2013-03-15 2022-11-09 Intel Corporation A method for emulating a guest centralized flag architecture by using a native distributed flag architecture
JP6021759B2 (ja) 2013-08-07 2016-11-09 株式会社東芝 メモリシステムおよび情報処理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226764A (ja) * 1987-03-17 1988-09-21 Fanuc Ltd 高速浮動小数点演算システム
US5010515A (en) * 1987-07-28 1991-04-23 Raster Technologies, Inc. Parallel graphics processor with workload distributing and dependency mechanisms and method for distributing workload
JPH01181163A (ja) * 1988-01-13 1989-07-19 Seiko Instr & Electron Ltd 図形表示システム
US5136717A (en) * 1988-11-23 1992-08-04 Flavors Technology Inc. Realtime systolic, multiple-instruction, single-data parallel computer system
US5187793A (en) * 1989-01-09 1993-02-16 Intel Corporation Processor with hierarchal memory and using meta-instructions for software control of loading, unloading and execution of machine instructions stored in the cache
EP0389175A3 (en) * 1989-03-15 1992-11-19 Fujitsu Limited Data prefetch system
JPH04219859A (ja) * 1990-03-12 1992-08-10 Hewlett Packard Co <Hp> 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ
US5321505A (en) * 1991-01-11 1994-06-14 Microelectronics & Computer Technology Corporation Computer scalable visualization system
US5250940A (en) * 1991-01-18 1993-10-05 National Semiconductor Corporation Multi-mode home terminal system that utilizes a single embedded general purpose/DSP processor and a single random access memory
US5335322A (en) * 1992-03-31 1994-08-02 Vlsi Technology, Inc. Computer display system using system memory in place or dedicated display memory and method therefor
WO1994002295A1 (en) * 1992-07-17 1994-02-03 Eero Kivimaa An arrangement for fixing the blades of a frame saw
US5325485A (en) * 1992-10-30 1994-06-28 International Business Machines Corporation Method and apparatus for displaying primitives processed by a parallel processor system in a sequential order
JP3304444B2 (ja) * 1992-11-30 2002-07-22 富士通株式会社 ベクトル処理装置
JPH06274578A (ja) * 1993-03-18 1994-09-30 Fuji Facom Corp 画像情報処理方式
US5450542A (en) * 1993-11-30 1995-09-12 Vlsi Technology, Inc. Bus interface with graphics and system paths for an integrated memory system
JP2634141B2 (ja) * 1994-01-19 1997-07-23 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム
US5706478A (en) * 1994-05-23 1998-01-06 Cirrus Logic, Inc. Display list processor for operating in processor and coprocessor modes
US5657479A (en) * 1995-12-04 1997-08-12 Silicon Graphics, Inc. Hierarchical display list processing in graphics data retrieval system
US5917505A (en) * 1995-12-19 1999-06-29 Cirrus Logic, Inc. Method and apparatus for prefetching a next instruction using display list processing in a graphics processor
US5983326A (en) * 1996-07-01 1999-11-09 Sun Microsystems, Inc. Multiprocessing system including an enhanced blocking mechanism for read-to-share-transactions in a NUMA mode
US5996058A (en) * 1996-08-19 1999-11-30 Samsung Electronics Company, Ltd. System and method for handling software interrupts with argument passing

Also Published As

Publication number Publication date
DE69820143T2 (de) 2004-10-14
AU5938898A (en) 1998-10-01
CN1107923C (zh) 2003-05-07
KR19980080758A (ko) 1998-11-25
AU730429B2 (en) 2001-03-08
KR100562692B1 (ko) 2006-10-24
JP3739888B2 (ja) 2006-01-25
EP0871142A2 (en) 1998-10-14
CN1198557A (zh) 1998-11-11
CA2232904A1 (en) 1998-09-27
DE69820143D1 (de) 2004-01-15
JPH10269165A (ja) 1998-10-09
EP0871142A3 (en) 1999-11-03
EP0871142B1 (en) 2003-12-03
US6219073B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
TW394906B (en) Informaion processing apparatus and information processing method
JP3681026B2 (ja) 情報処理装置および方法
US7701461B2 (en) Method and apparatus for buffering graphics data in a graphics system
JP4925385B2 (ja) 機能拡張型メモリコントローラを備えるグラフィックス処理システム
US6052744A (en) System and method for transferring concurrent multi-media streams over a loosely coupled I/O bus
US5987590A (en) PC circuits, systems and methods
JP3649226B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US6148389A (en) PC circuits, systems and methods
US7565279B2 (en) Callbacks in asynchronous or parallel execution of a physics simulation
JPH1165989A (ja) 情報処理装置
US6252600B1 (en) Computer graphics system with dual FIFO interface
US6952213B2 (en) Data communication system and method, computer program, and recording medium
JP3964142B2 (ja) エミュレート装置及び部品、情報処理装置、エミュレーション方法、記録媒体、プログラム
JP2007058786A (ja) ブリッジ及びその制御方法
US7212211B2 (en) Data processing system and method, computer program, and recording medium
JP3696515B2 (ja) カーネル機能実現構造及びそれを備えたエンタテインメント装置、カーネルによる周辺ディバイスの制御方法
KR100453071B1 (ko) 프로세서 버스 연결 장치 및 방법
JP4890681B2 (ja) 画像処理装置
JP2005202983A (ja) 情報処理装置および方法
JP2006048369A (ja) カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
WO2006085282A2 (en) Architecture for writing data to non-memory addressable embedded devices
JP2000148127A (ja) 画像表示装置
AU5012001A (en) Information processing apparatus and information processing method
JPH0863576A (ja) 情報処理システム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent