JPH10269165A - 情報処理装置および方法 - Google Patents
情報処理装置および方法Info
- Publication number
- JPH10269165A JPH10269165A JP9074930A JP7493097A JPH10269165A JP H10269165 A JPH10269165 A JP H10269165A JP 9074930 A JP9074930 A JP 9074930A JP 7493097 A JP7493097 A JP 7493097A JP H10269165 A JPH10269165 A JP H10269165A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- instruction
- list
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 33
- 238000012546 transfer Methods 0.000 claims abstract description 65
- 238000012545 processing Methods 0.000 claims description 124
- 230000010365 information processing Effects 0.000 claims description 32
- 238000003672 processing method Methods 0.000 claims description 4
- 238000009877 rendering Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 16
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- MJEMIOXXNCZZFK-UHFFFAOYSA-N ethylone Chemical compound CCNC(C)C(=O)C1=CC=C2OCOC2=C1 MJEMIOXXNCZZFK-UHFFFAOYSA-N 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 102100029968 Calreticulin Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- BULVZWIRKLYCBC-UHFFFAOYSA-N phorate Chemical compound CCOP(=S)(OCC)SCSCC BULVZWIRKLYCBC-UHFFFAOYSA-N 0.000 description 2
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Image Processing (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
ータの転送を行う。 【解決手段】 最初、レジスタDn_TADRから読み
込まれたアドレスADDR0に記憶されているメタ命令
を読み出し、そのメタ命令で示されたデータ長だけ、そ
のメタ命令の次のデータを転送する。次に、そのメタ命
令で示されたアドレスADDR2に記憶されている次の
メタ命令を読み出し、そのメタ命令で示されたデータ長
だけ、そのメタ命令の次のデータを転送する。さらに、
そのメタ命令で示されたアドレスADDR1に記憶され
ているさらに次のメタ命令を読み出し、そのメタ命令で
示されたデータ長だけ、そのメタ命令の次のデータを転
送する。
Description
び方法に関し、例えば、データ転送の順序や優先順位を
制御する制御命令をデータ自身に埋め込むことにより、
データの性質に依存した最適な制御を行うようにした情
報処理装置および方法に関する。
ピュータでは、演算LSIの動作周波数や回路規模など
の性能が向上しており、さらに性能を向上させるため
に、描画プロセッサや画像解凍プロセッサなどの複数の
処理装置を1つのLSIに集積した並列処理システムが
実現されている。その場合、メモリコストの問題から、
共有のメモリを使用することが多い。こうした構成をU
MA(Unified Memory Architecture)と呼ぶ。
SIの動作周波数や回路規模の向上に比較して、同コス
トで使用可能な汎用メモリの容量はさして増加しておら
ず、メモリ容量が性能向上におけるボトルネックとなる
課題があった。
ッサが1つのメモリ資源を共有する場合、メモリアクセ
ス速度が性能向上におけるボトルネックとなる課題があ
った。
ものであり、データ自身に制御命令を埋め込むことによ
り、無駄なメモリ容量を必要とせずに、効率的にデータ
処理を行うことができるようにするものである。
理装置は、演算装置に転送すべき3次元グラフィックス
処理のためのデータと、データの演算装置への転送を制
御する命令とからなるリストを生成する生成手段を備え
ることを特徴とする。
は、演算装置に転送すべき3次元グラフィックス処理の
ためのデータと、データの演算装置への転送を制御する
命令とからなるリストを記憶することを特徴とする。
に記憶された演算装置に転送すべき3次元グラフィック
ス処理のためのデータと、データの演算装置への転送を
制御する命令とからなるリストを読み出し、命令に従っ
て、データを演算装置のいずれかに転送する転送手段を
備えることを特徴とする。
置に転送すべき3次元グラフィックス処理のためのデー
タと、データの演算装置への転送を制御する命令とから
なるリストを生成する生成手段と、メモリに記憶された
リストを読み出し、リストを構成する命令に従って、デ
ータを演算装置のいずれかに転送する転送手段を備える
ことを特徴とする。
置に転送すべき3次元グラフィックス処理のためのデー
タと、データの演算装置への転送を制御する命令とから
なるリストを生成するステップと、メモリに記憶された
リストを読み出し、リストを構成する命令に従って、デ
ータを演算装置のいずれかに転送するステップとを備え
ることを特徴とする。
は、生成手段が、演算装置に転送すべき3次元グラフィ
ックス処理のためのデータと、データの演算装置への転
送を制御する命令とからなるリストを生成する。
は、メモリは、演算装置に転送すべき3次元グラフィッ
クス処理のためのデータと、データの演算装置への転送
を制御する命令とからなるリストを記憶する。
は、転送手段が、メモリに記憶された演算装置に転送す
べき3次元グラフィックス処理のためのデータと、デー
タの演算装置への転送を制御する命令とからなるリスト
を読み出し、命令に従って、データを演算装置のいずれ
かに転送する。
は、生成手段が、演算装置に転送すべき3次元グラフィ
ックス処理のためのデータと、データの演算装置への転
送を制御する命令とからなるリストを生成し、転送手段
が、メモリに記憶されたリストを読み出し、リストを構
成する命令に従って、データを演算装置のいずれかに転
送する。
は、演算装置に転送すべき3次元グラフィックス処理の
ためのデータと、データの演算装置への転送を制御する
命令とからなるリストを生成し、メモリに記憶されたリ
ストを読み出し、リストを構成する命令に従って、デー
タを演算装置のいずれかに転送する。
理装置を応用した家庭用TVゲーム機の一例を示してい
る。この家庭用TVゲーム機は、ゲーム機本体2と、こ
のゲーム機本体2に接続可能な操作装置17および記録
装置38で構成されている。
うに、略四角形状に形成され、その中央の位置に、図4
に示すような光ディスクの一種であるCD−ROM(co
mpact disc-read only memory)40(ゲーム用媒体に
相当するディスク)を装着するディスク装着部3と、ゲ
ーム機本体の適宜位置にゲームを任意にリセットするリ
セットスイッチ4と、電源のオン/オフをする電源スイ
ッチ5と、ディスクの装着を操作するディスク操作スイ
ッチ6と、所謂ゲームにおける操作を行う操作装置17
および所謂ゲームの設定などを記録しておく記録装置3
8を接続する接続部7A,7Bを有している。
すように、2段に形成されている。接続部7A,7Bの
上段部には、記録装置38を接続する記録挿入部8が設
けられ、下段部には、操作装置17を接続する接続端子
挿入部12が設けられている。
挿入孔と、その内部に記録装置38が挿入されるメモリ
用接続端子部(図示せず)を有している。また、図2に
示すように、記録挿入部8には、記録装置38が接続さ
れていないときに、メモリ用接続端子部を埃などから保
護するシャッタ9が設けられている。なお、記録装置3
8は、電気的に書換え可能なROMを有しており、所謂
ゲームに関連するデータを記録するようになされてい
る。
記録装置38の先端でシャッタ9を内側方向に押し、さ
らに、記録装置38を挿入孔に押し込み、メモリ用接続
端子部に接続させる。
に、横方向に長い長方形形状の挿入孔と、操作装置17
の接続端子部26を接続する接続端子12Aを有してい
る。
の掌で挟持して5本の指が自由自在に動いて操作できる
構造をしており、左右対称に配置された操作部18,1
9と、操作部18,19の中間部に設けたセレクトスイ
ッチ22およびスタートスイッチ23と、操作部18,
19の前面側に配置された操作部24,25と、ゲーム
機本体2に接続するための接続端子部26およびケーブ
ル27を有している。
気的構成の一例を示している。
バス42の2本のバスを有している。これらのバスは、
サブバスインタフェース(SBUSIF)43を介して
接続されている。
や第1ベクトル処理装置(VPE(vector processing
engine)0)などで構成されるメインCPU(central
processing unit)44(生成手段)と、RAM(rando
m access memory)で構成されるメインメモリ45、メ
インダイレクトメモリアクセスコントローラ(メインD
MAC(direct memory access controller))46
(転送手段)、MPEG(Moving Picture Experts Gro
up)デコーダ(MDEC)47、第2ベクトル処理装置
(VPE1)48、およびGPUIF(graphical proc
essing unit interface)72を介して画像処理装置
(GPU)49が接続されている。GPU49には、C
RTC(CRT controller)84が設けられている。
ッサなどで構成されるサブCPU50、RAMで構成さ
れるサブメモリ51、サブDMAC52、オペレーティ
ングシステムなどのプログラムが記憶されているROM
53、音声処理装置(SPU(sound processing uni
t))54、通信制御部(ATM)55、ディスク装着
部3を兼ねるCD−ROMドライブ56、入力部57が
接続されている。そして、入力部57の接続端子12A
には、操作装置17が接続される。
ブバス42を接続し、メインバス41からのデータをサ
ブバス42に出力するとともに、サブバス42からのデ
ータをメインバス41に出力するようになされている。
動時に、サブバス42に接続されているROM53か
ら、SBUSIF43を介して起動プログラムを読み込
み、その起動プログラムを実行し、オペレーティングシ
ステムを動作させるようになされている。
ドライブ56を制御し、CD−ROMドライブ56にセ
ットされたCD−ROM40からアプリケーションプロ
グラムやデータを読み出し、メインメモリ45に記憶さ
せるようになされている。
40から読み出した、複数の基本図形(ポリゴン)で構
成された3次元オブジェクトのデータ(ポリゴンの頂点
(代表点)の座標値など)に対して、第1ベクトル処理
装置(VPE0)71と共同して、非定型処理用のデー
タ(ポリゴン定義情報)を生成するようになされてい
る。第1ベクトル処理装置(VPE0)71は、浮動小
数点の実数を演算する複数の演算素子を有し、並列に浮
動小数点演算を行うようになされている。
処理装置71は、ジオメトリ処理のうちのポリゴン単位
での細かな操作を必要とする処理、例えば、木の葉が風
で揺れる様子や、自動車のフロントウィンドウの雨の滴
等を表すポリゴンのデータを生成するような処理を行う
ようになされている。そして、演算された頂点情報やシ
ェーディングモード情報等のポリゴン定義情報をパケッ
トとして、メインバス41を介してメインメモリ45に
供給するようになされている。
ポリゴン情報とからなる。そして、描画領域設定情報
は、描画領域のフレームバッファアドレスにおけるオフ
セット座標と、描画領域の外部にポリゴンの座標があっ
た場合に、描画をキャンセルするための描画クリッピン
グ領域の座標からなる。また、ポリゴン情報は、ポリゴ
ン属性情報と頂点情報とからなり、ポリゴン属性情報
は、シェーディングモード、αブレンディングモード、
およびテクスチャマッピングモード等を指定する情報で
あり、頂点情報は、頂点描画領域内座標、頂点テクスチ
ャ領域内座標、および頂点色等の情報である。
48は、第1ベクトル処理装置71の場合と同様に、浮
動小数点の実数を演算する複数の演算素子を有し、並列
に浮動小数点演算を行うようになされている。そして、
操作装置17の操作とマトリクスの操作で画像を生成で
きるもの、即ち、VPE1においてプログラムが可能な
程度の比較的簡単な処理(定型処理)用のデータ(ポリ
ゴン定義情報)を生成するようになされている。例え
ば、ビルや車等の簡単な形状の物体に対する透視変換、
平行光源計算、2次元曲面生成等の処理を行うようにな
されている。そして、生成したポリゴン定義情報をGP
UIF72に供給するようになされている。
メインバス41を介して供給されるメインCPU44か
らのポリゴン定義情報と、第2ベクトル処理装置48よ
り供給されるポリゴン定義情報とを、衝突しないように
調停しながら、GPU49に供給するようになされてい
る。
給されたポリゴン定義情報に基づいて、フレームメモリ
58にポリゴンを描画するようになされている。GPU
49は、フレームメモリ58をテクスチャメモリとして
も使用できるため、フレームメモリ上のピクセルイメー
ジをテクスチャとして、描画するポリゴンに貼り付ける
ことができる。
接続されている各回路を対象として、DMA転送などの
制御を行うようになされている。また、メインDMAC
46は、SBUSIF43の状態に応じて、サブバス4
2に接続されている各回路を対象としてDMA転送など
の制御を行うこともできる。また、MDEC47は、メ
インCPU44と並列に動作し、MPEG(Moving Pic
ture Experts Group)方式あるいはJPEG(Joint Ph
otographic Experts Group)方式等で圧縮されたデータ
を伸張するようになされている。
ているプログラムに従って各種動作を行うようになされ
ている。サブDMAC52は、SBUSIF43がメイ
ンバス41とサブバス42を切り離している状態におい
てのみ、サブバス42に接続されている各回路を対象と
してDMA転送などの制御を行うようになされている。
AC52から供給されるサウンドコマンドに対応して、
サウンドメモリ59から音声データを読み出してオーデ
ィオ出力として出力するようになされている。
に接続され、その回線を介してデータの送受信を行うよ
うになされている。
続端子部12A、他の装置(図示せず)からの画像デー
タを受け取るビデオ入力回路82、および他の装置から
の音声データを受け取るオーディオ入力回路83を有し
ている。
メインメモリ45、第2ベクトル処理装置(VPE1)
48、およびGPU49の詳細な構成を示すブロック図
である。
(CORE)94は、所定の命令を実行するようになさ
れている。命令(Instruction)キャッシュ(I$)
は、CPUコア94に供給する命令を一時的に保持する
ようになされている。高速なメモリであるSPR(スク
ラッチメモリ(scratch pad ram))96は、CPUコ
ア94による処理結果を記憶するようになされている。
データキャッシュ(D$)は、CPUコア94が処理を
実行するために用いるデータを一時的に記憶するように
なされている。
構成する浮動小数点ベクトルプロセッサユニットおよび
内蔵メモリ(VU−MEM)101は、64ビット長の
マイクロプログラムで動作する浮動小数点ベクトルプロ
セッサユニット(VU)および内蔵メモリ(MEM)よ
り構成され、後述するマイクロメモリ(microMEM)98
に記憶されているプログラムに従って、内部レジスタと
内蔵メモリに記憶されたデータを高速演算するようにな
されている。
46の制御により、転送されてくるVUのマイクロコー
ドをマイクロメモリ98に展開したり、パックされたデ
ータのパケットをVU−MEM101の内蔵メモリ(M
EM)に展開するようになされている。FMAC(Floa
ting Maltiple Adder Calculation Unit)99は、浮動
小数点演算を実行するようになされている。DIV(わ
り算器(Divider))100は、わり算を実行するよう
になされている。そして、上述したように、メインCP
U44には、第1ベクトル処理装置(VPE0)が内蔵
されており、共同して非定型処理を行うようになされて
いる。
小数点ベクトルプロセッサユニットおよび内蔵メモリ
(VU−MEM)107は、64ビット長のマイクロプ
ログラムで動作する浮動小数点ベクトルプロセッサユニ
ット(VU)および内蔵メモリ(MEM)より構成さ
れ、後述するマイクロメモリ(microMEM)103に記憶
されているプログラムに従って、内部レジスタと内蔵メ
モリに記憶されたデータを高速演算するようになされて
いる。
御により、転送されてくるVUのマイクロコードをマイ
クロメモリ103に展開したり、パックされたデータの
パケットをVU−MEM107の内蔵メモリに展開する
ようになされている。FMAC(Floating Maltiple Ad
der Calculation Unit)104は、浮動小数点演算を実
行するようになされている。DIV(わり算器(Divide
r))106は、わり算を実行するようになされてい
る。そして、メインメモリ45より供給されたデータに
対して、定型処理を施し、処理結果をGPUIF72を
介してGPU49に供給するようになされている。
のデータを記憶し、必要に応じて、第1ベクトル処理装
置71,第2ベクトル処理装置48にそれぞれ供給する
ようになされている。また、メインCPU44と第1ベ
クトル処理装置(VPE0)71とが共同して作成した
ディスプレイリストを、メインメモリ45が内蔵するM
FIFO(MemoryFIFO)に一旦、記憶させ、メインバス
41を介してGPUIF72に供給するようになされて
いる。これは、メインCPU44および第1ベクトル処
理装置71の方が、第2ベクトル処理装置48より優先
順位が低いため、第2ベクトル処理装置48がアイドル
状態になるまでディスプレイリストを保持しておく必要
があるからである。
装置71は、共同して第2ベクトル処理装置48が処理
するためのマトリクスを作成し、メインメモリ45に記
憶させるようになされている。そして、第2ベクトル処
理装置48は、このマトリクスを用いて、ディスプレイ
リストを作成するようになされている。
よりGPUIF72を介して供給されれる非定型処理用
のディスプレイリストと、第2ベクトル処理装置48よ
り供給される定型処理用のディスプレイリストを処理す
るために、それぞれに対応する描画時のクリップ範囲や
描画オフセット等のコンテクスト(描画設定条件)を保
持するようになされている。CG0は非定型処理用のグ
ラフィックコンテクストであり、CG1は、定型処理用
のグラフィックコンテクストである。
インメモリ45からメインバス41を介して第1ベクト
ル処理装置71に供給されたマイクロコードやパックさ
れたデータ(3次元オブジェクトのデータなど)のパケ
ットは、PKE102により、マイクロメモリ98や内
蔵メモリに展開される。そして、FMAC99およびD
IV100により、3次元オブジェクトのデータに対し
て、マトリクス演算、座標変換、透視変換等の演算が施
される。また、このとき、CPUコア94と共に、より
複雑な処理が施される。例えば、木の葉が風に揺れる様
子や、自動車のフロントウィンドウを雨の滴が垂れる様
子を描画するためのディスプレイリストが作成される。
ェクトを画面に描画するためのディスプレイリスト(Co
mplex Stream)は、メインバス41を介して一旦メイン
メモリ45のMFIFOに記憶され、GPUIF72に
供給される。
メインメモリ45からメインバス41を介して第2ベク
トル処理装置48に供給されたマイクロコードやパック
されたデータ(3次元オブジェクトのデータなど)のパ
ケットは、PKE108により、マイクロメモリ103
や内蔵メモリに展開される。そして、FMAC104お
よびDIV106により、メインメモリ45よりメイン
バス41を介して供給される、メインCPU44および
第1ベクトル処理装置71が作成したマトリクスやコン
テクストに基づいて、3次元オブジェクトのデータに対
して、マトリクス演算、座標変換、透視変換等の演算が
施される。ここでは、比較的簡単な定型処理が施され
る。
のオブジェクトを画面に描画するためのディスプレイリ
スト(Simple Stream)は、メインバス41を介してG
PUIF72に供給される。GPUIF72は、これら
2つのストリームを調停し、それらを時分割でGPU4
9に転送する。
2より供給されたディスプレイリストに基づいて、描画
処理が実行され、フレームメモリ58にポリゴンが描画
される。ここで、ディスプレイリストがメインCPU4
4および第1ベクトル処理装置71によってメインメモ
リ45上に作成され、メインバス41を介して供給され
たものである場合、GPU49においては、グラフィッ
クコンテクスト(GC)0を用いて描画処理が行われ、
ディスプレイリストが第2ベクトル処理装置48によっ
て作成されたものである場合、グラフィックコンテクス
ト(GC)1を用いて描画処理が行われる。
は、CRTC84の制御により、対応するビデオ信号に
変換された後、出力される。
されるタイミングを示す図である。図7におけるGeomet
ry Subsystem0は、図6のブロック図においては第2ベ
クトル処理装置48に対応し、Geometry Subsystem1は
メインCPU44および第1ベクトル処理装置71に対
応している。そして、Rendering SubsystemはGPU4
9に対応している。
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト(List#0-1)を作成すると、それを
Rendering Subsystemに供給し、次のディスプレイリス
ト(List#0-2以降のディスプレイリスト)の作成を続け
る。Rendering Subsystemは、供給されたディスプレイ
リスト(List#0-1)に従って、描画処理を実行する。描
画処理が終了した時点で、Geometry Subsystem0が次の
ディスプレイリスト(List#0-2)の作成をまだ行ってい
る場合、Rendering SubsystemはGeometry Subsystem0が
ディスプレイリスト(List#0-2)の作成を終了し、その
供給を受けるまでの間、アイドル状態となる。
よる描画処理が終了しても、Geometry Subsystem0によ
る次のディスプレイリストの作成が終了していない場
合、Rendering Subsystemは、次のディスプレイリスト
がGeometry Subsystem0から供給されるまでの間、アイ
ドル状態となる。
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト(List#0-1)を作成する間、Render
ing Subsystemはアイドル状態であるので、Geometry Su
bsystem1が既に作成し、メインメモリ45に記憶させて
おいたディスプレイリスト(List#1-1)をRenderingSub
systemに供給する。Geometry Subsystem1からのディス
プレイリスト(List#1-1)の供給を受けたRendering Su
bsystemは、ディスプレイリストに付加されて供給され
たGeometry Subsystem1に対応するコンテクストに基づ
いて、描画処理を実行する。
リスト(List#0-1)の作成が終了すると、Geometry Sub
system1は、次のディスプレイリスト(List#1-2)のRen
dering Subsystemへの供給を中止する。これにより、Ge
ometry Subsystem0は、作成したディスプレイリスト(L
ist#0-1)をRendering Subsystemに供給するとともに、
次のディスプレイリスト(List#0-2)の作成を開始す
る。そして、Rendering Subsystemは、供給されたディ
スプレイリスト(List#0-1)に従って、描画処理を実行
する。
リスト(List#0-1)の描画処理が終了したとき、Geomet
ry Subsystem0は、まだ、次のディスプレイリスト(Lis
t#0-2)を作成中であり、Rendering Subsystemはアイド
ル状態であるので、GeometrySubsystem1は、次のディス
プレイリスト(List#1-2)をRendering Subsystemに供
給する。Geometry Subsystem1からのディスプレイリス
ト(List#1-2)の供給を受けたRendering Subsystem
は、そのディスプレイリスト(List#1-2)に従って、描
画処理を開始する。
は、Geometry Subsystem0が処理中であり、Rendering S
ubsystemがアイドル中のときだけ、作成したディスプレ
イリストをRendering Subsystemに供給する。これによ
り、複数のプロセッサが作成したディスプレイリスト
を、Rendering Subsystemに効率的に処理させることが
可能となる。
CPUとは別のサブプロセッサや座標変換装置を設け
て、複数の処理装置が共同して1つの描画装置(GPU
49)にディスプレイリストを送出するようにした場
合、描画装置に送出するディスプレイリストの容量は膨
大なため、短い時間間隔で、描画装置を使用するCPU
を切り替えるようにしないと、各CPUのローカルメモ
リがオーバフローする。そのため、図7(B)に示した
ように、各CPUに予め優先順位を設定し、高い優先順
位のCPU(マスタCPU)(図6においては、第2ベ
クトル処理装置48)が描画装置へ送出するリストがな
くなったら、直ちにアクセス権を次のCPU(スレーブ
CPU)(図6においては、メインCPU44と第1ベ
クトル処理装置71)へ譲るようにする。
プレイリストを作成して、それを描画装置に転送する準
備ができた時点で、まだ、送出すべきディスプレイリス
トが残っていても、すぐに処理を中断し、描画装置への
アクセス権をマスタCPUに返す。
がローカルメモリの容量が比較的小さいものが割り当て
られ、スレーブCPUにはローカルメモリの容量は比較
的大きいが、処理速度が比較的遅いものが割り当てられ
る。
にスレーブとなるCPUが接続される場合もある。この
ような場合、特に低次のスレーブCPUは、大きなディ
スプレイリストを記憶するためのさらに大きな容量のロ
ーカルメモリを必要とする。このため、低次のスレーブ
CPUは、通常、メインメモリを抱えるメインCPUが
受け持つようにしている。
レイリストに記述された頂点情報と同時に、上述したよ
うに、描画時のクリップ範囲や描画オフセット等のコン
テクストと呼ばれる環境パラメータ(描画設定条件)が
必要である。Rendering Subsystemは、各Geometry Subs
ystemより供給されたディスプレイリストに基づいた描
画処理を、そのディスプレイリストを供給したGeometry
Subsystemに対応するコンテクストに従って行う。しか
しながら、ディスプレイリストを供給するGeometry Sub
systemが切り替わる度に、コンテクストを再設定するこ
とは非常に面倒である。そこで、Rendering Subsystem
側が、Geometry Subsystemの個数分のコンテクストを保
持するようにしている。
ィスプレイリストに付加され、例えば、描画するオブジ
ェクト毎にGPU49に供給される。従って、GPU4
9は、オブジェクト毎に、そのオブジェクトに対応する
コンテクストに基づいて、描画処理を行うことができ
る。
mは、メインバス41を構成するデータバスとアドレス
バスを共有し、アドレスバスを介して現在アクセスして
いるGeometry SubsystemのIDを、またデータバスを介
して現在アクセスしているGeometry Subsystemが作成し
たディスプレイリストをそれぞれRendering Subsystem
に供給する。Rendering Subsystemは、供給されたID
に対応するコンテクストを選択し、このコンテクストに
基づいてディスプレイリストを解釈し、フレームバッフ
ァへの描画を行う。
先順位に従って描画装置を制御するようにすることによ
り、ディスプレイリストを保持するローカルメモリの容
量を、プロセッサ毎に最小限にすることができる。これ
により、ローカルメモリにコストをかけることなく、デ
ィスプレイリストの作成処理を並列化することができ
る。また、コンテクストを各描画処理装置に保持させる
ことにより、コンテクストの切り替え時におけるオーバ
ヘッドを減少させることができる。
インメモリを時分割で共有し、データの転送を行う場合
において、データの制御を、転送するデータ自身に埋め
込まれたメタ命令に従って行う方法について説明する。
ている。メタ命令は128ビットで構成され、そのうち
の64ビットのみが有効とされる。最初の16ビットに
は、転送すべきデータのサイズがセットされる。24ビ
ット目乃至31ビット目には、メタ命令のIDがセット
される。そして、32ビット目乃至63ビット目には、
転送すべきデータが記憶されているアドレス、または、
次に読み出すべきメタ命令が記憶されているアドレスが
セットされる。
タ命令のIDに応じて、以下のように制御される。
次のQWCワードを転送した後、パケットの次の番地の
メタ命令を実行する。IDが「cnts」である場合、
メタ命令の次のQWCワードをストール制御をしながら
転送した後、パケットの次の番地のメタ命令を実行す
る。IDが「next」の場合、メタ命令に続くQWC
ワードを転送した後、アドレスで示される番地に記憶さ
れているメタ命令が実行される。
で表される番地からQWCワードを転送した後、メタ命
令の次の番地のメタ命令を実行する。IDが「ref
s」の場合、ADDR番地からQWCワードをストール
制御を行いながら転送した後、メタ命令の次の番地のメ
タ命令を実行する。
くQWCワードを転送した後、パケットの次の番地をレ
ジスタにプッシュして、アドレスで示される番地に記憶
されているメタ命令を実行する。IDが「ret」の場
合、メタ命令に続くQWCワードを転送した後、レジス
タからポップした番地に記憶されているメタ命令を実行
する。IDが「end」の場合、メタ命令に続くQWC
ワードを転送した後、処理を終了する。
の場合の動作を示している。最初に、メインDMAC4
6は、レジスタDn_TADR(Tag Address)によっ
て指定されたアドレスから、1ワードをメタ命令ワード
として読み出す。この例の場合、そのメタ命令は「NE
XT ADDR=ADDR2,LEN=8」であるの
で、続く8qword(quadlet word)(1qword
=128ビット)のデータが転送された後、アドレスA
DDR2に記憶されているメタ命令「NEXTADDR
=ADDR1,LEN=2」が実行される。
DMACの制御により転送された後、アドレスADDR
1に記憶されているメタ命令「END ADDR=−,
LEN=8」が実行される。即ち、続く8qwordの
データが転送された後、処理を終了する。
場合の動作を示している。最初に、メインDMAC46
は、レジスタDn_TADRによって指定されたアドレ
スから、1ワードをメタ命令ワードとして読み出す。こ
の例の場合、「REF ADDR=ADDR2,LEN
=2」であるので、アドレス2より以降に記憶されてい
る2qwordのデータが転送され、次のメタ命令が実
行される。
DR1,LEN=8」が実行され、ADDR1より以降
に記憶されている8qwordのデータが転送され、次
のメタ命令が実行される。即ち、メタ命令「END A
DDR=−,LEN=8」が実行され、続く8qwor
dのデータが転送される。
の場合の動作を示している。最初に、メインDMAC4
6は、レジスタDn_TADRによって指定されたアド
レスから、1ワードをメタ命令ワードとして読み出す。
この例の場合、「CALLADDR=ADDR1,LE
N=0」であるので、アドレス1に記憶されているメタ
命令が実行される。即ち、メタ命令「CALL ADD
R=ADDR2,LEN=8」が実行され、続く8qw
ordのデータが転送された後、ADDR2に記憶され
ているメタ命令が実行される。
LEN=8」が実行され、続く8qwordのデータが
転送された後、リターンし、メタ命令「RET ADD
R=−,LEN=0」が実行される。これにより、次の
メタ命令「CALL ADDR=ADDR2,LEN=
8」が実行され、続く8qwordのデータが転送され
た後、ADDR2に記憶されているメタ命令が再度実行
される。
8」が実行され、続く8qwordのデータが転送され
た後、リターンし、次にメタ命令「END ADDR=
−,LEN=0」が実行され、処理を終了する。
令に従って、データ転送が制御される。
ータの転送が制御される様子を示す図である。CPU4
4がディスプレイリスト(DisplayList0)を作成してい
る間に、1フレーム前に作成されたディスプレイリスト
(DisplayList1)が第2ベクトル処理装置(VPE1)
48に転送される。
ル処理装置71が、図13に示すように、IDが「NE
XT」のメタ命令、コンテクスト、IDが「REF」の
メタ命令、IDが「REF」のメタ命令、マトリクス、
IDが「REF」のメタ命令、マトリクス、IDが「R
EF」のメタ命令、マトリクス、IDが「REF」のメ
タ命令、IDが「REF」のメタ命令、IDが「RE
F」のメタ命令、マトリクス、IDが「RET」のマト
リクスからなるディスプレイリストを作成する。
プレイリスト(DisplayList1)が第2ベクトル処理装置
48に転送される。即ち、IDが「NEXT」のメタ命
令が実行され、続くコンテクストが第2ベクトル処理装
置48に転送される。次に、IDが「REF」のメタ命
令が実行され、メインメモリ45内のオブジェクトデー
タベースの中のProgram0が参照される。このように、フ
レーム間で内容が変わらないデータは、ディスプレイリ
ストからメタ命令を使用して参照され、ディスプレイリ
スト間で共有される。このため、ディスプレイリストの
作成においては、フレーム毎に変化する位置データ(マ
トリクス)の更新だけとなる。
次元物体を記述するための3次元データ(Vertex of Ob
ject)、オブジェクトデータを解釈するためのプログラ
ム、およびオブジェクトの装飾にテクスチャマッピング
を行う場合に、テクスチャとなる画像データ(Texture
Image)が格納されている。
実行され、3次元座標データ(オブジェクトの頂点座標
データ)(Vertex of Object0)が参照される。次に、
マトリクスが第2ベクトル処理装置48に転送され、I
Dが「REF」の次のメタ命令が実行され、3次元座標
データ(Vertex of Object1)が参照される。次に、マ
トリクスが第2ベクトル処理装置48に転送される。
が実行され、再び3次元座標データ(Vertex of Object
1)が参照され、マトリクスが第2ベクトル処理装置4
8に転送される。そして、IDが「REF」の次のメタ
命令が実行され、プログラム(Program3)が参照され
る。次に、IDが「REF」の次のメタ命令が実行さ
れ、テクスチャとなる画像データが転送される。
モリ58に記憶されていない場合、オブジェクトデータ
(Vertex of Object4)の転送に先立って、テクスチャ
となる画像データがフレームメモリ58に転送される。
テクスチャとなる画像データがMDEC47からの解凍
データやサブバス42からの転送データであり、フレー
ム毎に変化するものである場合、後述するように、スト
ール機能が用いられ、データ転送の同期が取られる。
処理装置48の処理が一旦停止するので、この期間を最
小にするために、画像データの転送期間は、他のDMA
チャンネルを停止する。この指定もメタ命令の所定の制
御ビットにより行うことができる。例えば、図9に示し
たメタ命令の24ビット目および25ビット目にこの制
御ビットをセットすることができる。
実行され、3次元座標データ(Vertex of Object4)が
参照される。次に、マトリクスが第2ベクトル処理装置
48に転送され、IDが「RET」のメタ命令が実行さ
れ、処理を終了する。
図である。デバイス0(DEV0)からメインメモリにデー
タの転送が行われ、メインメモリからデバイス1(DEV
1)にデータの転送が行われる場合、メインメモリから
デバイス1にデータが転送されるときのメインメモリ上
での転送アドレスが、デバイス0からメインメモリにデ
ータが転送されるときのメインメモリ上での転送アドレ
スを越える間、メインメモリからデバイス1へのデータ
の転送をストールする。
5から第2ベクトル処理装置48にテクスチャとなる画
像データを転送するときのメインメモリ45上での転送
アドレスが、MDEC47からメインメモリ45にテク
スチャとなる画像データの転送が行われるときのメイン
メモリ45上での転送アドレスを越える間、メインメモ
リ45から第2ベクトル処理装置48へのテクスチャと
なる画像データの転送をストールする。このようにし
て、データの同期が取られる。
ストを構成するメタ命令を読み出し、それに従って、デ
ータを各プロセッサに分配する。従って、データを生成
する時点で、転送の順序や形態、あるいは転送の優先順
位を予めデータの中にプログラムすることにより、デー
タの性質に依存して、最適な転送を行うことができる。
また、データの転送順序をリスト形式で予め記述してお
くことにより、メモリ内に無駄な作業用のコピーデータ
を持つ必要がなく、無駄なメモリアクセスを軽減すると
ともに、ディスプレイリストのサイズを削減することが
できる。
ム毎に変更する部分だけを2重化して個別に記憶し、そ
の他の部分は共通のメモリ領域に記憶させるようにする
ことにより、ディスプレイリストを記憶するためのメモ
リ容量を削減することができる。従って、少ないメモリ
容量で多くのディスプレイリストを記憶することができ
る。
従ってデータの転送が行われるため、複数のプロセッサ
間でのデータの読み出しおよび書き込みの同期を取るこ
とを容易にすることができ、メモリ内にダブルバッファ
を構成することなく、複数のプロセッサがメモリを共有
するようにすることができる。
ROMにデータを記憶させるようにしたが、他の記録媒
体を用いるようにすることも可能である。
ば、生成手段が、演算装置に転送すべき3次元グラフィ
ックス処理のためのデータと、データの演算装置への転
送を制御する命令とからなるリストを生成するようにし
たので、データの転送順序や優先順位等を予めデータの
中にプログラムすることができ、データの性質に依存し
た最適な転送を行うことができる。
メモリは、演算装置に転送すべき3次元グラフィックス
処理のためのデータと、データの演算装置への転送を制
御する命令とからなるリストを記憶するようにしたの
で、予めデータに埋め込まれた命令に従って、データの
性質に応じた最適な処理を行うことができる。
転送手段が、メモリに記憶された演算装置に転送すべき
3次元グラフィックス処理のためのデータと、データの
演算装置への転送を制御する命令とからなるリストを読
み出し、命令に従って、データを演算装置のいずれかに
転送するようにしたので、データに応じて、メモリ資源
を各プロセッサに効率的に分配することができる。
求項9に記載の情報処理方法によれば、演算装置に転送
すべき3次元グラフィックス処理のためのデータと、デ
ータの演算装置への転送を制御する命令とからなるリス
トを生成し、メモリに記憶されたリストを読み出し、リ
ストを構成する命令に従って、データを演算装置のいず
れかに転送するようにしたので、データの転送順序や優
先順位等を予めデータの中にプログラムすることがで
き、データに応じて、メモリ資源を各プロセッサに効率
的に分配することができる。
機の一例を示す平面図である。
OMの一例を示す平面図である。
を示すブロック図である。
4、第2ベクトル処理装置48、メインメモリ45、G
PU49の詳細な構成例を示すブロック図である。
トの処理手順を示す図である。
にした場合の家庭用ゲーム機1の他の構成例を示すブロ
ック図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
行われる手順を説明する図である。
スク装着部, 17操作装置, 40 CD−ROM,
41 メインバス, 42 サブバス,43 SBU
SIF, 44 メインCPU, 45 メインメモ
リ, 46メインDMAC, 47 MPEGデコー
ダ, 48 第2ベクトル処理装置,49 画像処理装
置(GPU), 50 サブCPU, 51 サブメモ
リ,52 サブDMAC, 53 ROM, 56 C
D−ROMドライブ, 58 フレームメモリ, 94
CPUコア, 98,103 マイクロメモリ,9
9,104 FMAC, 100,106 DIV,
101,107 VU−MEM, 102,108 P
KE
Claims (9)
- 【請求項1】 複数の演算装置がバスとメモリを時分割
で共有し、並列に3次元グラフィックス処理を行う情報
処理装置であって、 前記演算装置に転送すべき3次元グラフィックス処理の
ためのデータと、前記データの前記演算装置への転送を
制御する命令とからなるリストを生成する生成手段を備
えることを特徴とする情報処理装置。 - 【請求項2】 複数の演算装置がバスとメモリを時分割
で共有し、並列に3次元グラフィックス処理を行う情報
処理装置であって、 前記メモリは、前記演算装置に転送すべき3次元グラフ
ィックス処理のためのデータと、前記データの前記演算
装置への転送を制御する命令とからなるリストを記憶す
ることを特徴とする情報処理装置。 - 【請求項3】 複数の演算装置がバスとメモリを時分割
で共有し、並列に3次元グラフィックス処理を行う情報
処理装置であって、 前記メモリに記憶された前記演算装置に転送すべき3次
元グラフィックス処理のためのデータと、前記データの
前記演算装置への転送を制御する命令とからなるリスト
を読み出し、前記命令に従って、前記データを前記演算
装置のいずれかに転送する転送手段を備えることを特徴
とする情報処理装置。 - 【請求項4】 前記メモリは、第1の領域と第2の領域
に仮想的に分割され、 所定のフレームに対応する所定の前記リストが前記第1
の領域に書き込まれるとともに、 他のフレームに対応する他の前記リストが前記第2の領
域から読み出されることを特徴とする請求項2に記載の
情報処理装置。 - 【請求項5】 前記転送手段は、前記メモリの所定の領
域に対して、複数の前記演算装置が時分割でデータの読
み出しおよび書き込みを行う場合において、前記領域か
ら前記データを読み出すアドレスが、前記領域に対して
前記データを書き込むアドレスより大きい間、前記領域
からの前記データの読み出しを待機させることを特徴と
する請求項3に記載の情報処理装置。 - 【請求項6】 前記転送手段は、前記メモリに記憶され
ている前記リストを構成する前記命令に従って、前記リ
ストを構成する前記データを所定の前記演算装置に転送
する間、他の前記演算装置による前記データへのアクセ
スを待機させることを特徴とする請求項3に記載の情報
処理装置。 - 【請求項7】 前記メモリは、前記リストのうち、フレ
ーム毎に変更する部分だけを2重化して、前記第1の領
域および前記第2の領域に記憶させることを特徴とする
請求項4に記載の情報処理装置。 - 【請求項8】 複数の演算装置がバスとメモリを時分割
で共有し、並列に3次元グラフィックス処理を行う情報
処理装置であって、 前記演算装置に転送すべき3次元グラフィックス処理の
ためのデータと、前記データの前記演算装置への転送を
制御する命令とからなるリストを生成する生成手段と、 前記メモリに記憶された前記リストを読み出し、前記リ
ストを構成する前記命令に従って、前記データを前記演
算装置のいずれかに転送する転送手段を備えることを特
徴とする情報処理装置。 - 【請求項9】 複数の演算装置がバスとメモリを時分割
で共有し、並列に3次元グラフィックス処理を行う情報
処理方法であって、 前記演算装置に転送すべき3次元グラフィックス処理の
ためのデータと、前記データの前記演算装置への転送を
制御する命令とからなるリストを生成するステップと、 前記メモリに記憶された前記リストを読み出し、前記リ
ストを構成する前記命令に従って、前記データを前記演
算装置のいずれかに転送するステップとを備えることを
特徴とする情報処理方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07493097A JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
AU59388/98A AU730429B2 (en) | 1997-03-27 | 1998-03-19 | Information processing apparatus and information processing method |
TW087104098A TW394906B (en) | 1997-03-27 | 1998-03-19 | Informaion processing apparatus and information processing method |
CA002232904A CA2232904A1 (en) | 1997-03-27 | 1998-03-20 | Information processing apparatus and information processing method |
DE69820143T DE69820143T2 (de) | 1997-03-27 | 1998-03-25 | Datenverarbeitungsgerät und -verfahren |
EP98302255A EP0871142B1 (en) | 1997-03-27 | 1998-03-25 | Information processing apparatus and methods |
US09/048,137 US6219073B1 (en) | 1997-03-27 | 1998-03-25 | Apparatus and method for information processing using list with embedded instructions for controlling data transfers between parallel processing units |
CN98109421A CN1107923C (zh) | 1997-03-27 | 1998-03-27 | 信息处理装置及信息处理方法 |
KR1019980010671A KR100562692B1 (ko) | 1997-03-27 | 1998-03-27 | 정보처리장치및정보처리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07493097A JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10269165A true JPH10269165A (ja) | 1998-10-09 |
JP3739888B2 JP3739888B2 (ja) | 2006-01-25 |
Family
ID=13561575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07493097A Expired - Fee Related JP3739888B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6219073B1 (ja) |
EP (1) | EP0871142B1 (ja) |
JP (1) | JP3739888B2 (ja) |
KR (1) | KR100562692B1 (ja) |
CN (1) | CN1107923C (ja) |
AU (1) | AU730429B2 (ja) |
CA (1) | CA2232904A1 (ja) |
DE (1) | DE69820143T2 (ja) |
TW (1) | TW394906B (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004078979A (ja) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
JP2004252990A (ja) * | 2001-03-22 | 2004-09-09 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US7236998B2 (en) | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US7318218B2 (en) | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7415703B2 (en) | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7475257B2 (en) | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7882273B2 (en) | 2007-06-28 | 2011-02-01 | Nec System Technologies, Ltd. | Data transfer system, data transfer method, host apparatus and image forming apparatus |
US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
US9268706B2 (en) | 2011-08-01 | 2016-02-23 | Kabushiki Kaisha Toshiba | Information processing device including host device and semiconductor memory device having plurality of address conversion information |
US9396141B2 (en) | 2013-08-07 | 2016-07-19 | Kabushiki Kaisha Toshiba | Memory system and information processing device by which data is written and read in response to commands from a host |
US9524121B2 (en) | 2012-04-27 | 2016-12-20 | Kabushiki Kaisha Toshiba | Memory device having a controller unit and an information-processing device including a memory device having a controller unit |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000155798A (ja) * | 1998-11-18 | 2000-06-06 | Toshiba Corp | 機器制御方法および機器制御システム |
JP3780732B2 (ja) * | 1999-03-10 | 2006-05-31 | 株式会社日立製作所 | 分散制御システム |
US6532018B1 (en) | 1999-04-19 | 2003-03-11 | Microsoft Corporation | Combined floating-point logic core and frame buffer |
US6397132B1 (en) | 1999-09-30 | 2002-05-28 | Siemens Automotive Corporation | Electronic thronttle control with accident recordal unit |
US6807620B1 (en) | 2000-02-11 | 2004-10-19 | Sony Computer Entertainment Inc. | Game system with graphics processor |
US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US7231500B2 (en) | 2001-03-22 | 2007-06-12 | Sony Computer Entertainment Inc. | External data interface in a computer architecture for broadband networks |
US7516334B2 (en) | 2001-03-22 | 2009-04-07 | Sony Computer Entertainment Inc. | Power management for processing modules |
US7382373B2 (en) * | 2003-12-19 | 2008-06-03 | Intel Corporation | Method and apparatus for producing animation |
KR101826121B1 (ko) | 2011-03-25 | 2018-02-06 | 인텔 코포레이션 | 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 메모리 프래그먼트 |
EP2710481B1 (en) * | 2011-05-20 | 2021-02-17 | Intel Corporation | Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines |
EP2972836B1 (en) | 2013-03-15 | 2022-11-09 | Intel Corporation | A method for emulating a guest centralized flag architecture by using a native distributed flag architecture |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63226764A (ja) * | 1987-03-17 | 1988-09-21 | Fanuc Ltd | 高速浮動小数点演算システム |
US5010515A (en) * | 1987-07-28 | 1991-04-23 | Raster Technologies, Inc. | Parallel graphics processor with workload distributing and dependency mechanisms and method for distributing workload |
JPH01181163A (ja) * | 1988-01-13 | 1989-07-19 | Seiko Instr & Electron Ltd | 図形表示システム |
US5136717A (en) * | 1988-11-23 | 1992-08-04 | Flavors Technology Inc. | Realtime systolic, multiple-instruction, single-data parallel computer system |
US5187793A (en) * | 1989-01-09 | 1993-02-16 | Intel Corporation | Processor with hierarchal memory and using meta-instructions for software control of loading, unloading and execution of machine instructions stored in the cache |
EP0389175A3 (en) * | 1989-03-15 | 1992-11-19 | Fujitsu Limited | Data prefetch system |
JPH04219859A (ja) * | 1990-03-12 | 1992-08-10 | Hewlett Packard Co <Hp> | 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ |
US5321505A (en) * | 1991-01-11 | 1994-06-14 | Microelectronics & Computer Technology Corporation | Computer scalable visualization system |
US5250940A (en) * | 1991-01-18 | 1993-10-05 | National Semiconductor Corporation | Multi-mode home terminal system that utilizes a single embedded general purpose/DSP processor and a single random access memory |
US5335322A (en) * | 1992-03-31 | 1994-08-02 | Vlsi Technology, Inc. | Computer display system using system memory in place or dedicated display memory and method therefor |
WO1994002295A1 (en) * | 1992-07-17 | 1994-02-03 | Eero Kivimaa | An arrangement for fixing the blades of a frame saw |
US5325485A (en) * | 1992-10-30 | 1994-06-28 | International Business Machines Corporation | Method and apparatus for displaying primitives processed by a parallel processor system in a sequential order |
JP3304444B2 (ja) * | 1992-11-30 | 2002-07-22 | 富士通株式会社 | ベクトル処理装置 |
JPH06274578A (ja) * | 1993-03-18 | 1994-09-30 | Fuji Facom Corp | 画像情報処理方式 |
US5450542A (en) | 1993-11-30 | 1995-09-12 | Vlsi Technology, Inc. | Bus interface with graphics and system paths for an integrated memory system |
JP2634141B2 (ja) * | 1994-01-19 | 1997-07-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム |
US5706478A (en) * | 1994-05-23 | 1998-01-06 | Cirrus Logic, Inc. | Display list processor for operating in processor and coprocessor modes |
US5657479A (en) * | 1995-12-04 | 1997-08-12 | Silicon Graphics, Inc. | Hierarchical display list processing in graphics data retrieval system |
US5917505A (en) * | 1995-12-19 | 1999-06-29 | Cirrus Logic, Inc. | Method and apparatus for prefetching a next instruction using display list processing in a graphics processor |
US5983326A (en) * | 1996-07-01 | 1999-11-09 | Sun Microsystems, Inc. | Multiprocessing system including an enhanced blocking mechanism for read-to-share-transactions in a NUMA mode |
US5996058A (en) * | 1996-08-19 | 1999-11-30 | Samsung Electronics Company, Ltd. | System and method for handling software interrupts with argument passing |
-
1997
- 1997-03-27 JP JP07493097A patent/JP3739888B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-19 TW TW087104098A patent/TW394906B/zh not_active IP Right Cessation
- 1998-03-19 AU AU59388/98A patent/AU730429B2/en not_active Expired
- 1998-03-20 CA CA002232904A patent/CA2232904A1/en not_active Abandoned
- 1998-03-25 EP EP98302255A patent/EP0871142B1/en not_active Expired - Lifetime
- 1998-03-25 US US09/048,137 patent/US6219073B1/en not_active Expired - Lifetime
- 1998-03-25 DE DE69820143T patent/DE69820143T2/de not_active Expired - Lifetime
- 1998-03-27 KR KR1019980010671A patent/KR100562692B1/ko not_active IP Right Cessation
- 1998-03-27 CN CN98109421A patent/CN1107923C/zh not_active Expired - Lifetime
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7392511B2 (en) | 2001-03-22 | 2008-06-24 | International Business Machines Corporation | Dynamically partitioning processing across plurality of heterogeneous processors |
JP2004252990A (ja) * | 2001-03-22 | 2004-09-09 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
JP4489399B2 (ja) * | 2001-03-22 | 2010-06-23 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサでのデータ処理方法及びデータ処理システム |
JP2004078979A (ja) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
US7475257B2 (en) | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7415703B2 (en) | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7318218B2 (en) | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7236998B2 (en) | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
US7882273B2 (en) | 2007-06-28 | 2011-02-01 | Nec System Technologies, Ltd. | Data transfer system, data transfer method, host apparatus and image forming apparatus |
US9268706B2 (en) | 2011-08-01 | 2016-02-23 | Kabushiki Kaisha Toshiba | Information processing device including host device and semiconductor memory device having plurality of address conversion information |
US9542117B2 (en) | 2011-08-01 | 2017-01-10 | Kabushiki Kaisha Toshiba | Information processing device including host device and semiconductor memory device having a plurality of address conversion information |
US9870155B2 (en) | 2011-08-01 | 2018-01-16 | Toshiba Memory Corporation | Information processing device including host device and semiconductor memory device having a block rearrangement to secure free blocks |
US10331356B2 (en) | 2011-08-01 | 2019-06-25 | Toshiba Memory Corporation | Data writing processing into memory of a semiconductor memory device by using a memory of a host device |
US10949092B2 (en) | 2011-08-01 | 2021-03-16 | Toshiba Memory Corporation | Memory system with block rearrangement to secure a free block based on read valid first and second data |
US11537291B2 (en) | 2011-08-01 | 2022-12-27 | Kioxia Corporation | Data reading and writing processing from and to a semiconductor memory and a memory of a host device by using first and second interface circuits |
US11868618B2 (en) | 2011-08-01 | 2024-01-09 | Kioxia Corporation | Data reading and writing processing from and to a semiconductor memory and a memory of a host device by using first and second interface circuits |
US9524121B2 (en) | 2012-04-27 | 2016-12-20 | Kabushiki Kaisha Toshiba | Memory device having a controller unit and an information-processing device including a memory device having a controller unit |
US9396141B2 (en) | 2013-08-07 | 2016-07-19 | Kabushiki Kaisha Toshiba | Memory system and information processing device by which data is written and read in response to commands from a host |
Also Published As
Publication number | Publication date |
---|---|
EP0871142A3 (en) | 1999-11-03 |
TW394906B (en) | 2000-06-21 |
CN1198557A (zh) | 1998-11-11 |
KR19980080758A (ko) | 1998-11-25 |
CN1107923C (zh) | 2003-05-07 |
AU730429B2 (en) | 2001-03-08 |
EP0871142A2 (en) | 1998-10-14 |
AU5938898A (en) | 1998-10-01 |
JP3739888B2 (ja) | 2006-01-25 |
CA2232904A1 (en) | 1998-09-27 |
KR100562692B1 (ko) | 2006-10-24 |
DE69820143D1 (de) | 2004-01-15 |
US6219073B1 (en) | 2001-04-17 |
EP0871142B1 (en) | 2003-12-03 |
DE69820143T2 (de) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3681026B2 (ja) | 情報処理装置および方法 | |
JP3739888B2 (ja) | 情報処理装置および方法 | |
KR100527324B1 (ko) | 정보처리장치 | |
US7196710B1 (en) | Method and apparatus for buffering graphics data in a graphics system | |
US6559854B2 (en) | Image creation device | |
JP2002189629A (ja) | 機能拡張型メモリコントローラを備えるグラフィックス処理システム | |
KR20040015757A (ko) | 시간 할당기를 갖는 그래픽 렌더링 엔진을 포함하는 장치,방법 및 시스템 | |
JP2001243481A (ja) | 画像生成装置 | |
EP1255227A1 (en) | Vertices index processor | |
EP1326204B1 (en) | Data processing system and method, computer program, and recorded medium | |
JP4088297B2 (ja) | プロセッサ | |
JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
AU5012001A (en) | Information processing apparatus and information processing method | |
MXPA98006707A (en) | Information processing device and entertainment system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |