JP2004078979A - プロセッサでのデータ処理方法及びデータ処理システム - Google Patents
プロセッサでのデータ処理方法及びデータ処理システム Download PDFInfo
- Publication number
- JP2004078979A JP2004078979A JP2003335660A JP2003335660A JP2004078979A JP 2004078979 A JP2004078979 A JP 2004078979A JP 2003335660 A JP2003335660 A JP 2003335660A JP 2003335660 A JP2003335660 A JP 2003335660A JP 2004078979 A JP2004078979 A JP 2004078979A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- location
- status
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
Abstract
【解決手段】 上記アーキテクチャは、均一なモジュラー構造と、共通のコンピューティング・モジュールと、均一なソフトウェア・セルとを用いる。共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。共用メイン・メモリからのデータの調整された読み出しと書き込みを処理ユニットによって行うための同期システムと方法とが提供される。
【選択図】 図2
Description
なお、本発明によれば、プロセッサでのデータ処理方法であって、前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリと、メイン・メモリとを有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記1つのメモリ・ロケーションへの第1データの書き込みを開始するステップと、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止するステップと、を有し、更に、
前記ステータス状態が、更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータスを示す場合は、前記第1データを前記1つのメモリ・ロケーションに書き込むステップと、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報で指定されたローカル・メモリの格納位置へ前記第1データを読み込むステップと、をさらに有することを特徴とする方法も提供される。
この場合、前記1つのメモリ・ロケーションと関連する追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの書き込みを許可するステップをさらに有することを特徴とする方法、及び、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データを、前記1つのメモリ・ロケーションへ書き込み、かつ前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第1ステータスを示すように変更するステップをさらに有することを特徴とする方法も提供できる。
また、プロセッサでのデータ処理方法であって、
前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリと、メイン・メモリとを有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読込みを許可するステップと、を有し、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連づけられた追加格納セグメントを含み、当該追加格納セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータの記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータの記憶のために予約されていないことを示す第2予約状態とを有し、
前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのメモリ・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加格納セグメントに格納されている予約情報を、前記第2予約状態から前記第1予約状態に変更するステップを有し、更に、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの読み込みを一時的に禁止するステップを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータス状態の前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が他のステータス状態であると、前記評価するステップにおいて評価された場合は、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報を、更に他のステータス状態を示すように変更し、かつ当該状態情報に前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップをさらに有することを特徴とする方法も提供できる。
この場合、前記1つのメモリ・ロケーションに第2データの書き込みを行う際に、当該メモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納されている前記状態情報が、前記更に他のステータス状態を示す場合は、前記第2データを、前記1つのメモリ・ロケーションに書き込み、かつ、当該1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納されている前記状態情報を、前記他のステータス状態を示すように変更し、更に、前記1つのメモリ・ロケーションから、前記更に他のステータス状態での前記状態情報に与えられた前記1つのローカル格納位置のアドレスへと前記第2データを読み出し、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納されている予約情報を、前記第2予約状態を示すように変更するステップをさらに有することを特徴とする方法も提供される。
また、プロセッサでのデータ処理方法であって、
前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリと、メイン・メモリとを有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読込みを許可するステップと、を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態であると評価された場合は、前記第1データの読み込みを一時的に禁止するステップを有し、更に、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータス状態の前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が他のステータス状態であると、前記評価するステップにおいて評価された場合は、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報を、更に他のステータス状態を示すように変更し、かつ当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータスを示す場合は、前記第1データの読込みを禁止するステップをさらに有することを特徴とする方法も提供できる。
この場合、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第1ステータス状態を示す場合は、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ前記第1データを読み込み、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記他のステータス状態を示すように変更するステップをさらに有することを特徴とする方法も提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットを有するプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記メモリ・ロケーションへの第1データの書き込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止する手段と、を有し、
前記ステータス状態が、更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が、前記更に他のステータスを示す場合は、前記1つのメモリ・ロケーションに前記第1データを書き込む手段と、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報に指定されたローカル・メモリの格納位置へ、前記第1データを読み込む手段と、をさらに有することを特徴とするシステムも提供できる。
この場合、前記1つのメモリ・ロケーションと関連付けられた前記追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの書き込みを許可する手段をさらに有することを特徴とするシステムも提供できる。また、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記1つのメモリ・ロケーションへ前記第1データを書き込み、かつ前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第1ステータス状態を示すように変更する手段をさらに有することを特徴とするシステムも提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータの前記ステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する手段と、を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの読み込みを一時的に禁止する手段をさらに有し、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連付けられた追加格納セグメントを含み、当該追加格納セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータの記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータの記憶のために予約されていないことを示す第2予約状態とを有し、前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのメモリ・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加格納セグメントに格納されている前記予約情報を、前記第2予約状態から前記第1予約状態に変更する手段を有し、更に、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの読み込みを一時的に禁止する手段を備え、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報には、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスが含まれ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が前記他のステータス状態であると、前記評価するステップにおいて評価された場合は、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記更に他のステータス状態を示すように変更し、かつ当該状態情報に前記第1データが送られる対象となるローカル格納位置のアドレスを与える手段をさらに有することを特徴とするシステムも提供できる。
この場合、前記1つのメモリ・ロケーションに第2データの書き込みを行う際に、当該メモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータス状態を示す場合は、当該1つのメモリ・ロケーションへ前記第2データを書き込み、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記他のステータス状態を示すように変更し、さらに、前記1つのメモリ・ロケーションから、前記更に他のステータス状態での前記状態情報に与えられた前記1つのローカル格納位置のアドレスへと前記第2データを読み出し、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納された前記予約情報を、前記第2予約状態に変更する手段をさらに有することを特徴とするシステムも提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータの前記ステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する手段と、を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記第1データの読み込みを一時的に禁止する手段をさらに有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が他のステータス状態であると、前記評価する手段において評価された場合は、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報を、更に他のステータス状態を示すように変更し、かつ当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータスを示す場合は、前記第1データの読込みを禁止する手段をさらに有することを特徴とするシステムも提供できる。
この場合、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第1ステータス状態を示す場合は、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ、前記第1データを読み込み、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納されている前記状態情報を、前記他のステータス状態を示すように変更する手段をさらに有することを特徴とするシステムも提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記メモリ・ロケーションへの第1データの書き込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止する操作が可能であるメモリ・コントローラを有し、
前記ステータス状態が、更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報に、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータスを示す場合は、前記1つのメモリ・ロケーションに前記第1データを書き込む操作がさらに可能であり、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報に指定されたローカル・メモリの格納位置へ、前記第1データを自動的に読み込む操作が可能であることを特徴とするシステムも提供できる。
この場合、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合に、前記第1データの書込みを許可する操作が可能であることを特徴とするシステムも提供できる。更に、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合に、前記メモリ・コントローラによって、前記1つのメモリ・ロケーションへ前記第1データを書き込む操作が可能であり、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第1ステータス状態を示すように変更する操作が可能であることを特徴とするシステムも提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する前記状態情報を格納するのであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する操作が可能であるメモリ・コントローラを有し、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加格納セグメント内に格納された前記状態情報が、前記他のステータス状態であると評価された場合は、前記メモリ・コントローラによって、前記第1データの読み込みを一時的に禁止する操作が可能であり、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連付けられた追加記憶セグメントを含み、当該追加記憶セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータ記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータ記憶のために予約されていないことを示す第2予約状態とを有し、
前記メモリ・コントローラが、更に、前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのローカル・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加メモリ・セグメントに格納されている前記予約情報を、前記第2予約状態から前記第1予約状態に変更する操作が可能であり、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加格納セグメント内に格納された前記状態情報が、前記他のステータス状態を示す場合は、前記メモリ・コントローラによって、前記第1データの読み込みを一時的に禁止する操作が可能であり、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報には、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内に格納位置のアドレスが含まれ、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が、前記他のステータス状態であると評価された場合は、前記メモリ・コントローラが、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記更に他のステータス状態を示すように変更し、かつ当該状態情報に前記1つのローカル格納位置のアドレスを与える操作が可能であることを特徴とするシステムも提供できる。この場合、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションに第2データの書き込みを行う際に、当該1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータス状態を示す場合に、前記1つのメモリ・ロケーションに前記第2データを書き込み、前記1つのメモリ・ロケーションと関連する追加メモリ・セグメント内に格納された前記状態情報を、前記他のステータス状態を示すように変更し、更に、前記1つのメモリ・ロケーションから、前記更に他のステータス状態での前記状態情報に与えられた前記1つのローカル格納位置のアドレスへと前記第2データを読み出し、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納された前記予約情報を、前記第2予約状態を示すように変更する操作が可能であることを特徴とするシステムも提供できる。
また、データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する前記状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移すること、及び他のステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する操作が可能であるメモリ・コントローラを有し、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加格納セグメント内に格納された前記状態情報が、前記他のステータス状態であると評価された場合は、前記メモリ・コントローラによって、前記第1データの読み込みを一時的に禁止する操作が可能であり、
前記1つのメモリ・ロケーションと関連づけられた追加メモリ・セグメント内に格納された前記状態情報は、さらに更に他のステータスに遷移可能で、前記更に他のステータスの前記状態情報に、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が他のステータス状態であると、前記評価するステップにおいて評価された場合は、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報を、更に他のステータス状態を示すように変更し、かつ当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップを有し、
前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記更に他のステータスを示す場合に、前記メモリ・コントローラによって、前記第1データの読み込みを禁止する操作が可能であることを特徴とするシステムも提供できる。なお、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、第1ステータス状態を示す場合は、前記メモリ・コントローラによって、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ前記第1データを読み込む操作が可能であり、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記他のステータス状態に変更する操作が可能であることを特徴とするシステムを提供することもできる。
1010 キー
102 セル
104 ネットワーク
106 クライアント
108 サーバーコンピュータ
1104 光インターフェース
1108 バス
1118 ポート
1122 ポート
1126 光導波路
1160 光インターフェース
1162 光インターフェース
1164 光インターフェース
1166 光インターフェース
1182 光インターフェース
1184 光インターフェース
1186 光インターフェース
1188 光インターフェース
1188 光インターフェース
1190 光インターフェース
1190 光インターフェース
1206 コントロール
1212 ユニット
1221 クロスバ交換機
1232 外部ポート
1234 コントロール
1240 ユニット
1242 コントロール
1244 バンク
1406 ブロック
1414 バンク
1416 バンク
1504 ノード
1607 バス
1608 バス
1722 制御回路
1724 制御論理回路
1726 ストレージ
1728 ロケーション
1729 セグメント
1731 ロケーション
1732 ロケーション
1742 制御論理回路
1746 ロケーション
1750 ロケーション
1752 セグメント
1760 セグメント
1762 セグメント
1880 エンプティ状態
1882 フル状態
1884 ブロッキング状態
1902 キー管理テーブル
1906 キー
1908 マスク
2006 格納位置
2008 セグメント
2010 セグメント
2012 キー
2102 アクセス管理テーブル
2106 アドレス
2110 キー
2110 キーマスク
223 バス
227 高帯域メモリ接続部
2302 セル
2308 ヘッダ
2320 ヘッダ
2322 インターフェース
2332 実行セクション
2334 リスト
2520 サンドボックス
2522 サンドボックス
2524 サンドボックス
2526 サンドボックス
2704 サンドボックス
2706 宛先サンドボックス
301 広帯域エンジン
311 バス
313 広帯域メモリ接続部
317 インターフェース
319 外部バス
406 メモリ
408 内部バス
410 レジスタ
412 浮動小数点演算ユニット
414 整数演算ユニット
420 バス
506 パッケージの中に光インターフェース
508 エンジン
510 画像用キャッシュ
Claims (23)
- プロセッサでのデータ処理方法であって、前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリを有し、かつ、当該プロセッサは、メイン・メモリからのデータの読み出し及び当該メイン・メモリへのデータの書き込みが可能なものであり、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記1つのメモリ・ロケーションへの第1データの書き込みを開始するステップと、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止するステップと、を有し、更に、
前記ステータス状態が、第2ステータスに遷移可能で、前記第2ステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とする方法。 - 請求項1記載の方法において、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータスを示す場合は、前記第1データを前記1つのメモリ・ロケーションに書き込むステップと、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報で指定されたローカル・メモリの格納位置へ前記第1データを読み込むステップをさらに有することを特徴とする方法。
- プロセッサでのデータ処理方法であって、
前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリを有し、かつ、当該プロセッサは、メイン・メモリからのデータの読み出し及び当該メイン・メモリへのデータの書き込みが可能なものであり、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読込みを許可するステップと、を有し、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連づけられた追加格納セグメントを含み、当該追加格納セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータの記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータの記憶のために予約されていないことを示す第2予約状態とを有し、
前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのメモリ・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加格納セグメントに格納されている予約情報を、前記第2予約状態から前記第1予約状態に変更するステップを有し、更に、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに第2ステータスに遷移可能で、前記第2ステータス状態の前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とする方法。 - 請求項3記載の方法において、前記ステータス状態が前記第2ステータス状態を示すように変更されたときに、当該状態情報に前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップをさらに有することを特徴とする方法。
- 請求項4に記載の方法において、前記1つのメモリ・ロケーションに第2データの書き込みを行う際に、当該メモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納されている前記状態情報が、前記第2ステータス状態を示す場合は、前記第2データを、前記1つのメモリ・ロケーションに書き込み、更に、前記1つのメモリ・ロケーションから、前記第2ステータス状態での前記状態情報に与えられた前記1つのローカル格納位置のアドレスへと前記第2データを読み出し、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納されている予約情報を、前記第2予約状態を示すように変更するステップをさらに有することを特徴とする方法。
- プロセッサでのデータ処理方法であって、
前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリを有し、かつ、当該プロセッサは、メイン・メモリからのデータの読み出し及び当該メイン・メモリへのデータの書き込みが可能なものであり、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であるように成す前記データ処理方法において、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報を評価するステップと、
前記1つのメモリ・ロケーションに関連した追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読込みを許可するステップと、を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、第2ステータスに遷移可能で、前記第2ステータス状態の前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とする方法。 - 請求項6記載の方法において、
前記ステータス状態が前記第2ステータス状態を示すように変更されたときに、当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与えるステップを有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータスを示す場合は、前記第1データの読込みを禁止するステップをさらに有することを特徴とする方法。 - 請求項3又は6に記載のデータ処理方法において、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第1ステータス状態を示す場合は、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ前記第1データを読み込むステップをさらに有することを特徴とする方法。
- データ処理システムにおいて、
少なくとも1つの処理ユニットを有するプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記メモリ・ロケーションへの第1データの書き込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止する手段と、を有し、
前記ステータス状態が、第2ステータスに遷移可能で、前記第2ステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項9記載のシステムにおいて、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が、前記第2ステータスを示す場合は、前記1つのメモリ・ロケーションに前記第1データを書き込む手段と、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報に指定されたローカル・メモリの格納位置へ、前記第1データを読み込む手段と、をさらに有することを特徴とするシステム。
- データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する手段と、を有し、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連付けられた追加格納セグメントを含み、当該追加格納セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータの記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータの記憶のために予約されていないことを示す第2予約状態とを有し、前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのメモリ・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加格納セグメントに格納されている前記予約情報を、前記第2予約状態から前記第1予約状態に変更する手段を有し、更に、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに第2ステータスに遷移可能で、前記第2ステータスの前記状態情報には、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスが含まれ、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項11記載のシステムにおいて、前記状態情報が前記第2ステータス状態を示すように変更されたときに、当該状態情報に前記第1データが送られる対象となるローカル格納位置のアドレスを与える手段をさらに有することを特徴とするシステム。
- 請求項12記載のシステムにおいて、前記1つのメモリ・ロケーションに第2データの書き込みを行う際に、当該メモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータス状態を示す場合は、当該1つのメモリ・ロケーションへ前記第2データを書き込み、さらに、前記1つのメモリ・ロケーションから、前記第2ステータス状態での前記状態情報に与えられた前記1つのローカル格納位置のアドレスへと前記第2データを読み出し、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納された前記予約情報を、前記第2予約状態に変更する手段をさらに有することを特徴とするシステム。
- データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報を評価する手段と、
前記1つのメモリ・ロケーションに関連付けられた前記追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する手段と、を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに第2ステータスに遷移可能で、前記第2ステータスの前記状態情報が、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項14記載のシステムにおいて、前記ステータス状態が前記第2ステータス状態を示すように変更されたときに、当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与える手段を有し、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータスを示す場合は、前記第1データの読込みを禁止する手段をさらに有することを特徴とするシステム。 - 請求項11又は14に記載のシステムにおいて、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第1ステータス状態を示す場合は、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ、前記第1データを読み込む手段をさらに有することを特徴とするシステム。
- データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記メモリ・ロケーションへの第1データの書き込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止する操作が可能であるメモリ・コントローラを有し、
前記ステータス状態が、第2ステータスに遷移可能で、前記第2ステータスの前記状態情報に、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項17記載のシステムにおいて、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータスを示す場合は、前記1つのメモリ・ロケーションに前記第1データを書き込む操作がさらに可能であり、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報に指定されたローカル・メモリの格納位置へ、前記第1データを自動的に読み込む操作が可能であることを特徴とするシステム。
- データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する前記状態情報を格納するのであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する操作が可能であるメモリ・コントローラを有し、
前記第1ローカル・メモリが、複数のローカル格納位置を有し、各々の前記ローカル格納位置は、前記第1ローカル・メモリにおいて前記ローカル格納位置に関連付けられた追加格納セグメントを含み、当該追加格納セグメントは、当該ローカル格納位置の予約状態に関する予約情報を格納するものであり、前記予約状態は、前記ローカル格納位置がデータ記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータ記憶のために予約されていないことを示す第2予約状態とを有し、
前記メモリ・コントローラが、更に、前記1つの処理ユニットの前記指示に応答して、前記第1ローカル・メモリにおける前記複数のローカル格納位置のうち、前記1つのメモリ・ロケーションから読み込まれた第1データが送られる対象となるローカル格納位置に関連付けられた追加格納セグメントに格納されている前記予約情報を、前記第2予約状態から前記第1予約状態に変更する操作が可能であり、
前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報は、さらに第2ステータスに遷移可能で、前記第2ステータスの前記状態情報には、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内に格納位置のアドレスが含まれ、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項19記載のシステムにおいて、前記状態情報が前記第2ステータス状態を示すように変更されたときに、当該状態情報に前記1つのローカル格納位置のアドレスを与える操作が可能であることを特徴とするシステム。
- データ処理システムにおいて、
少なくとも1つの処理ユニットから成るプロセッサと、
前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、
メイン・メモリと、を有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられた追加メモリ・セグメントを含み、当該追加メモリ・セグメントは、当該メモリ・ロケーションに格納されたデータのステータス状態に関する前記状態情報を格納するものであり、前記ステータス状態は、第1ステータスへ遷移することが可能であり、
前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている状態情報が、前記第1ステータス状態であると評価された場合は、前記第1データの読み込みを許可する操作が可能であるメモリ・コントローラを有し、
前記1つのメモリ・ロケーションと関連づけられた追加メモリ・セグメント内に格納された前記状態情報は、さらに第2ステータスに遷移可能で、前記第2ステータスの前記状態情報に、前記プロセッサの1つの処理ユニットと関連付けられたローカル・メモリ内の格納位置のアドレスを有し、
前記状態情報が前記第2ステータス状態に変更されたときに、当該状態情報に、前記第1データが送られるローカル・メモリにおいて前記第1データが送られる対象となるローカル格納位置のアドレスを与える手段を有し、この格納位置のアドレスは、前記1つのメモリ・ロケーションにデータが書き込まれると、当該書き込まれたデータの伝送先を決定するために使用されるものであることを特徴とするシステム。 - 請求項21記載のシステムにおいて、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータスを示す場合に、前記メモリ・コントローラによって、前記第1データの読み込みを禁止する操作が可能であることを特徴とするシステム。
- 請求項19又は21に記載のシステムにおいて、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、第1ステータス状態を示す場合は、前記メモリ・コントローラによって、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ前記第1データを読み込む操作が可能であることを特徴とするシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/815,554 US6826662B2 (en) | 2001-03-22 | 2001-03-22 | System and method for data synchronization for a computer architecture for broadband networks |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003039037A Division JP3483877B2 (ja) | 2001-03-22 | 2003-02-17 | プロセッサでのデータ処理方法及びデータ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004078979A true JP2004078979A (ja) | 2004-03-11 |
JP4489399B2 JP4489399B2 (ja) | 2010-06-23 |
Family
ID=25218147
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079357A Expired - Lifetime JP3411273B2 (ja) | 2001-03-22 | 2002-03-20 | プロセッサでのデータ処理方法及びデータ処理システム |
JP2003039037A Expired - Lifetime JP3483877B2 (ja) | 2001-03-22 | 2003-02-17 | プロセッサでのデータ処理方法及びデータ処理システム |
JP2003335660A Expired - Lifetime JP4489399B2 (ja) | 2001-03-22 | 2003-09-26 | プロセッサでのデータ処理方法及びデータ処理システム |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079357A Expired - Lifetime JP3411273B2 (ja) | 2001-03-22 | 2002-03-20 | プロセッサでのデータ処理方法及びデータ処理システム |
JP2003039037A Expired - Lifetime JP3483877B2 (ja) | 2001-03-22 | 2003-02-17 | プロセッサでのデータ処理方法及びデータ処理システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US6826662B2 (ja) |
EP (1) | EP1370969B1 (ja) |
JP (3) | JP3411273B2 (ja) |
KR (1) | KR100866739B1 (ja) |
CN (1) | CN1279469C (ja) |
TW (1) | TW594492B (ja) |
WO (1) | WO2002077846A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7680972B2 (en) | 2005-02-04 | 2010-03-16 | Sony Computer Entertainment Inc. | Micro interrupt handler |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US7024519B2 (en) * | 2002-05-06 | 2006-04-04 | Sony Computer Entertainment Inc. | Methods and apparatus for controlling hierarchical cache memory |
US7225301B2 (en) * | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
JP4542308B2 (ja) * | 2002-12-16 | 2010-09-15 | 株式会社ソニー・コンピュータエンタテインメント | 信号処理用デバイス及び情報処理機器 |
JP4271478B2 (ja) * | 2003-04-08 | 2009-06-03 | パナソニック株式会社 | 中継装置及びサーバ |
US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7318218B2 (en) * | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7146529B2 (en) * | 2003-09-25 | 2006-12-05 | International Business Machines Corporation | System and method for processor thread acting as a system service processor |
US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7475257B2 (en) * | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7093080B2 (en) * | 2003-10-09 | 2006-08-15 | International Business Machines Corporation | Method and apparatus for coherent memory structure of heterogeneous processor systems |
TW200532466A (en) | 2004-02-03 | 2005-10-01 | Sony Corp | Information processing device, information processing method, information processing system and information processing program of accessible media |
JP2005235019A (ja) | 2004-02-20 | 2005-09-02 | Sony Corp | ネットワークシステム、分散処理方法、情報処理装置 |
JP2005242598A (ja) * | 2004-02-26 | 2005-09-08 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
JP4586526B2 (ja) | 2004-02-27 | 2010-11-24 | ソニー株式会社 | 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム |
JP4325438B2 (ja) | 2004-03-01 | 2009-09-02 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
JP4784912B2 (ja) * | 2004-03-02 | 2011-10-05 | パナソニック株式会社 | 情報処理装置 |
JP2005277655A (ja) * | 2004-03-24 | 2005-10-06 | Sony Corp | 入出力端末、マスタ装置、スレーブ装置、情報処理システムおよび方法、ならびに入出力端末用、マスタ装置用およびスレーブ装置用プログラム |
US7383427B2 (en) * | 2004-04-22 | 2008-06-03 | Sony Computer Entertainment Inc. | Multi-scalar extension for SIMD instruction set processors |
US7505457B2 (en) * | 2004-04-22 | 2009-03-17 | Sony Computer Entertainment Inc. | Method and apparatus for providing an interconnection network function |
US7302554B2 (en) * | 2004-04-22 | 2007-11-27 | Sony Computer Entertainment Inc. | Methods and apparatus for multi-processor pipeline parallelism |
US7401316B2 (en) * | 2004-04-23 | 2008-07-15 | Sony Computer Entertainment Inc. | Methods and apparatus for synthesizable pipeline control |
US20050251649A1 (en) * | 2004-04-23 | 2005-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for address map optimization on a multi-scalar extension |
US7526608B2 (en) | 2004-05-28 | 2009-04-28 | Sony Computer Entertainment Inc. | Methods and apparatus for providing a software implemented cache memory |
JP4465598B2 (ja) | 2004-07-05 | 2010-05-19 | ソニー株式会社 | 集積回路およびその処理制御方法、並びに、プログラム |
JP4599923B2 (ja) * | 2004-07-16 | 2010-12-15 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP2006031480A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP2006031525A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理装置および情報処理方法、並びに、プログラム |
JP2006033646A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
US7240137B2 (en) * | 2004-08-26 | 2007-07-03 | International Business Machines Corporation | System and method for message delivery across a plurality of processors |
WO2006025255A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 多人数参加型アプリケーションを実行するクライアント端末装置、グループ形成方法及びグループ形成プログラム |
WO2006025322A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 記録装置 |
JP2006079280A (ja) | 2004-09-08 | 2006-03-23 | Sony Corp | 情報処理システムおよび方法、情報処理装置および方法、並びにプログラム |
US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
US8001294B2 (en) * | 2004-09-28 | 2011-08-16 | Sony Computer Entertainment Inc. | Methods and apparatus for providing a compressed network in a multi-processing system |
US7290112B2 (en) * | 2004-09-30 | 2007-10-30 | International Business Machines Corporation | System and method for virtualization of processor resources |
US20060070069A1 (en) * | 2004-09-30 | 2006-03-30 | International Business Machines Corporation | System and method for sharing resources between real-time and virtualizing operating systems |
JP2007334379A (ja) | 2004-10-05 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 処理装置 |
US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
US7506325B2 (en) | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
US7512699B2 (en) * | 2004-11-12 | 2009-03-31 | International Business Machines Corporation | Managing position independent code using a software framework |
US7502928B2 (en) * | 2004-11-12 | 2009-03-10 | Sony Computer Entertainment Inc. | Methods and apparatus for secure data processing and transmission |
US20060155955A1 (en) * | 2005-01-10 | 2006-07-13 | Gschwind Michael K | SIMD-RISC processor module |
WO2006082994A2 (en) * | 2005-02-07 | 2006-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for facilitating a secure session between a processor and an external device |
WO2006082990A1 (en) * | 2005-02-07 | 2006-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for secure processor collaboration in a multi-processor system |
WO2006082988A2 (en) * | 2005-02-07 | 2006-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for facilitating a secure processor functional transition |
US7613886B2 (en) * | 2005-02-08 | 2009-11-03 | Sony Computer Entertainment Inc. | Methods and apparatus for synchronizing data access to a local memory in a multi-processor system |
US20060184296A1 (en) * | 2005-02-17 | 2006-08-17 | Hunter Engineering Company | Machine vision vehicle wheel alignment systems |
US7398482B2 (en) * | 2005-07-28 | 2008-07-08 | International Business Machines Corporation | Modular design method and apparatus |
JP4536618B2 (ja) * | 2005-08-02 | 2010-09-01 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
US7659899B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | System and method to manage data processing stages of a logical graphics pipeline |
US20070030280A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Global spreader and method for a parallel graphics processor |
US20070030277A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Method for processing vertex, triangle, and pixel graphics data packets |
US7659898B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | Multi-execution resource graphics processor |
KR100655078B1 (ko) * | 2005-09-16 | 2006-12-08 | 삼성전자주식회사 | 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법 |
JP2007148709A (ja) * | 2005-11-28 | 2007-06-14 | Hitachi Ltd | プロセッサシステム |
DE102006052757B4 (de) * | 2006-11-08 | 2014-10-09 | Siemens Aktiengesellschaft | Verfahren zum Betrieb eines Automatisierungsgerätes mit einer Verarbeitungseinheit mit mehreren Verarbeitungskernen |
US8041912B2 (en) | 2007-09-28 | 2011-10-18 | Macronix International Co., Ltd. | Memory devices with data protection |
US8271747B2 (en) * | 2008-07-31 | 2012-09-18 | Rambus Inc. | Mask key selection based on defined selection criteria |
US9423976B2 (en) * | 2012-09-13 | 2016-08-23 | Thomson Licensing | System and method of expedited message processing using a first-in-first-out transport mechanism |
US9189446B2 (en) * | 2013-01-04 | 2015-11-17 | Microsoft Technology Licensing, Llc | Immutable sharable zero-copy data and streaming |
US9552365B2 (en) | 2014-05-31 | 2017-01-24 | Institute For Information Industry | Secure synchronization apparatus, method, and non-transitory computer readable storage medium thereof |
US9766981B2 (en) | 2014-06-10 | 2017-09-19 | Institute For Information Industry | Synchronization apparatus, method, and non-transitory computer readable storage medium |
US10255202B2 (en) * | 2016-09-30 | 2019-04-09 | Intel Corporation | Multi-tenant encryption for storage class memory |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123051A (en) * | 1980-03-03 | 1981-09-26 | Omron Tateisi Electronics Co | Data transfer system in master slave system |
JPS57176456A (en) * | 1981-04-22 | 1982-10-29 | Fanuc Ltd | Data processing system |
JPS6319058A (ja) * | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | メモリ装置 |
JPH02210542A (ja) * | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | 仮想計算機システムにおける実行制御方式 |
JPH05151183A (ja) * | 1991-11-29 | 1993-06-18 | Hitachi Ltd | 並列演算装置 |
JPH05242057A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH08235143A (ja) * | 1995-02-28 | 1996-09-13 | Kofu Nippon Denki Kk | クラスタ構成の並列計算機 |
JPH10269165A (ja) * | 1997-03-27 | 1998-10-09 | Sony Computer Entertainment:Kk | 情報処理装置および方法 |
JP2003281107A (ja) * | 2001-03-22 | 2003-10-03 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
Family Cites Families (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3576544A (en) | 1968-10-18 | 1971-04-27 | Ibm | Storage protection system |
JPS5323052B2 (ja) * | 1973-09-11 | 1978-07-12 | ||
US4037214A (en) | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
JPS5412643A (en) | 1977-06-30 | 1979-01-30 | Hitachi Ltd | Main memory protective device |
JPS54146555A (en) | 1978-05-09 | 1979-11-15 | Nec Corp | Data transfer system between processors |
JPS55146682A (en) * | 1979-05-01 | 1980-11-15 | Nec Corp | Data transfer system |
US4332009A (en) | 1980-01-21 | 1982-05-25 | Mostek Corporation | Memory protection system |
JPS5812613B2 (ja) | 1980-02-08 | 1983-03-09 | 工業技術院長 | 並列デ−タ処理装置 |
JPS56117384A (en) * | 1980-02-20 | 1981-09-14 | Nec Corp | Cash controller |
US4430705A (en) | 1980-05-23 | 1984-02-07 | International Business Machines Corp. | Authorization mechanism for establishing addressability to information in another address space |
JPS576952A (en) | 1980-06-16 | 1982-01-13 | Nippon Telegr & Teleph Corp <Ntt> | Storage protecting system |
EP0063626B1 (en) | 1981-04-28 | 1985-07-17 | International Business Machines Corporation | Bus arrangement for interconnectiong circuit chips |
AU542447B2 (en) | 1982-02-27 | 1985-02-21 | Fujitsu Limited | System for controlling key storage unit |
JPS5958700A (ja) | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | 記憶保護判定方式 |
US4545016A (en) | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
US4622631B1 (en) * | 1983-12-30 | 1996-04-09 | Recognition Int Inc | Data processing system having a data coherence solution |
US5159700A (en) | 1984-01-16 | 1992-10-27 | Texas Instruments Incorporated | Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates |
JPS61180352A (ja) | 1984-12-30 | 1986-08-13 | Fujitsu Ltd | プログラムダウンロ−ド方式 |
US4732446A (en) | 1985-10-02 | 1988-03-22 | Lamar Gipson | Electrical circuit and optical data buss |
CA1280829C (en) | 1985-11-13 | 1991-02-26 | Toshio Matsumoto | Main storage access control system for virtual computing function system |
JP2960415B2 (ja) | 1987-05-22 | 1999-10-06 | 株式会社日立製作所 | 記憶保護方法および装置 |
JPS6412364A (en) | 1987-07-06 | 1989-01-17 | Nippon Telegraph & Telephone | System constitution control system |
JPS6423342A (en) | 1987-07-20 | 1989-01-26 | Mitsubishi Electric Corp | Programmable controller |
JP2677589B2 (ja) | 1988-02-26 | 1997-11-17 | 株式会社東芝 | 携帯可能電子装置およびicチップ |
JPH01229357A (ja) * | 1988-03-09 | 1989-09-13 | Fanuc Ltd | 複数プロセッサ間のデータ授受方法 |
JPH0212361A (ja) | 1988-06-29 | 1990-01-17 | Fujitsu Ltd | 階層化バスによる並列計算機システム |
US4939682A (en) | 1988-07-15 | 1990-07-03 | The Boeing Company | Integrated electro-optic arithmetic/logic unit and method for making the same |
JP2837413B2 (ja) | 1988-08-24 | 1998-12-16 | 株式会社日立メディコ | 複数端末cpuを有するct装置 |
EP0369052A1 (en) | 1988-11-17 | 1990-05-23 | International Business Machines Corporation | Data base access system |
JP2545627B2 (ja) * | 1990-02-21 | 1996-10-23 | 富士通株式会社 | Cpu間インタフェース方式 |
ATE170642T1 (de) | 1990-06-15 | 1998-09-15 | Compaq Computer Corp | Mehrstufeneinschluss in mehrstufigen cache- speicherhierarchien |
US5144691A (en) | 1990-07-20 | 1992-09-01 | Cray Research, Inc. | Computer signal interconnect apparatus |
EP0481735A3 (en) | 1990-10-19 | 1993-01-13 | Array Technology Corporation | Address protection circuit |
KR940004404B1 (ko) | 1990-11-30 | 1994-05-25 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 |
JPH04288643A (ja) | 1991-03-18 | 1992-10-13 | Nec Corp | マルチプロセッサシステムのメモリマッピング方式 |
JPH04128350U (ja) * | 1991-05-08 | 1992-11-24 | 株式会社日立製作所 | データ送信方式 |
JPH0535693A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | データ転送装置 |
JPH0554009A (ja) | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | プログラムロード方式 |
US5268973A (en) | 1992-01-21 | 1993-12-07 | The University Of Texas System | Wafer-scale optical bus |
JPH05233531A (ja) * | 1992-02-18 | 1993-09-10 | Nippon Telegr & Teleph Corp <Ntt> | バス制御システム |
JPH0612333A (ja) | 1992-06-25 | 1994-01-21 | Hitachi Ltd | 情報処理装置の記憶保護方式 |
US5619671A (en) * | 1993-04-19 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for providing token controlled access to protected pages of memory |
JP2642851B2 (ja) * | 1993-09-20 | 1997-08-20 | 工業技術院長 | キャッシュメモリ制御方式 |
JPH07287064A (ja) | 1994-04-20 | 1995-10-31 | Mitsubishi Electric Corp | レーダ信号処理装置 |
US5513337A (en) | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
JPH08180018A (ja) | 1994-12-26 | 1996-07-12 | Toshiba Corp | 分散処理システム及び分散処理方法 |
JPH08212178A (ja) | 1995-02-08 | 1996-08-20 | Hitachi Ltd | 並列計算機 |
CA2170468A1 (en) | 1995-02-28 | 1996-08-29 | Noriyuki Ando | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JPH08249261A (ja) | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | メッセージ管理システム |
DE19508723A1 (de) | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
US5850534A (en) | 1995-06-05 | 1998-12-15 | Advanced Micro Devices, Inc. | Method and apparatus for reducing cache snooping overhead in a multilevel cache system |
JP3786993B2 (ja) | 1995-12-14 | 2006-06-21 | 株式会社日立製作所 | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 |
JPH09198361A (ja) | 1996-01-23 | 1997-07-31 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
US5729712A (en) | 1996-01-26 | 1998-03-17 | Unisys Corporation | Smart fill system for multiple cache network |
JPH09218864A (ja) * | 1996-02-08 | 1997-08-19 | Nippon Telegr & Teleph Corp <Ntt> | データ中継システム |
JPH09311839A (ja) * | 1996-05-21 | 1997-12-02 | Hitachi Ltd | データ共用方式 |
US5900019A (en) * | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
US5787309A (en) | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
US5724551A (en) | 1996-05-23 | 1998-03-03 | International Business Machines Corporation | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers |
JPH10126771A (ja) | 1996-10-15 | 1998-05-15 | Toshiba Corp | 画像データ転送システムにおける画像データ送出レート制御方法および画像データ転送方法 |
JP3421526B2 (ja) | 1997-02-14 | 2003-06-30 | モトローラ株式会社 | デ−タ処理装置 |
US6289434B1 (en) | 1997-02-28 | 2001-09-11 | Cognigine Corporation | Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates |
JPH10240700A (ja) * | 1997-02-28 | 1998-09-11 | Hitachi Ltd | グラフィックス並列処理装置 |
US6212605B1 (en) * | 1997-03-31 | 2001-04-03 | International Business Machines Corporation | Eviction override for larx-reserved addresses |
JPH1139215A (ja) | 1997-05-22 | 1999-02-12 | Matsushita Electric Ind Co Ltd | キャッシュメモリおよびキャッシュメモリを制御する方法 |
JPH10334055A (ja) | 1997-06-03 | 1998-12-18 | Sony Corp | マルチプロセッサ・システム |
JP3490256B2 (ja) | 1997-06-12 | 2004-01-26 | 三菱電機株式会社 | エージェント方式 |
US5892966A (en) | 1997-06-27 | 1999-04-06 | Sun Microsystems, Inc. | Processor complex for executing multimedia functions |
JP3247330B2 (ja) * | 1997-12-25 | 2002-01-15 | 株式会社神戸製鋼所 | 複数プロセッサシステム |
JPH11232247A (ja) | 1998-02-10 | 1999-08-27 | Hitachi Ltd | データフロー計算機およびデータフロー制御方法 |
JPH11338833A (ja) | 1998-05-22 | 1999-12-10 | Hitachi Ltd | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム |
US6336187B1 (en) | 1998-06-12 | 2002-01-01 | International Business Machines Corp. | Storage system with data-dependent security |
JP3224782B2 (ja) | 1998-08-03 | 2001-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 処理分担動的変更方法及びコンピュータ |
JP3790060B2 (ja) | 1999-01-29 | 2006-06-28 | 株式会社山武 | 演算処理装置 |
US6311255B1 (en) * | 1999-04-29 | 2001-10-30 | International Business Machines Corporation | System and method for selectively restricting access to memory for bus attached unit IDs |
US6477170B1 (en) | 1999-05-21 | 2002-11-05 | Advanced Micro Devices, Inc. | Method and apparatus for interfacing between systems operating under different clock regimes with interlocking to prevent overwriting of data |
JP4640880B2 (ja) | 2000-07-14 | 2011-03-02 | 国立大学法人東京工業大学 | マイクロプロセッサシステム |
US6865631B2 (en) | 2000-12-14 | 2005-03-08 | International Business Machines Corporation | Reduction of interrupts in remote procedure calls |
US6779049B2 (en) | 2000-12-14 | 2004-08-17 | International Business Machines Corporation | Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism |
US6748501B2 (en) * | 2000-12-30 | 2004-06-08 | International Business Machines Corporation | Microprocessor reservation mechanism for a hashed address system |
US7093104B2 (en) * | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
US6809734B2 (en) * | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
US6526491B2 (en) * | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
-
2001
- 2001-03-22 US US09/815,554 patent/US6826662B2/en not_active Expired - Lifetime
-
2002
- 2002-03-19 WO PCT/JP2002/002605 patent/WO2002077846A1/en active Application Filing
- 2002-03-19 EP EP02705344A patent/EP1370969B1/en not_active Expired - Lifetime
- 2002-03-19 CN CNB028063430A patent/CN1279469C/zh not_active Expired - Lifetime
- 2002-03-19 KR KR1020037012341A patent/KR100866739B1/ko active IP Right Grant
- 2002-03-20 JP JP2002079357A patent/JP3411273B2/ja not_active Expired - Lifetime
- 2002-03-22 TW TW091105674A patent/TW594492B/zh not_active IP Right Cessation
-
2003
- 2003-02-17 JP JP2003039037A patent/JP3483877B2/ja not_active Expired - Lifetime
- 2003-09-26 JP JP2003335660A patent/JP4489399B2/ja not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123051A (en) * | 1980-03-03 | 1981-09-26 | Omron Tateisi Electronics Co | Data transfer system in master slave system |
JPS57176456A (en) * | 1981-04-22 | 1982-10-29 | Fanuc Ltd | Data processing system |
JPS6319058A (ja) * | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | メモリ装置 |
JPH02210542A (ja) * | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | 仮想計算機システムにおける実行制御方式 |
JPH05151183A (ja) * | 1991-11-29 | 1993-06-18 | Hitachi Ltd | 並列演算装置 |
JPH05242057A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH08235143A (ja) * | 1995-02-28 | 1996-09-13 | Kofu Nippon Denki Kk | クラスタ構成の並列計算機 |
JPH10269165A (ja) * | 1997-03-27 | 1998-10-09 | Sony Computer Entertainment:Kk | 情報処理装置および方法 |
JP2003281107A (ja) * | 2001-03-22 | 2003-10-03 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7680972B2 (en) | 2005-02-04 | 2010-03-16 | Sony Computer Entertainment Inc. | Micro interrupt handler |
Also Published As
Publication number | Publication date |
---|---|
WO2002077846A1 (en) | 2002-10-03 |
JP3483877B2 (ja) | 2004-01-06 |
TW594492B (en) | 2004-06-21 |
US6826662B2 (en) | 2004-11-30 |
EP1370969B1 (en) | 2012-03-14 |
EP1370969A4 (en) | 2009-02-25 |
JP3411273B2 (ja) | 2003-05-26 |
JP2002351850A (ja) | 2002-12-06 |
KR100866739B1 (ko) | 2008-11-03 |
CN1279469C (zh) | 2006-10-11 |
EP1370969A1 (en) | 2003-12-17 |
KR20030086319A (ko) | 2003-11-07 |
US20020138707A1 (en) | 2002-09-26 |
JP2003281107A (ja) | 2003-10-03 |
CN1496517A (zh) | 2004-05-12 |
JP4489399B2 (ja) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4489399B2 (ja) | プロセッサでのデータ処理方法及びデータ処理システム | |
JP4455822B2 (ja) | データ処理方法 | |
JP3696563B2 (ja) | コンピュータ・プロセッサ及び処理装置 | |
JP4334901B2 (ja) | コンピュータ処理システム及びコンピュータで実行される処理方法 | |
JP3515985B2 (ja) | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム | |
JP4768386B2 (ja) | 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置 | |
US20080162877A1 (en) | Non-Homogeneous Multi-Processor System With Shared Memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20081104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4489399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |