JP4542308B2 - 信号処理用デバイス及び情報処理機器 - Google Patents
信号処理用デバイス及び情報処理機器 Download PDFInfo
- Publication number
- JP4542308B2 JP4542308B2 JP2002363780A JP2002363780A JP4542308B2 JP 4542308 B2 JP4542308 B2 JP 4542308B2 JP 2002363780 A JP2002363780 A JP 2002363780A JP 2002363780 A JP2002363780 A JP 2002363780A JP 4542308 B2 JP4542308 B2 JP 4542308B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- small
- signal
- processing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/60—Methods for processing data by generating or executing the game program
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/60—Methods for processing data by generating or executing the game program
- A63F2300/6063—Methods for processing data by generating or executing the game program for sound processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
Description
【発明の属する技術分野】
本発明は、例えば画像、音その他の意思表現媒体に関する複数書類の処理を統合的に実行可能な情報処理機器及びその構成部品に関する。
【0002】
【従来の技術】
通信及びネットワーク技術の発展により、デジタル放送用のセットトップボックス、或いは、家庭内の複数の機器を連動させるホームサーバのようなエンタテインメント機器が普及し始めている。
【0003】
図8は、エンタテインメント機器の一例となるホームサーバの構成図である。
ホームサーバは、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、IPU(Image Processing Unit)、SPU(Sound Processing Unit)のような各種プロセッサユニット、RAM(Random Access Memory)などのメモリ、ネットワークインタフェース、ハードディスク装置などのストレージを含んで構成され、各プロセッサユニットがそれぞれ所定のコンピュータプログラムを読み取って実行することにより、ネットワークで配信されるデータの受信、解読、圧縮・解凍、家庭内ネットワークへの配信、ネットワークへの送信など、さまざまな機能を実現する。
【0004】
IPUは、圧縮データの解凍、デコード、画像のフィルタリング、マッチングなどの画像処理を高速に行うための専用プロセッサユニットである。GPUは、レンダリング処理用のプロセッサであり、「グラフィックエンジン」と呼ばれる場合もある。SPUoutは、音声出力処理用のプロセッサユニットであり、音声のフィルタリング、イフェクトなどを行う。SPUinは音声入力処理用のプロセッサユニットであり、音声の帯域制限、高速フーリエ変換などの処理を行う。
このような構成のホームサーバは、アプリケーションプログラムに応じて、種々の機能をサーバ内に構築する。以下、ゲーム、映像音声配信、画像音声通信用のアプリケーションプログラムが入力された場合の動作を説明する。
【0005】
1.ゲーム
CPUと所定の基本プログラムとの協働により、ネットワーク上にあるゲームサーバからゲームプログラム及びデータをダウンロードし、これをストレージに蓄える。CPUはストレージに蓄えられたゲームプログラムを実行し、画像データ及び音声データを生成する。そして、これらをGPU、SPUoutに転送する。GPUは画像データに基づく画像を生成し、SPUoutは音声データに基づく音声を生成する。ユーザは、生成された画像及び音声を視聴しながらゲームを行い、必要に応じて、コントローラなどの操作を行う。これにより生成される操作データは、IOを通じてホームサーバに入力され、ゲームの進行に影響を与える。
【0006】
2.映像音声配信
CPUと所定の基本プログラムとの協働により、ネットワーク上の映像サーバから映像データ及び音声データをダウンロードし、これらをストレージに蓄える。
CPUは、ストレージに蓄えられたデータを読み出し、メモリに記録されている所定のプログラムを実行して映像音声を解読し、映像音声データを生成する。そして、この映像音声データをGPU及びSPUoutへ転送し、映像についてはGPUを通じてディスプレイに表示させ、音声についてはSPUoutを通じてスピーカなどから出力させる。これにより、ユーザは、映像音声を視聴することができる。
【0007】
3.画像音声を使った通信
カメラなどの撮像装置によってユーザのデジタルの撮像画像を取り込み、IPUによって画像処理を行う。この画像処理により、帯域制限及び動き検出などが行われる。CPUはIPUの処理結果を使って撮像画像を圧縮し、圧縮された画像をIOからネットワーク上に送出する。
同一機能を有するホームサーバを保有する受信者が、ネットワーク上から上記の圧縮された映像データを受け取ると、そのホームサーバのCPUは、受け取った映像データをメモリ上の解凍プログラムを実行させて解凍し、解凍後の画像をIPUに送る。IPUは、解凍後の画像に対して画像処理を行い、画質を改善させた映像データを生成する。この映像データによる映像はGPUを通じてディスプレイに表示される。音声についても同様に、送信側では圧縮し、受信側では解凍して、これにより得られた音声が、SPUoutを通じてスピーカなどから出力される。
【0008】
セットトップボックスについても、外部機器との接続形態が異なるだけで、内部の動作については、ホームサーバとほぼ同様となる。
【0009】
【発明が解決しようとする課題】
従来のホームサーバは、ユーザの需要、すなわち実行させるアプリケーションプログラムの内容によって、GPU、IPU、SPUout,SPUinを使い分ける必要があるが、複数種類のアプリケーションプログラムを同時に実行しなければならない場合もある。例えば、ユーザがゲームをしている間に画像通信を行うというような場合である。このとき、各プロセッサユニットは、次のように複数の処理を実行する必要がある。
【0010】
・GPUがゲーム用の画像生成と画像通信用の画像生成とを行う。
・IPUが通信用入力画像処理と出力画像処理とを行う。
・SPUoutがゲーム用の出力音声処理と通信用の出力音声処理とを行う。
・SPUinがゲーム用の入力音声処理と通信用の入力音声処理とを行う。
このように、画像処理と画像生成、音声出力処理と音声入力処理をそれぞれ同時に行うためには、IPU、GPU、SPUをそれぞれ複数配備することが最も簡易な手法である。しかし、そうすると、複数種類の処理を同時に行わない場合、すなわち単一の処理のみを行うときに、使わないリソースが多くなり、無駄が生じる。一方、これらの複数種類の処理を単一のプロセッサユニットだけで行おうとすると、以下のような問題が生じる。
【0011】
・性能が足りない
例えば、IPUが行っている画像処理を汎用のプロセッサユニットだけで行おうには、画像処理のための演算量が膨大であり、しかも、演算量が、処理対象となる画像の種類や処理の内容によって大きく変動するため、演算器の数が足りなすぎる。また、単一のプロセッサユニットになることで、メモリアクセスが一本化されてしまうことから、性能が十分なものとはならず、複数種類の処理を同時に行うことができない。
【0012】
・性能の予測が難しい
複数種類の処理を単一のプロセッサユニットで行う形態では、対象となる処理を時分割で切り替える必要がある。そのため、このような形態では、一方の処理に要する時間の変化が他方の処理に影響を与えるため、単一の処理に予定される処理時間が狂うことがある。また、同一の資源を共用したメモリアクセスなどでは、メモリのキャッシュミスが起こる頻度が、単一の処理の場合とは著しく異なる可能性があり、性能の予測が外れる。
【0013】
本発明は、このような事情に鑑み、複数種類の処理を効率的且つ高信頼性のもとで行うことができる情報処理機器及びその構成部品を提供することを主たる課題とするものである。
【0014】
【課題を解決するための手段】
本発明が提供する情報処理機器は、信号処理用デバイスと、前記信号処理用デバイスに信号処理の需要を与える主プロセッサとを備え、複数種類の信号処理の同時実行を可能にするものである。
前記信号処理用デバイスは、汎用信号処理プロセッサ、管理プロセッサ及び入出力インタフェースを有している。前記汎用信号処理プロセッサは小プロセッサの集合により構成されている。各小プロセッサは、それぞれ他の小プロセッサとは独立に、信号処理に関わる演算を行うものである。前記入出力インタフェースは、外部デバイス又はいずれかの前記小プロセッサからの処理対象信号の入力と、外部デバイス又はいずれかの前記小プロセッサへの処理結果信号の出力とを行うものである。前記管理プロセッサは、各々の前記小プロセッサが行うべき演算の内容を、前記信号処理の需要に応じて変更させるとともに、前記入出力インタフェースを通じて入力された処理対象信号の受取先又は前記処理結果信号の出力元となる小プロセッサを、前記需要に応じて切り替えるように当該入出力インタフェースを制御するものである。
【0015】
このように構成される情報処理機器では、各々の小プロセッサが行う演算の内容を信号処理の需要に応じて変えることができるので、同じハードウエア構成でありながら、多種類の処理を実行することが可能になる。また、入出力インタフェースを通じて小プロセッサ間を繋ぐこともできるので、小プロセッサ間で多種類の信号処理の結果を互いに利用して連携処理を行うことも可能になる。また、画像データと音声データなど、多種類のデータが、インターリーブされた入出力も扱いやすくなる。さらに、個々の小プロセッサの動作が独立しているので、個々の処理の性能予測が、他の処理に影響されず、容易になる効用がある。
【0016】
ネットワーク接続によって外部サーバ等からデジタル情報を受け取り、これによって信号処理の需要を決定することもできる。この場合は、コンピュータネットワークとの接続を可能にするネットワークインタフェースと、コンピュータ読み取り可能なデジタル情報を蓄積するストレージ手段とを更に備えた情報処理機器とする。そして、前記主プロセッサが、前記ネットワークインタフェースを制御して外部機器から前記デジタル情報を取得し、取得したデジタル情報を前記ストレージ手段に蓄積するとともに、蓄積されたデジタル情報及びそれに基づく信号処理の需要を前記信号処理用デバイスの管理プロセッサに与えることにより、前記デジタル情報によりその内容が定まるエンタテインメント処理のための動作環境を1又は複数の前記小プロセッサ上に構築させるようにする。
【0017】
このようなネットワーク接続可能な情報処理機器において、好ましくは、前記主プロセッサが、前記管理プロセッサを通じて前記1又は複数の小プロセッサにエンタテインメント処理のための動作環境を構築させた後、異なるデジタル情報を取得したときは、前記構築済みの動作環境を前記異なるデジタル情報に基づく新たな動作環境に再構築させるようにする。
前記デジタル情報は、例えば、それぞれ所要の機能を実現可能にするための複数種類のアプリケーションプログラムとすることができる。この場合、前記管理プロセッサは、前記小プロセッサの各々にいずれかの機能を割り当て、割り当てた機能を実現するためのアプリケーションプログラムを前記ストレージから読み出して実行させるように構成する。他の小プロセッサの処理によって自己に割り当てられた処理が停滞することになる事態を防止する観点からは、個々の前記小プロセッサが、前記管理プロセッサが他の需要を付与されるまでは自己に割り当てられた機能を実現するアプリケーションプログラムを実行するためにのみ動作するように構成する。
【0018】
本発明は、また、本発明の情報処理機器の主要部品として実施可能な信号処理用デバイスを提供する。
この信号処理用デバイスは、主プロセッサを有する情報処理機器に備えられ、前記主プロセッサより与えられた信号処理の需要に応じて複数種類の信号処理の同時実行を可能にする信号処理用デバイスであって、汎用信号処理プロセッサと管理プロセッサとを有し、前記汎用信号処理プロセッサは、小プロセッサの集合により構成されており、各々の小プロセッサは、それぞれ他の小プロセッサとは独立に、信号処理に関わる演算を行うものであり、前記管理プロセッサは、各々の前記小プロセッサが行うべき演算の内容を、前記信号処理の需要に応じて変更させるものである。
【0019】
外部デバイスとの連携によって多種多様な信号処理を可能にする用途に適合させる観点からは、外部デバイス又はいずれかの前記小プロセッサからの処理対象信号の入力と、外部デバイス又はいずれかの前記小プロセッサへの処理結果信号の出力とを行う入出力インタフェースをさらに備えて信号処理用デバイスを構成する。この場合、前記管理プロセッサは、入力された処理対象信号の受取先又は前記処理結果信号の出力元となる小プロセッサを信号処理の需要に応じて切り替えるように前記入出力インタフェースを制御するように構成する。前記入出力インタフェースは、例えば、前記外部デバイスといずれかの前記小プロセッサ、又は、前記小プロセッサ同士を選択的に接続可能にするクロスバスイッチを含み、あるいは、前記外部デバイスといずれかの前記小プロセッサ、又は、前記小プロセッサ同士を選択的に接続可能にする多重バスを含むものである。
【0020】
好ましい実施の態様では、各々の小プロセッサにそれぞれローカルメモリが設けられており、各小プロセッサのローカルメモリには、当該小プロセッサによる信号処理の対象となる信号あるいは信号処理の結果が、前記入出力インタフェースへの出力が可能になるまでの間記録されるようにする。
【0021】
前記汎用信号処理プロセッサ、前記管理プロセッサ及び前記入出力インタフェースが一つのパッケージ筐体に収容された信号処理用デバイスとしてもよい。このパッケージ筐体には、少なくとも、管理プロセッサに信号処理の需要を与える装置との接続を可能にする第1接続インタフェースと、前記入出力インタフェースとの間で信号の受け渡しを行う前記外部デバイスとの接続を可能にする第2接続インタフェースとが形成されているものである。
【0022】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。
<エンタテインメント機器の構成:ホームサーバ>
図1は、エンタテインメント機器の一例となるホームサーバの構成図である。
このホームサーバ1は、本発明の信号処理用デバイス10と、ボードに実装されたCPU11及びメモリ(Memory)12と、ネットワークインタフェースの一例となるIO(InputOutput)13を共通バスBに接続して構成される。IO13には、インターネットのようなコンピュータネットワークが接続できるようになっており、さらに、ハードディスク装置などのストレージ(Storage)14が接続されている。
【0023】
ハードウエアとしてのCPU11,メモリ12及びIO13は、前述した従来のホームサーバのものと同じ部品である。メモリ12にはCPU11が読み取り可能な制御プログラム(オペレーティングシステム等)及び実行形式の各種プログラム(圧縮、解凍、暗号化、復号その他のユーティティリティ・プログラム)が蓄積されており、これらのプログラムに従ってCPU11が信号処理用デバイス10及びIO13を制御して、エンタテインメント処理用の各種アプリケーションプログラムの実行環境を構築させる。
【0024】
信号処理用デバイス10は、ハードウエアと入れ替え可能なアプリケーションとの協働により、自らのコンフィグレーション(動作環境)を需要に応じて変え、これにより複数種類の処理を選択的に実行可能にする、いわゆる多目的処理回路として動作する。そのためのハードウエア構成は、図示のとおりである。すなわち、一つのパッケージ筐体の内部に、管理プロセッサ101と、内部メモリ102と、汎用信号処理プロセッサ103とが内部バスB10に接続されており、さらに、汎用信号処理プロセッサ103には入出力インタフェースの一例となるクロスバ104が接続されている。
【0025】
管理プロセッサ101は、内部メモリ102に記録されている管理用プログラムを読み出して実行することにより、信号処理用デバイス10の内部バスB10を含む各部の動作及び共通バスBを伝送するデータ等の制御と、CPU11との協働によってホームサーバの機能の一部とを行う。また、CPU11から転送されるプログラムを実行したり、そのプログラムの一部又は全部を汎用信号処理プロセッサ103に転送させたりする。処理すべき内容を判別して、必要となるプログラムを共通バスB上のメモリ12から入手して実行する機能を持たせるようにしてもよい。
【0026】
汎用信号処理プロセッサ103は、それぞれ独立の動作環境で動作可能な4つの小プロセッサ103A〜103Dの集合により構成される。但し、「独立の動作環境」とは他の小プロセッサの動作環境に依存しないということであって、同じタイミングで同じ内容の動作を並行して行うことは可能である。また、他の小プロセッサと連携して動作することも可能である。
【0027】
各小プロセッサ103A〜103Dは、図2に示すように、それぞれ、ローカルメモリLMに記録されたデジタル情報をもとに制御部CNが演算部CLを制御して演算を行い、その結果をローカルメモリLMに一時的に保管する。演算の内容は、デジタル情報の内容に応じて異なる。例えば、画像処理のための演算、音声処理のための演算、通信処理のための演算等が、小プロセッサ103A〜103Dで行う演算である。
デジタル情報は、例えば、管理プロセッサ101から転送されたプログラム及びデータ、又は、その小プロセッサが自ら管理プロセッサ101にリクエストして取得したプログラム及びデータである。管理プロセッサ101から送られるプログラム及びデータは、管理プロセッサ101自身が入手したものと、CPU11がメモリ12に転送したものをさらに管理プロセッサ101によって転送されたものとを含む。
各小プロセッサ103A〜103Dによる処理の結果は、クロスバ104を介して小プロセッサ間で相互に受け渡しを行えるようになっている。プログラムの内容によっては、処理した側の小プロセッサが内部バスB10を通じて処理の結果を内部メモリ102に一時的に保存しておき、受け取り側の小プロセッサが、内部メモリ102から処理の結果をとりにいく、という形態もある。
【0028】
汎用信号処理プロセッサ103をこのように小プロセッサ103A〜103Dの集合により構成することで、異なる種類の処理ないし機能を小プロセッサの各々に割り当てることができる。割り当て方も自由に選べるので、リソースの無駄が少なくなる。従来のような専用のプロセッサでは、このような柔軟なやり方はできなかった。汎用信号処理プロセッサ103を構成する小プロセッサの数をいくつにするかは、エンタテインメント処理で必要となるフォーマットと性能に応じて決定すればよい。
【0029】
クロスバ104は、半導体チップ用に構成された小型クロスバを用いることができる。このクロスバ104は、入出力ラインの交点であるクロスポイントのアドレスを指定することで、入出力ラインの接続を任意に切り替えるものである。
このアドレスの指定は、予めCPU11の初期処理として行ってもよいし、管理プロセッサ101が目的とする処理の内容に応じて行ってもよいし、あるいは、信号処理用デバイス10の汎用信号処理プロセッサ103が自己に割り当てられた処理の過程で直接、あるいは管理プロセッサ101又はCPU11に依頼して行うようにしてもよい。
【0030】
クロスバ104には、また、外部デバイスの一例となるディスプレイ15、カメラ16、スピーカ17、マイクロフォン18、ゲーム用コントローラ19のような周辺機器が、それぞれ、例えばUSB(Universal Serial Bus )のような、機器の種別を自動認識可能なインタフェースを通じて接続できるようになっている。
【0031】
なお、図1におけるバス構成は例示であり、本発明を実施する際に、図示したものとは異なる種々の構成をとり得る。例えば、信号処理用デバイス10内の内部バスB10とクロスバ104とが一体になる構成、共通バスBと内部バスB10とクロスバ104とが一体になる構成も可能である。
【0032】
<ホームサーバの動作>
次に、上記のように構成されるホームサーバ1の動作を説明する。ここでは、便宜上、従来例で示したゲーム、映像配信、画像音声通信を行う場合の動作例を説明する。
【0033】
1.ゲーム
ホームサーバ1でゲームを行う場合の手順は、次のとおりである。
CPU11は、例えばゲーム用コントローラ19からのゲーム開始指示に基づき、メモリ12に記録されている制御プログラム及び実行形式のプログラムを読み出し、これらのプログラムとの協働により、信号処理用デバイス10のコンフィグレーション(動作環境)をゲーム用に変える。このとき、実行形式のプログラムの一部又は全部が、信号処理用デバイス10の内部メモリ102に到達させる。
【0034】
信号処理用デバイス10では、管理プロセッサ101が、内部メモリ102のプログラムに基づき、ゲームのための負荷と処理すべき内容とを推定する。そして、推定結果に応じて、動作させるべき小プロセッサの数を決め、これらの小プロセッサにゲーム用の動作環境を構築させる。
例えば、ゲームが、コンテンツとして画像と音声とを伴うもので、画像生成、画像処理、音声出力の処理を行う必要がある場合、管理プロセッサ101は、第1及び第2の小プロセッサ103A,103Bに画像生成用プログラムを転送し、第3の小プロセッサ103Cに画像処理用プログラムを転送し、第4の小プロセッサ103Dに音声出力用プログラムを転送し、それぞれそれらのプログラムを実行可能にする。
【0035】
CPU11は、次いで、IO13を制御してネットワーク上のゲームサーバ(図示省略)からゲームプログラムとデータとをダウンロードし、これをストレージ14に蓄える。
ダウンロードが終了すると、CPU11は、ストレージ14に蓄えられているゲームプログラムを読み出し、これを実行する。その際、画像データについては、内部バスB10を通じて第1及び第2小プロセッサ103A,103Bに転送し、音データについては、内部バスB10を通じて第4の小プロセッサ103Dに転送し、画像及び音を生成させる。
第1及び第2の小プロセッサ103A,103Bで生成された画像は、内部バスB10を通じて第3の小プロセッサ103Cに転送され、フィルタリングなどの後処理が行われた後、クロスバ104を通じてディスプレイ15から出力される。第4の小プロセッサ103Dにより生成された音はクロスバ104を通じてスピーカ17から出力される。なお、内部バスB10及びクロスバ104の制御は、管理プロセッサ101により行われる。
ユーザは、それらを視聴しながらゲームを行い、必要に応じてゲーム用コントローラ19などの操作を行う。これにより得られた操作データは、CPU11で実行されているゲームプログラムの進行に影響を与えることになる。
【0036】
2.映像音声配信
映像音声をホームサーバ1で視聴するときの手順は、以下のとおりである。
CPU11は、メモリ12に記録されている制御プログラム及び実行形式のプログラムとの協働により、信号処理用デバイス10のコンフィグレーションを映像配信用に変える。このとき、実行形式のプログラムの一部又は全部を、信号処理用デバイス10の内部メモリ102に到達させる。
【0037】
信号処理用デバイス10では、管理プロセッサ101が、この内部メモリ102のプログラムにより、全体の処理の負荷と処理の種類とを推定するとともに動作させるべき小プロセッサの数を決め、これらの小プロセッサに、映像音声配信用の動作環境を構築させる。
例えば、配信対象となる映像の画像生成に対して画像処理のための負荷が相対的に大きい場合、管理プロセッサ101は、第1の小プロセッサ103Aに内部バスB10を通じて画像生成用プログラムを転送し、第2及び第3の小プロセッサ103B、103Cに内部バスB10を通じて画像処理用プログラムを転送し、第4の小プロセッサ103Dに内部バスB10を通じて音声出力用プログラムを転送し、それぞれ、それらのプログラムを実行可能にする。
【0038】
CPU11は、次いで、IO13を制御してネットワーク上の映像サーバ(図示省略))から映像音声データをダウンロードし、これをストレージ14に蓄える。ダウンロードが終了すると、CPU11は、ストレージ14から映像音声データを読み出しながら、実行形式のプログラムにより映像音声の解読、解凍を行い、映像データ及び音データを生成する。そして、映像データを内部バスB10を通じて第2及び第3の小プロセッサ103B、103Cに転送し、フィルタリングなどの後処理を行わせ、映像を生成させる。CPU11は、また、字幕、ユーザインタフェース用画像データを生成し、これを内部バスB10を通じて第1の小プロセッサ103Aに送り、字幕、ユーザインタフェース用画面を生成させる。CPU11は、さらに、内部バスB10を通じて第2及び第3の小プロセッサ103B、103Cから第1の小プロセッサ103Aへ映像データを送り、字幕、ユーザインタフェース画面と合成させ、クロスバ104を通じてディスプレイ15へ出力させる。音データについては、これを内部バスB10を通じて第4の小プロセッサ103Dに送り、クロスバ104を通じてスピーカ17へ出力させる。この場合も、内部バスB10及びクロスバ104の制御は、管理プロセッサ101により行われる。
これにより、ユーザは、映像音声を視聴することができる。
【0039】
3.画像音声通信
ホームサーバ1によって画像音声を使った通信を行う場合の手順は、以下のとおりである。前提として、送受信側には、共に、本実施形態のホームサーバ1がネットワークを通じて接続されているものとする。
送受信側のホームサーバ1のCPU11が、例えば図示しない入力装置あるいはゲーム用コントローラ19からの指示に基づき、メモリ12に記録されている各種プログラムとの協働により、信号処理用デバイス10のコンフィグレーションを画像音声通信用に変える。このとき、メモリ12に存するプログラムの一部又は全部を、共通バスB及び内部バスB10を通じて信号処理用デバイス10の内部メモリ102に到達させる。
【0040】
信号処理用デバイス10では、管理プロセッサ101が、この内部メモリ102のプログラムにより、全体の処理の負荷と処理の種類とを推定するとともに動作させるべき小プロセッサの数を決め、これらの小プロセッサに、画像音声配信用の動作環境を構築させる。
例えば、内部バスB10を通じて、第1の小プロセッサ103Aに画像生成用プログラムを転送し、第2の小プロセッサ103Bに画像処理用プログラムを転送し、第3の小プロセッサ103Cに音声出力用プログラムを転送し、第4の小プロセッサ103Dに音声入力用プログラムを転送し、それぞれそれらのプログラムを実行可能にする。
【0041】
送信側のホームサーバ1のCPU11は、クロスバ104を通じてカメラ16の撮影画像を取り込み、第2の小プロセッサ103Bに画像処理を行わせる。この画像処理によって、帯域制限及び動き検出などが行われる。CPU11は、第2の小プロセッサ103Bによる画像処理の結果を内部バスB10及び共通バスBを通じて受け取り、この画像処理の結果により撮影画像を圧縮した後、この圧縮された撮影画像をIO13からネットワーク上に送出する。
受信側のホームサーバ1では、ネットワーク上から圧縮された映像データを受け取り、この受け取った映像データをCPU11の処理によって解凍する。そして、解凍後の画像を共通バスB及び内部バスB10を通じて第1の小プロセッサ103Aへ転送し、これにより得られた映像をクロスバ104を通じてディスプレイ15に表示させる。
【0042】
送信側のホームサーバ1では、マイクロフォン18からクロスバ104を通じて音声を取り込み、第4の小プロセッサ103Dによって音声処理を行う。CPU11は、この第4の小プロセッサ103Dで処理された情報を内部バスB10及び共通バスBを通じて取得し、この処理された情報を使って音声を圧縮し、圧縮された音声をIO13を通じてネットワーク上に送出する。
受信側のホームサーバ1では、ネットワーク上から圧縮された音声データを受け取り、これをストレージ14に蓄える。CPU11は、ストレージ14に蓄えられている音声データを解凍し、解凍後の画像を内部バスB10を通じて第3の小プロセッサ103Cへ転送し、これにより得られた映像をクロスバ104を通じてディスプレイ15に表示させる。この場合も、内部バスB10及びクロスバ104の制御は、管理プロセッサ101により行われる。
なお、上記の例では、ゲーム用の動作環境、映像音声配信用の動作環境、画像音声通信用の動作環境は、それぞれ管理プロセッサ101が、CPU11から転送された各種小プロセッサ用のプログラムを該当する小プロセッサに転送して実行させることにより、各小プロセッサにおいて形成されることを前提として説明したが、各種小プロセッサ用のプログラムは、管理プロセッサ101が自らメモリ12より読み出して転送するようにしてもよい。各小プロセッサ103A〜103Dが処理すべきデータも、管理プロセッサ101がメモリ12から読み出して転送してもよいし、小プロセッサ103A〜103Dが管理プロセッサ101にリクエストして入手するようにしてもよい。
【0043】
4.複数種類のアプリケーションの同時実行
例えば、上記のゲームと画像音声通信とを同時に実行する場合、これらのアプリケーションの組合せを、図3のように時分割で切り替えると、一方の処理時間が延びた場合に、他方の実行時間が足りなくなってしまうなどの不都合が生じる。例えば、本来予定されている通信画像処理の時間が足りなくなるか、あるいはできなくなる。図4の斜線部分は、この様子(通信画像処理が足りない状態)を図示したものである。
そこで、この実施形態では、図5のように、管理プロセッサ101から他の需要、すなわち他のアプリケーションの指示(プログラム等)が与えられるまでは、各小プロセッサ103A〜103Dが、それぞれ自己に割り当てられた機能を実現するプログラムを実行するためにのみ動作するようにする。つまり、個々の小プロセッサを、常に同じアプリケーションで使うようにする。
このようにすれば、処理時間が変動しても、図6のように、同一のアプリケーションの中であれば、処理時間の負荷のバランスをとることができるので、総計では、一定の時間に収めることができる。
【0044】
このように、本実施形態のホームサーバ1によれば、要求性能に合わせて、汎用信号処理用デバイス10のコンフィグレーション(動作環境)を動的に変え、信号処理用デバイス10で、画像生成、画像処理、音声入出力処理など、多種類の処理のいくつかを選択的に、又は、これらを同時に行うことができるので、ハードウエアリソースの無駄がなく、効率的な信号処理が可能になる。
また、個々の小プロセッサ103A〜103Dが独立して動作し、他の処理に影響されないので、各処理の性能予測を行うことが容易になる。個々の小プロセッサに、処理結果を一時保管するための比較的大容量のローカルメモリを付加し、複数の小プロセッサの連携処理を行うときのメモリアクセスのオーバヘッドを抑制するようにすれば、各処理の性能予測がより容易になる。
さらに、画像の入力と出力、画像と音声など、多種類の処理の間で、処理結果の受け渡しを行うことが容易になり、しかも、画像データと音声データなど、多種類のデータが、インターリーブされた入出力が扱いやすくなるので、多種多様な表現形態のマルチメディアコンテンツの生成、複数の機能の同時形成による高度の画像処理が容易に行えるようになる。一方、比較的単純な内容の情報処理については、すべての小プロセッサ103A〜103Dを同時期に動作させることで、高速処理が可能になる。
【0045】
なお、本実施形態では、入出力インタフェースの例としてクロスバ104を用いた場合の例を挙げたが、図7のように、クロスバ104に多重バス114を用いてもよい。多重バス114は、外部デバイスといずれかの小プロセッサ、又は、小プロセッサ同士を、アドレス指定によって選択的に接続可能にするものである。符号113は、それぞれ上述した大容量のローカルメモリを付加した小プロセッサにより構成される汎用信号処理プロセッサである。
また、本実施形態では、一つの信号処理用デバイスを4つの小プロセッサで構成した場合の例を説明したが、小プロセッサの数は、エンタテインメント処理のために要求される性能の最大値に応じて任意に変更が可能である。
また、本実施形態では、ホームサーバ1の例を示したが、セットトップボックス等の他のエンタテインメント機器についても同様に適用が可能なものである。
また、本発明の信号処理用デバイスは、エンタテインメント機器のみならず、一般的な情報処理機器にも搭載が可能なものである。
【0046】
【発明の効果】
以上の説明から明らかなように、本発明によれば、複数種類の処理を効率的且つ高信頼性のものとで行うことができる情報処理機器及び信号処理用デバイスを提供することができる。
【図面の簡単な説明】
【図1】 本発明を適用したホームサーバの構成図。
【図2】 信号処理用デバイスを構成する個々の小プロセッサの構成図。
【図3】 複数種類のアプリケーションを同時に行う状態を示した説明図。
【図4】 小プロセッサで複数のアプリケーションを切り替え実行するときの不具合状態を示した説明図。
【図5】 複数種類のアプリケーションを同時に行う場合に、各小プロセッサにそれぞれ同一の処理を割り当てた状態を示した説明図。
【図6】 図5のような処理形態の場合に不具合が生じないことを示した説明図。
【図7】 信号処理用デバイスの他の構成例を示した図。
【図8】 従来のホームサーバの構成図。
【符号の説明】
1・・・ホームサーバ、10・・・信号処理用デバイス、11・・・CPU、12・・・メモリ、13・・・IO、14・・・ストレージ、15・・・ディスプレイ、16・・・カメラ、17・・・スピーカ、18・・・マイクロフォン、19・・・ゲーム用コントローラ、101・・・管理プロセッサ、102・・・内部メモリ、103,113・・・汎用信号処理プロセッサ、103A〜103D・・・小プロセッサ、104・・・クロスバ、114・・・多重バス
Claims (11)
- 情報処理機器に、主プロセッサと共に備えられる複数種類のアプリケーションを同時に実行可能な信号処理用デバイスであって、
前記主プロセッサと協働で動作可能な管理プロセッサと、この管理プロセッサの支配下で動作する汎用信号処理プロセッサとを有しており、
前記汎用信号プロセッサは、それぞれ前記管理プロセッサから他の種類のアプリケーションの指示を受け取るまでは各々が自己に割り当てられた機能を実現するプログラムを実行する小プロセッサの集合により構成されており、
前記管理プロセッサは、前記主プロセッサより与えられた複数種類のアプリケーションをそれぞれ実現するための複数の小プロセッサ用のプログラムの各々の処理の負荷と処理すべき内容とを推定し、その推定結果に基づいて前記汎用信号プロセッサにおいて決められる動作させる小プロセッサに、該小プロセッサ用のプログラムを割り当てて実行させることでそれぞれに割り当てられたアプリケーションを実現させる、
信号処理用デバイス。 - 外部デバイス又はいずれかの前記小プロセッサからの処理対象信号の入力と、外部デバイス又はいずれかの前記小プロセッサへの処理結果信号の出力とを行う入出力インタフェースをさらに有し、
前記管理プロセッサは、入力された処理対象信号の受取先又は前記処理結果信号の出力元となる小プロセッサをアプリケーションの種類に応じて切り替えるように前記入出力インタフェースを制御する、
請求項1記載の信号処理用デバイス。 - 前記入出力インタフェースが、前記外部デバイスといずれかの前記小プロセッサ、又は、前記小プロセッサ同士を選択的に接続可能にするクロスバスイッチを含む、
請求項2記載の信号処理用デバイス。 - 前記入出力インタフェースが、前記外部デバイスといずれかの前記小プロセッサ、又は、前記小プロセッサ同士を選択的に接続可能にする多重バスを含む、
請求項2記載の信号処理用デバイス。 - 各々の小プロセッサにそれぞれローカルメモリが設けられており、各小プロセッサのローカルメモリには、当該小プロセッサによる信号処理の対象となる信号あるいは信号処理の結果が、前記入出力インタフェースへの出力が可能になるまでの間記録されるように構成されている、
請求項2記載の信号処理用デバイス。 - 前記汎用信号処理プロセッサ、前記管理プロセッサ及び前記入出力インタフェースが一つのパッケージ筐体に収容されており、
このパッケージ筐体には、少なくとも、管理プロセッサに前記他の種類のアプリケーションの指示を与える装置との接続を可能にする第1接続インタフェースと、前記入出力インタフェースとの間で信号の受け渡しを行う前記外部デバイスとの接続を可能にする第2接続インタフェースとが形成されている、
請求項2記載の信号処理用デバイス。 - 信号処理用デバイスと、前記信号処理用デバイスに信号処理の需要を与える主プロセッサとを備え、複数種類のアプリケーションの同時実行を可能にする情報処理機器であって、
前記信号処理用デバイスは、汎用信号処理プロセッサ、管理プロセッサ及び入出力インタフェースを有し、
前記汎用信号処理プロセッサは小プロセッサの集合により構成されており、
各小プロセッサは、それぞれ前記管理プロセッサから他の種類のアプリケーションの指示を受け取るまでは各々が自己に割り当てられた機能を実現するプログラムを実行するものであり、
前記入出力インタフェースは、外部デバイス又はいずれかの前記小プロセッサからの処理対象信号の入力と、外部デバイス又はいずれかの前記小プロセッサへの処理結果信号の出力とを行うものであり、
前記管理プロセッサは、前記主プロセッサより与えられた複数種類のアプリケーションをそれぞれ実現するための複数の小プロセッサ用のプログラムの各々の処理の負荷と処理すべき内容とを推定し、その推定結果に基づいて前記汎用信号プロセッサにおいて決められる動作させる小プロセッサに、該小プロセッサ用のプログラムを割り当てて実行させることでそれぞれに割り当てられたアプリケーションを実現させるとともに、前記入出力インタフェースを通じて入力された処理対象信号の受取先又は前記処理結果信号の出力元となる小プロセッサを、アプリケーションの種類に応じて切り替えるように当該入出力インタフェースを制御するものである、
情報処理機器。 - コンピュータネットワークとの接続を可能にするネットワークインタフェースと、コンピュータ読み取り可能なデジタル情報を蓄積するストレージ手段とを更に備え、
前記主プロセッサは、前記ネットワークインタフェースを制御して外部機器から前記デジタル情報を取得し、取得したデジタル情報を前記ストレージ手段に蓄積するとともに、蓄積されたデジタル情報及びそれに基づくアプリケーションの指示を前記信号処理用デバイスの管理プロセッサに与えることにより、前記デジタル情報によりその内容が定まるエンタテインメント処理のための動作環境を1又は複数の前記小プロセッサ上に構築させる、
請求項7記載の情報処理機器。 - 前記主プロセッサは、前記管理プロセッサを通じて前記1又は複数の小プロセッサにエンタテインメント処理のための動作環境を構築させた後、異なるデジタル情報を取得したときは、前記構築済みの動作環境を前記異なるデジタル情報に基づく新たな動作環境に再構築させる、
請求項8記載の情報処理機器。 - 前記デジタル情報が、それぞれ所要の機能を実現可能にするための複数種類のアプリケーションプログラムであり、
前記管理プロセッサは、前記小プロセッサの各々にいずれかの機能を割り当て、割り当てた機能を実現するためのアプリケーションプログラムを前記ストレージ手段から読み出して実行させる、
請求項8記載の情報処理機器。 - 個々の前記小プロセッサは、前記管理プロセッサから他のアプリケーションを実現するプログラムを付与されるまでは自己に割り当てられた機能を実現するアプリケーションプログラムを実行するためにのみ動作する、
請求項10記載の情報処理機器。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363780A JP4542308B2 (ja) | 2002-12-16 | 2002-12-16 | 信号処理用デバイス及び情報処理機器 |
US10/733,174 US9418044B2 (en) | 2002-12-16 | 2003-12-11 | Configuring selected component-processors operating environment and input/output connections based on demand |
EP03778866A EP1576489A3 (en) | 2002-12-16 | 2003-12-12 | Signal processing device and entertainment device |
CNB2003801063807A CN100367268C (zh) | 2002-12-16 | 2003-12-12 | 信号处理设备和娱乐设备 |
KR1020057010841A KR100755123B1 (ko) | 2002-12-16 | 2003-12-12 | 신호처리용 디바이스 및 엔터테인먼트 기기 |
PCT/JP2003/015937 WO2004055689A2 (en) | 2002-12-16 | 2003-12-12 | Signal processing device and entertainment device |
TW092135373A TWI252426B (en) | 2002-12-16 | 2003-12-15 | Signal processing device and entertainment device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363780A JP4542308B2 (ja) | 2002-12-16 | 2002-12-16 | 信号処理用デバイス及び情報処理機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004199149A JP2004199149A (ja) | 2004-07-15 |
JP4542308B2 true JP4542308B2 (ja) | 2010-09-15 |
Family
ID=32588215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002363780A Expired - Lifetime JP4542308B2 (ja) | 2002-12-16 | 2002-12-16 | 信号処理用デバイス及び情報処理機器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9418044B2 (ja) |
EP (1) | EP1576489A3 (ja) |
JP (1) | JP4542308B2 (ja) |
KR (1) | KR100755123B1 (ja) |
CN (1) | CN100367268C (ja) |
TW (1) | TWI252426B (ja) |
WO (1) | WO2004055689A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100462807B1 (ko) * | 2004-04-28 | 2004-12-17 | 엔에이치엔(주) | 무선 네트워크를 통한 마일리지 제공 방법 및 그 시스템 |
JP5231970B2 (ja) * | 2008-12-16 | 2013-07-10 | 学校法人光産業創成大学院大学 | 表面検査装置 |
US9942593B2 (en) * | 2011-02-10 | 2018-04-10 | Intel Corporation | Producing decoded audio at graphics engine of host processing platform |
CN106791152B (zh) * | 2016-12-30 | 2019-08-27 | Oppo广东移动通信有限公司 | 一种通信方法及移动终端 |
JP6737717B2 (ja) * | 2017-01-06 | 2020-08-12 | 株式会社ソニー・インタラクティブエンタテインメント | 情報処理装置およびアプリケーション画像配信方法 |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3643227A (en) * | 1969-09-15 | 1972-02-15 | Fairchild Camera Instr Co | Job flow and multiprocessor operation control system |
US4000487A (en) * | 1975-03-26 | 1976-12-28 | Honeywell Information Systems, Inc. | Steering code generating apparatus for use in an input/output processing system |
US4498134A (en) * | 1982-01-26 | 1985-02-05 | Hughes Aircraft Company | Segregator functional plane for use in a modular array processor |
JPS5999575A (ja) | 1982-11-29 | 1984-06-08 | Mitsubishi Electric Corp | パイプライン演算装置 |
US4876643A (en) * | 1987-06-24 | 1989-10-24 | Kabushiki Kaisha Toshiba | Parallel searching system having a master processor for controlling plural slave processors for independently processing respective search requests |
US5193189A (en) * | 1987-10-07 | 1993-03-09 | Allen-Bradley Company, Inc. | Programmable controller with multiple priority level task processing |
US5339396A (en) * | 1987-11-18 | 1994-08-16 | Hitachi, Ltd. | Interconnection network and crossbar switch for the same |
US5175837A (en) * | 1989-02-03 | 1992-12-29 | Digital Equipment Corporation | Synchronizing and processing of memory access operations in multiprocessor systems using a directory of lock bits |
US5163131A (en) * | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
US5220651A (en) * | 1989-10-11 | 1993-06-15 | Micral, Inc. | Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus |
US5450557A (en) | 1989-11-07 | 1995-09-12 | Loral Aerospace Corp. | Single-chip self-configurable parallel processor |
US5522083A (en) * | 1989-11-17 | 1996-05-28 | Texas Instruments Incorporated | Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors |
JP3083540B2 (ja) * | 1990-08-20 | 2000-09-04 | 株式会社東芝 | マルチプロセッサを用いた交換制御方式 |
JP3203701B2 (ja) * | 1990-11-01 | 2001-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コードセグメントのリンク方法とそのシステム及びコードセグメントのダイナミックリンク方法 |
US5349680A (en) * | 1990-11-07 | 1994-09-20 | Kabushiki Kaisha Toshiba | Information processing apparatus for executing application programs under control of a system program |
JP2770603B2 (ja) | 1991-03-14 | 1998-07-02 | 三菱電機株式会社 | 並列計算機 |
US5392391A (en) * | 1991-10-18 | 1995-02-21 | Lsi Logic Corporation | High performance graphics applications controller |
JPH0670076A (ja) * | 1992-08-19 | 1994-03-11 | Toshiba Corp | ファクシミリ蓄積交換システム |
US5414857A (en) * | 1992-10-02 | 1995-05-09 | Ast Research, Inc. | Adaptive processor interface operable with different types of processors |
US5504670A (en) * | 1993-03-31 | 1996-04-02 | Intel Corporation | Method and apparatus for allocating resources in a multiprocessor system |
US5864679A (en) * | 1993-09-06 | 1999-01-26 | Kabushiki Kaisha Toshiba | Transaction routing in a multiple processor system using an extracted transaction feature parameter and transaction historical data |
US5815680A (en) | 1993-09-27 | 1998-09-29 | Ntt Mobile Communications Network, Inc. | SIMD multiprocessor with an interconnection network to allow a datapath element to access local memories |
JPH07141305A (ja) | 1993-11-16 | 1995-06-02 | Hitachi Ltd | 並列計算機の実行制御方法 |
US5809322A (en) * | 1993-12-12 | 1998-09-15 | Associative Computing Ltd. | Apparatus and method for signal processing |
CA2137488C (en) | 1994-02-18 | 1998-09-29 | Richard I. Baum | Coexecuting method and means for performing parallel processing in conventional types of data processing systems |
US5442789A (en) | 1994-03-31 | 1995-08-15 | International Business Machines Corporation | System and method for efficiently loading and removing selected functions on digital signal processors without interrupting execution of other functions on the digital signal processors |
US5832303A (en) * | 1994-08-22 | 1998-11-03 | Hitachi, Ltd. | Large scale interconnecting switch using communication controller groups with multiple input-to-one output signal lines and adaptable crossbar unit using plurality of selectors |
US5491787A (en) * | 1994-08-25 | 1996-02-13 | Unisys Corporation | Fault tolerant digital computer system having two processors which periodically alternate as master and slave |
EP0700180A1 (de) * | 1994-08-31 | 1996-03-06 | STUDER Professional Audio AG | Vorrichtung zur Bearbeitung von digitalen Audio-Signalen |
SE503633C2 (sv) * | 1994-10-17 | 1996-07-22 | Ericsson Telefon Ab L M | Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning |
JP3625880B2 (ja) * | 1994-12-02 | 2005-03-02 | 株式会社ソニー・コンピュータエンタテインメント | 音源装置 |
JP3643121B2 (ja) | 1994-12-19 | 2005-04-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ処理システム |
US5794062A (en) | 1995-04-17 | 1998-08-11 | Ricoh Company Ltd. | System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization |
US5630161A (en) * | 1995-04-24 | 1997-05-13 | Martin Marietta Corp. | Serial-parallel digital signal processor |
JPH09160890A (ja) | 1995-10-06 | 1997-06-20 | Matsushita Electric Ind Co Ltd | マルチプロセッサシステム |
JPH09106389A (ja) * | 1995-10-12 | 1997-04-22 | Sony Corp | 信号処理装置 |
WO1997032248A1 (fr) * | 1996-02-29 | 1997-09-04 | Sony Computer Entertainment, Inc. | Processeur d'images et procede de traitement d'images |
WO1997039574A1 (fr) * | 1996-04-17 | 1997-10-23 | Sony Corporation | Commutateur de matrices |
KR100280285B1 (ko) * | 1996-08-19 | 2001-02-01 | 윤종용 | 멀티미디어 신호에 적합한 멀티미디어 프로세서 |
US6241610B1 (en) * | 1996-09-20 | 2001-06-05 | Nintendo Co., Ltd. | Three-dimensional image processing system having dynamically changing character polygon number |
US6244959B1 (en) * | 1996-09-24 | 2001-06-12 | Nintendo Co., Ltd. | Three-dimensional image processing system with enhanced character control |
JP3923574B2 (ja) | 1996-12-02 | 2007-06-06 | 株式会社日立製作所 | 並列データ処理機能を備えた検査装置及び検査方法 |
JPH10232788A (ja) | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
JP3681026B2 (ja) * | 1997-03-27 | 2005-08-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
US5886537A (en) | 1997-05-05 | 1999-03-23 | Macias; Nicholas J. | Self-reconfigurable parallel processor made from regularly-connected self-dual code/data processing cells |
US6134515A (en) * | 1997-06-13 | 2000-10-17 | Telefonaktiebolaget Lm Ericsson | Controlling a first type telecommunications switch upon translating instructions for a second type telecommunications switch |
JPH1165862A (ja) | 1997-08-14 | 1999-03-09 | Nec Corp | マルチプロセッサ資源分割管理方式 |
US6301603B1 (en) * | 1998-02-17 | 2001-10-09 | Euphonics Incorporated | Scalable audio processing on a heterogeneous processor array |
JP3946393B2 (ja) | 1999-10-19 | 2007-07-18 | 株式会社東芝 | 階層構造をもつ並列計算機 |
US6807620B1 (en) * | 2000-02-11 | 2004-10-19 | Sony Computer Entertainment Inc. | Game system with graphics processor |
JP2001290751A (ja) * | 2000-04-04 | 2001-10-19 | Sony Corp | 情報処理装置、制御装置及び情報処理システム並びにそれらの方法 |
JP2002078958A (ja) * | 2000-09-08 | 2002-03-19 | Sony Corp | ビデオゲームシステム、ビデオゲーム装置及びその制御方法 |
JP2002222436A (ja) * | 2000-11-22 | 2002-08-09 | Sony Computer Entertainment Inc | オブジェクト制御方法、コンピュータに実行させるためのオブジェクト制御処理プログラム、コンピュータに実行させるためのオブジェクト制御処理プログラムを記録したコンピュータ読み取り可能な記録媒体、オブジェクト制御処理プログラムを実行するプログラム実行装置 |
US6721720B2 (en) * | 2001-02-22 | 2004-04-13 | Hewlett-Packard Development Company, L.P. | Methods and structure for characterization of bayesian belief networks |
JP3716753B2 (ja) * | 2001-03-21 | 2005-11-16 | 日本電気株式会社 | マルチプロセッサ構成の計算機間におけるトランザクション負荷分散方法及び方式並びにプログラム |
US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7076576B2 (en) | 2001-06-19 | 2006-07-11 | Fujitsu Limited | Data transfer in multi-node computer system |
US6578940B2 (en) | 2001-07-25 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | System for ink short protection |
US7318164B2 (en) * | 2001-12-13 | 2008-01-08 | International Business Machines Corporation | Conserving energy in a data processing system by selectively powering down processors |
US7137121B2 (en) * | 2002-04-19 | 2006-11-14 | Equator Technologies, Inc. | Data-processing circuit and method for switching between application programs without an operating system |
US20030204551A1 (en) * | 2002-04-30 | 2003-10-30 | Ling Chen | System and method for providing media processing services |
JP2004005249A (ja) * | 2002-05-31 | 2004-01-08 | Fujitsu Ltd | 負荷分散型マルチプロセッサに対する信号振分装置 |
US6789058B2 (en) * | 2002-10-15 | 2004-09-07 | Mindspeed Technologies, Inc. | Complexity resource manager for multi-channel speech processing |
US7197662B2 (en) * | 2002-10-31 | 2007-03-27 | Ring Technology Enterprises, Llc | Methods and systems for a storage system |
KR100564743B1 (ko) * | 2002-12-18 | 2006-03-27 | 한국전자통신연구원 | 다기능 스위치 패브릭 장치 및 그 제어 방법 |
-
2002
- 2002-12-16 JP JP2002363780A patent/JP4542308B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-11 US US10/733,174 patent/US9418044B2/en active Active
- 2003-12-12 KR KR1020057010841A patent/KR100755123B1/ko active IP Right Grant
- 2003-12-12 WO PCT/JP2003/015937 patent/WO2004055689A2/en active Application Filing
- 2003-12-12 CN CNB2003801063807A patent/CN100367268C/zh not_active Expired - Lifetime
- 2003-12-12 EP EP03778866A patent/EP1576489A3/en not_active Ceased
- 2003-12-15 TW TW092135373A patent/TWI252426B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1726486A (zh) | 2006-01-25 |
CN100367268C (zh) | 2008-02-06 |
WO2004055689A3 (en) | 2005-10-06 |
KR100755123B1 (ko) | 2007-09-04 |
JP2004199149A (ja) | 2004-07-15 |
US20040163132A1 (en) | 2004-08-19 |
US9418044B2 (en) | 2016-08-16 |
TWI252426B (en) | 2006-04-01 |
KR20050093772A (ko) | 2005-09-23 |
TW200500941A (en) | 2005-01-01 |
EP1576489A3 (en) | 2005-11-23 |
WO2004055689A2 (en) | 2004-07-01 |
EP1576489A2 (en) | 2005-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10229651B2 (en) | Variable refresh rate video capture and playback | |
US9455931B2 (en) | Load balancing between processors | |
JP3857719B2 (ja) | オンラインコンテンツを提供するシステム | |
US20180219929A1 (en) | Method and system for distributed processing, rendering, and displaying of content | |
US20120184373A1 (en) | Apparatus and method for providing a game service in cloud computing environment | |
JP7386990B2 (ja) | ビデオ再生方法、装置、機器及びコンピュータプログラム | |
WO2022257699A1 (zh) | 图像画面显示方法、装置、设备、存储介质及程序产品 | |
US20090323799A1 (en) | System and method for rendering a high-performance virtual desktop using compression technology | |
CN104813309A (zh) | 用于远程显示器的基于云的虚拟化图形处理方法和系统 | |
KR102110195B1 (ko) | 응용 프로그램의 스트리밍 영상 제공 장치 및 방법 | |
US8170701B1 (en) | Methods and apparatus of running game and rendering game audio remotely over broadband network | |
KR20200146007A (ko) | 동영상 시스템 및 동영상 처리 방법, 장치 및 컴퓨터 판독 가능 매체 | |
US20110316862A1 (en) | Multi-Processor | |
KR100490401B1 (ko) | TC(Thin-Client)환경에서 영상 처리 장치 및 방법 | |
JP4542308B2 (ja) | 信号処理用デバイス及び情報処理機器 | |
JP2017507395A (ja) | マルチモード・ゲーミング・サーバー | |
CN112882826B (zh) | 一种资源协同调度方法以及装置 | |
US9794509B2 (en) | Display data processor and display data processing method | |
Vats et al. | Semantic-aware view prediction for 360-degree videos at the 5g edge | |
JP3380236B2 (ja) | 映像音声処理装置 | |
CN113893525A (zh) | 云游戏运行方法、装置、电子设备及计算机可读介质 | |
CN116761021A (zh) | 图像处理方法和电子设备 | |
KR200422852Y1 (ko) | 하드웨어 리소스를 공유하여 복수의 멀티미디어 데이터를처리하는 장치 | |
CN117857872A (zh) | 一种内存处理方法及显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071109 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4542308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |