JP3083540B2 - マルチプロセッサを用いた交換制御方式 - Google Patents

マルチプロセッサを用いた交換制御方式

Info

Publication number
JP3083540B2
JP3083540B2 JP21876490A JP21876490A JP3083540B2 JP 3083540 B2 JP3083540 B2 JP 3083540B2 JP 21876490 A JP21876490 A JP 21876490A JP 21876490 A JP21876490 A JP 21876490A JP 3083540 B2 JP3083540 B2 JP 3083540B2
Authority
JP
Japan
Prior art keywords
line
line setting
processor
setting
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21876490A
Other languages
English (en)
Other versions
JPH04100497A (ja
Inventor
善朗 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21876490A priority Critical patent/JP3083540B2/ja
Priority to CA 2049476 priority patent/CA2049476C/en
Publication of JPH04100497A publication Critical patent/JPH04100497A/ja
Priority to US08/415,748 priority patent/US5657449A/en
Application granted granted Critical
Publication of JP3083540B2 publication Critical patent/JP3083540B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/256Routing or path finding in ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255Control mechanisms for ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455Multi-processor, parallelism, distributed systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明はマルチプロセッサを用いた交換制御システ
ムに関する。
(従来の技術) 第13図は、従来の交換システムの制御系を含めた構成
をブロック図で示したものである。この従来の交換シス
テムは、端末1−1〜1−mを有しており、これら端末
1−1〜1−mは、それぞれ回線インタフェース2−1
〜2−mを介して主スイッチ3に接続されている。ま
た、トランク回線5−1〜5−pがトランク回線インタ
フェース4−1〜4−pをそれぞれ介して主スイッチ3
に接続されている。そして、回線制御のために、回線イ
ンタフェ−ス2−1〜2−m−2はバス6、サブプロセ
ッサ7、バス10を介してメインプロセッサ11に接続さ
れ、回線インタフェ−ス2−1〜2−m−1,2−mおよ
びをトランク回線インタフェース4−1〜4−pはバス
8、サブプロセッサ9、バス10を介してメインプロセッ
サ11に接続される。
このように従来の交換システムはある回線設定のため
のプロセッサを見てみると、それは回線の設定を行うべ
きプロセッサがあらかじめ固定的に決定されている構成
となっており、回線から入力される回線対応の回線設定
信号は、上記バスを通り接続されるプロセッサに対して
固定的に転送される。
したがって、回線の負荷のバランスが均等でない場合
には、あらかじめそれなりに回線対応のプロセッサを割
り当てる必要があった。
また、回線の増設等を行う場合には、余剰能力のある
プロセッサを管理者が把握していて、そのプロセッサに
対して回線設定信号が流れるように物理的に構成を考え
る必要があった。
これは、回線の物理的な位置を自由に決定することが
不可能である事を意味し、プロセッサの事情により、接
続可能な回線位置が決定されてしまうという問題があっ
た。
このため、各回線毎に電話機のような物理的なユーザ
端末が固定的に1台接続されている場合には、回線数に
よってプロセッサにかかる回線設定処理負荷が決定され
るので、このような制約があった場合でもある程度物理
的な制約とのバランスがとれる可能性があるが、回線の
先にさらにPBXのようなブランチ型の端末が接続される
場合には、回線の物理的な数と、その回線に対してかか
る回線設定のための負荷がアンバランスとなり、このよ
うなプロセッサの物理的な制約が存在する場合には、効
率的な交換システムが構築できなくなるという問題があ
った。
近年、光ファイバ等の技術革新にともない、回線の広
帯域化が進んできており、1つの広帯域物理回線を時間
多重や、統計多重により複数の物理的な回線として使用
することが多くなってきている。このため物理回線数
と、それらの回線に対応する回線設定処理負荷のアンバ
ランスは、ますます大きくなってくることが予想され、
上記問題もますます大きなものとなることが予想され
る。
特に、近年、国際標準機関であるCCITTで研究されて
いるATM(非同期伝送モード)方式を用いた場合には、
広帯域通信の伝送路を、統計多重方式で論理多重するこ
とにより、各論理回線の使用帯域がフレキシブルに設定
できるような構成としているため、その物理回線でいっ
たいどの程度の回線設定信号が発生するのか、ほとんど
予測できないような状態である。
このため、前述のような、回線対応に固定的にプロセ
ッサを割り当てるという方式を用いたシステムでは、プ
ロセッサの処理リソースを適切に割り当てることが困難
となる。
さらに、このような構成を取ったシステムでは、交換
システム内の情報を常に1台の集中プロセッサが管理し
ていることが多く、回線設定処理負荷がますます増大す
る現状では、集中プロセッサの負荷が非常に高くなり、
そのための高能力のプロセッサが要求されるという問題
がある。
(発明が解決しようとする課題) 上述のごとく、従来の交換システムの制御方法に於い
ては、回線対応に回線設定処理プロセッサの負荷をあら
かじめ決定し、使用しているため、システムの増減設に
おいては、回線の物理位置を、保守者が意識する必要が
あり、またシステムによっては物理的に接続(増設)可
能な回線の物理位置が限定されてしまうという問題があ
った。
また、物理回線が広帯域化し、その回線内を統計内
に、フレキシブルに論理多重し、使用するようなこれか
らの通信の状況をふまえた場合には、回線対応に負荷が
限定できないため、回線対応に、物理的に処理リソース
を割り当てるこのような従来の構造では、各回線毎に非
常に能力の高いプロセッサを用意しなければならないと
いう問題点があった。またこのため、システムとして
は、コスト高になってしまうという問題点があった。
この発明は、この問題点を除去し、回線毎に回線設定
処理の負荷がアンバランスである場合にも、システム内
の回線設定処理プロセッサにかかる負荷が均等に分散さ
れ、かつ無駄なく使用される交換システムの制御システ
ムを提供することを目的とする。つまり、システムの規
模に応じたプロセッサを用意することで、システム全体
の制御が可能な、交換システムの制御システムを提供す
ることを目的とする。
また、同時にシステムの増減設の際にも、保守者がシ
ステムの物理的な回線に対応する回線設定処理負荷の分
散を考慮しなくてよい交換システムの制御システムを提
供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) この発明は、上述の目的を達成するために、交換シス
テムに複数の回線設定処理を行うプロセッサと、これら
の複数の回線設定処理プロセッサに対して、各回線から
の回線設定信号パスを接続する処理を行う、回線設定信
号パス管理プロセッサを1つ用意し、また回線対応に、
回線が起動状態か停止状態かを判定し、起動状態になっ
た場合にはこれを回線設定信号パス管理プロセッサに通
知する、回線インタフェースを用意し、回線設定信号パ
ス管理プロセッサは、回線設定処理プロセッサのそれぞ
れの負荷から、起動された回線の、回線設定信号パスを
どの回線設定処理プロセッサに接続すれば良いかを決定
し、この判定に基づいてこれらの回線設定信号パスと、
適当な回線設定処理プロセッサを接続するためのスイッ
チを用意し、上記各プロセッサ(複数の回線設定処理プ
ロセッサ、回線設定信号パス管理プロセッサ)間で、制
御情報を交換するための、プロセッサ間スイッチを用意
し、また上記スイッチを介し、回線設定信号パス管理プ
ロセッサ、及び他の回線設定処理プロセッサとの間で必
要な情報の通信を行い、新たな回線設定処理プロセッサ
を追加する場合でも、保守者が複雑な負荷見積を行わず
とも可能な構成を取ることにより構成される。
(作用) この発明では、回線対応に回線設定処理プロセッサを
配置するのではなく、回線が起動された段階で、その回
線の回線設定処理を行うプロセッサを、複数プロセッサ
の中から、それらの負荷の状態によって割り当てるた
め、従来の構成の交換システムのような、回線対応に物
理的に処理プロセッサを割り当てる構成のシステムにお
いて、プロセッサにかかる負荷を、回線が接続される物
理的な位置から計算し、そこで決定された回線を限定し
て使用するようなことをしなくても、システムを構築す
ることができる。
また、新たに回線を増設する場合でも同様に、回線の
物理的位置と、プロセッサにかかる負荷を見積もらなく
ても、自由に、空いている回線インタフェースに端末を
接続し、回線を起動状態にすることができる。
また、広帯域通信で利用されるATMのような物理回線
内を統計多重し、複数の論理回線として使用する場合で
も、回線の物理的な接続位置によらずに、その回線内に
生じる回線設定処理負荷に応じて、プロセッサを任意に
割り当てることができる。
従って、交換システムとしては、規模に応じた適切な
量のプロセッサを用意することで、無駄無く、コスト高
とならないものを提供できる。
またシステムの、増減設時も、システム全体の基本構
成を変更したり、システムを停止せずに、必要な能力に
応じた、必要なリソースを追加することにより、システ
ムアップを図ることが可能なシステムを提供することが
できる。
(実施例) 以下、第1図から、第12図を用いてこの発明の一実施
例に付いて説明する。
この発明は特に、回線毎に対応する、回線設定処理の
負荷が大きく変化するようなシステム、すなわち、物理
回線が広帯域の容量を持ち、その回線内を統計的に複数
の論理回線として使用するような場合に特に効果があ
り、以下ではCCITTで研究されているATM伝送・交換方式
を用いた場合を実施例として上げて説明を行う。
但し、この発明においては、これに類似するシステム
であれば適用が可能であり、特にATMを用いたシステム
に限るものではない。
第1図は、この発明が適用される交換システムの全体
構成を示したブロック図である。この交換システムは、
m個の端末101−1〜101−mを有しており、これら端末
101−1〜101−mは、それぞれ回線インタフェース102
−1〜102−mを介して主スイッチ103に接続されてい
る。また、p本のトランク回線105−1〜105−pがトラ
ンク回線インタフェース104−1〜104−pをそれぞれ介
して主スイッチ103に接続されている。
ここで、この交換システムは前述したようにATM伝送
方式を用いたシステムの場合に付いて説明しているの
で、端末101−1〜101−mから送出される情報は全てセ
ルと呼ばれる短パケットである。物理伝送路内はこの短
パケットのヘッダ部分のアドレスを変えることにより、
複数の論理チャネルを構成する。端末101−1〜101−m
は電話のような現在通常用いられているような端末も存
在するが、例えば電話とファクスが同時に使用できるよ
うな端末、あるいはテレビ電話のように、音声と画像が
同時に接続できるような端末も存在する。また電話、フ
ァクス、データ端末、の各機能を持ち合わせ、ユーザが
好みや必要に応じ、これらのメディアを同時に、あるい
は必要に応じて必要なメディアのみを使用することが可
能な端末も存在する。
また端末101−3に示すような、PBXのような端末も存
在し、この場合にはPBXの先の電話端末110からこの交換
システム経由の回線設定がある場合、それぞれ毎にこの
交換システムが回線設定を行うことになる。
このように、この発明の対象とする交換システムで
は、物理回線は1つであっても、その回線に対応して発
生する回線設定処理は1つであるとは限らず、回線の数
と、回線設定処理負荷は必ずしも一致していない。
主スイッチ103は、端末101−1〜101−m間の接続、
端末101−1〜101−mとトランク回線105−1〜105−p
間の接続を行い、任意点間の通信を可能とする。ただし
この実施例では、ATM方式の場合を例として上げている
ため、タイムスイッチのように、外部からの1つの制御
信号によって設定を行うものではなく、発着の回線イン
タフェース上のセルヘッダを交換するテーブルを設定す
るといった、2アクションの処理によって実現される。
また、トランク回線105−1〜105−pにおいても前記
の説明のように、ATM多重され使用されている。つまり
回線内は、様々な帯域の大きさを持つ信号が流れてお
り、ある場合には広帯域な通信を比較的小量設定するこ
とも可能であれば、またある場合には比較的帯域の小さ
な通信(現在の音声通信であるとか、データ通信のよう
な)を非常にたくさん設定することも可能である。この
ため、この回線を介して隣接の交換システムから要求さ
れる回線設定要求の数は、この回線の容量とは必ずしも
一致していない。
主スイッチ103には、回線106を介してプロセッサ間ス
イッチ107が接続され、このプロセッサ間スイッチ107に
は、n個の回線設定処理プロセッサ108−1〜108−nお
よび回線設定信号パス管理プロセッサ109が接続され
る。各回線対応の回線設定情報の信号は、前述の端末10
1−1〜101−mから発生し、端末101−1〜101−mの接
続される回線を介して回線インタフェース102−1〜102
−mに到着する。回線インタフェース102−1〜102−m
では、主スイッチ103で必要なルーチング(ルーチング
タグ)情報等の付与を、該信号が転送されてきた論理チ
ャネルに対応づけて行うが、この情報は、該回線が起動
状態になった際に、回線設定信号パス管理プロセッサ10
9との情報交換の結果、設定されたものである。さらに
この信号は主スイッチ103および回線106を経由し、上記
あらかじめ設定されたルーチングタグの値に従って、回
線設定処理プロセッサ108−1〜108−nに到着する。
ここで延べたルーチングタグが、あらかじめどのよう
に設定されているかについて、以下に説明する。
回線設定信号パス管理プロセッサ109は、システムの
立ち上がり時、および回線が起動状態になったときに、
複数の回線設定処理プロセッサ108−1〜108−nの中か
ら負荷的に適切なものを選択する。また、この際、回線
インタフェース102−1〜102−mから転送される情報を
元に、その回線インタフェースが接続されている回線の
回線設定信号パスを、この選択した回線設定処理プロセ
ッサ108に接続する機能を持つ。この接続の具体的な処
理としては、回線インタフェース102−1〜102−m内の
ルーチングタグテーブルの設定、および回線設定処理プ
ロセッサ108−1〜108−n内のユーザ情報の設定であ
る。
プロセッサ間スイッチ107は、任意のプロセッサ108−
1〜108−n、109間で必要な情報を交換することを可能
にする。このプロセッサ108−1〜108−n、109間で交
換する情報を大きく分類すると、以下の3つが上げられ
る。
1つは、回線設定処理プロセッサ108−1〜108−n間
の回線設定時における回線設定信号である。
もう1つは、初期立ち上げ時、あるいは新たに回線が
起動状態となったとき、回線の回線設定信号パスと、回
線設定処理プロセッサ108−1〜108−nを接続するため
の制御信号である。
そして最後は、新たに回線設定処理プロセッサが追加
された場合に、これが正常に動作するように、回線設定
信号パス管理プロセッサ109との間で交換される情報で
ある。
回線設定処理プロセッサ108−1〜108−nは、上述の
ように設定された回線設定信号パスを介して入力される
回線設定情報を解析し、実際の回線設定処理を行う。回
線の設定処理としては、 1)主スイッチの設定(これは実際には、回線インタフ
ェース内のルーチングタグテーブルの設定である) 2)対応回線の使用状況の管理 3)接続先回線の設定処理プロセッサの決定である。
第2図は、回線設定処理プロセッサ108−1〜108−n
の内部構造を示した図である。ここには、回線設定処理
プロセッサ108−1〜108−nのうちの1つを回線設定処
理プロセッサ108として示している。回線設定処理プロ
セッサ108は、端末101−1〜101−mからの回線設定信
号がセルの形式で主スイッチ103、プロセッサ間接続ス
イッチ107を経由し、転送されてくる。回線設定処理プ
ロセッサ108に転送されるセルはまずセル分配部201に入
り、高速処理のため複数用意されたセルハンドラ203に
受け渡される。ここではセルのヘッダ内のVCIの値によ
り振り分けられる。セルハンドラ203により入力用メモ
リ206に展開された情報は、制御バス207を介してセル分
解/組立部215により処理され、フレームの形式で、レ
イヤ2処理部209に引き渡される。ここでは、HDLCプロ
トコル相当の誤り制御処理が行われる。そして誤りのな
いフレームであると確認されると、その上位レイヤであ
るレイヤ3処理部210に引き渡される。レイヤ3処理部2
10は、受信したフレーム内の情報を解析し、上位処理部
である呼処理部に対し動作要求や表示を行う。ここで説
明したレイヤ2、レイヤ3のプロトコルについては、例
えばCCITTで勧告化されているQ.921,Q.931が例としてあ
げられる。またこれに準ずるプロトコルを使用すること
も可能である。但し、この発明においては、回線設定の
ための処理を、主スイッチ103を中心として入側、出側
回線2つの部分の処理に分散し行う必要がある。回線設
定部211、呼設定部212はそれぞれ呼処理を行うものであ
るが、この実施例においては、回線設定部211において
回線チャネルの設定等に関する処理を行い、呼設定部21
2において回線に接続されるユーザの通信の形態(ここ
ではこれを呼とよぶこととする)を管理する処理を行
い、呼設定処理を分離する形態を取っている。
サービス制御部213は、基本的な接続処理以外の付加
的なサービスを行う部分である。ここでは他のプロセッ
サとの間で、情報の交換を行う必要があるようなサービ
スもあり、このような情報は、前述のプロセッサ間交換
スイッチ107を介して交換される。
主プロセッサ208で解析された結果は、再びレイヤ3
処理部210、レイヤ2処理部209の処理を経由し、制御バ
ス207、出力用メモリ205、セル送出ハンドラ204、セル
送出部202を介して送出される。ここで、出力用メモリ2
05は、送出すべき情報を一時蓄積するメモリであり、セ
ル送出ハンドラ204は、出力用メモリ205上の情報を1セ
ル分の情報毎にセル送出部202に転送する機能を有し、
セル送出部202はセル送出ハンドラ204からのセルをプロ
セッサ間スイッチ107に送出する機能を有する。
プロセッサ環境設定部214は、回線設定処理が割り当
てられる際に、回線設定信号パス管理プロセッサ109と
の間で、該回線対応の加入者情報を受け取ったり、他の
回線設定処理プロセッサの受け持つ回線の位置情報を受
け取ったりするために必要なプロセッサ内環境を設定す
る機能を有する。この際の情報交換も、前述のプロセッ
サ間スイッチ107によって行われるが、情報が多量であ
ることも予想されるので、第2図にに示すように、レイ
ヤ2処理部209を介して行われる。
また、制御バス217を介して主プロセッサ208に接続さ
れるローカルデータベース216は呼設定処理プロセッサ1
08の制御に必要なローカルデータを記憶するものであ
る。
第3図は、回線設定信号パス管理プロセッサの構造を
示す図である。セル分配部301は第2図に示したセル分
配部201と同様のものである。また、セルハンドラ302
は、第2図に示したセルハンドラ202、入力用メモリ304
は第2図に示した入力用メモリ204と同様の機能を有す
る。
第2図で説明したのと同様に、プロセッサ間スイッチ
107を介して入力したセルは入力用メモリ304上に展開さ
れ、制御バス310を介して、主プロセッサ305の能力に応
じたタイミングで入力メモリ304上で処理される。主プ
ロセッサ305では、まずセル分解/組立部316において、
セルのヘッダがチェックされ、回線インタフェース102
−1〜102−mからの回線起動を意味する制御セルかど
うかの判定が行われる。ここで回線設定用の制御セルで
あることが検知されると、このセルは、制御用信号処理
部306へ転送され、該セル内の回線インタフェース識別
子が調べられる。そして該回線上で使用可能な論理チャ
ネルが、該回線の回線設定信号パス用として捕捉され
る。捕捉されたチャネル番号は、回線設定信号パス設定
応答のセルとして、制御バス310、出力用メモリ311、セ
ル送出ハンドラ312、セル送出部313を経由して発信元の
回線インタフェース102−1〜102−mに送出される。こ
こでは、回線インタフェース102−1〜102−mの構造を
極力コンパクトにし、コストを下げるため、回線インタ
フェース102−1〜102−mとの交換情報量は極力少なく
し、また情報交換に際しても、簡易な通信方法で済むよ
うに単一のセルを単位とした通信形態を取っている。
これと同時に、回線設定信号プロセッサ設定処理部30
7では、制御用信号処理部306からの要求により、該回線
の回線設定処理を行うべきプロセッサを決定する。決定
に際しては、既に他の回線設定処理を行っている呼設定
処理プロセッサの中から、負荷的にみて適切な呼設定処
理プロセッサを選択する。呼設定処理プロセッサの決定
が行われると、該回線対応の加入者データがデータベー
ス309からロードされる。データベース309からロードさ
れた情報はレイヤ2処理部314を経由し、制御バス310、
出力用メモリ311、セル送出ハンドラ312、セル送出部31
3を介して、上記選択された回線設定処理プロセッサに
転送される。
集中サービス制御部308は、回線設定処理プロセッサ1
08−1〜108−n内のサービス制御部213と情報を交換
し、基本接続サービス以外のサービスのうち、回線設定
処理プロセッサ内のローカルな情報のみでは提供不可能
なサービスの情報を集中で管理する。先述のようにこの
際の情報交換には、プロセッサ間交換スイッチ107が使
用される。
第4図は、プロセッサ間交換スイッチ107の具体的構
成例を示した図である。ここでは、スイッチバス403を
用いたバス型のメディアを使用するプロセッサ間交換ス
イッチが示されている。
スイッチバス403は、複数の回線設定処理プロセッサ1
08−1〜108−nと、回線設定信号パス管理プロセッサ1
09を収容し、これにより各プロセッサ間の情報交換が可
能となる。
回線を収容する主スイッチ103は、1つあるいは複数
のスイッチ間インタフェース402を介して、スイッチバ
ス403と接続される。
スイッチバス503は、複数の回線からの回線設定信号
をさばくため、高速で動作するものが使用され、交換の
単位は先に述べたセル単位で動作するものである。主ス
イッチ103内がセルによる交換であることは前述した
が、スイッチ間インタフェース402では、単純なインタ
フェースしか行わないようにしているため、バスはセル
単位とした動作を行う構造としている。
これは回線設定処理プロセッサ108−1〜108−n内
で、極力信号に関する処理を行うことで、物理的な装置
の配置が、処理能力の配置にならないようにするためで
ある。このような構成にすることで、システム内の回線
設定信号に関する処理能力の割当を、全て論理的に行う
ことが可能となる。
第5図は回線インタフェース102の構造を示した図で
ある。ここでは、前述したように、極力、回線設定信号
に関する処理を中央に集め、処理能力の割当をその中で
論理的に行う構成とするため、構造が非常にシンプルな
ものとなっている。
端末からの回線501は、回線インタフェース102の終端
部505に接続される。終端部505では同期等の低位レイヤ
的な処理のみを行っているだけで、セルの情報としては
ほとんどスルーの状態である。
ルーチングタグ付与部504では、ルーチングタグと呼
ばれるスイッチ内のルート選択に必要な情報が付与され
る。
ルーチングタグテーブル503は、このルーチングタグ
の付与を行うためのテーブルである。ルーチングタグの
付与の手順は、ルーチングタグ付与部504でセルのヘッ
ダで示される論理チャネルが解析され、この値に対応す
るルーチングタグを、ルーチングタグテーブル503から
引くことで付与される。
このルーチングタグテーブル503には、ある論理チャ
ネルから固定的に、ルーチングタグを決定できるように
するための固定テーブル506と、回線設定処理におい
て、ダイナミックに論理チャネルと、ルーチングタグの
値の対応を設定する可変テーブル507が存在する。
固定テーブル506は、CCITTで検討されている、端末側
から回線設定用の信号パスを要求するような論理チャネ
ル、(メタシグナリングチャネル)を考慮したものであ
る。ここでは、このメタシグナリングが回線から入力さ
れると、回線設定処理プロセッサの割当要求信号とし
て、固定的に回線設定信号パス管理プロセッサ109にそ
のセルが転送されるようにルーチングタグが設定されて
いる。
可変テーブル507は、回線設定信号パスが設定された
後、回線設定処理プロセッサ108−1〜108nからのチャ
ネル設定セルにより設定され、また通話終了時には解放
される論理チャネルとルーチングタグの対応関係を、収
容する部分である。
セル分岐部502は、主スイッチ103から回線に対して流
れ込むセルを受信する機能部である。ここではルーチン
グタグの値から、実際に回線に流すべきユーザの情報セ
ルか、あるいは交換システム内の制御用のセルかを判断
し振り分ける。
制御用の信号は、回線設定信号パス管理プロセッサ10
9からの、信号用の論理チャネルとルーチングタグの対
応関係を指定する信号、および回線設定処理プロセッサ
からの、ユーザ情報を転送するための論理チャネルとル
ーチングタグの対応関係を指定する信号の2つである。
第6図は、回線が起動状態になったとき(ここでは、
回線からメタシグナリングが転送されてきたとき)の、
回線設定信号のパス設定と、回線設定処理プロセッサが
割り当てられる様子を示したシーケンス図である。
まず、端末側から回線設定信号パスの設定を要求する
メタシグナリング信号601が回線インタフェース102に転
送される。
回線インタフェース102では、受信したメタシグナリ
ング信号に対して、固定テーブル506から回線設定信号
パス管理プロセッサ109行きのルーチングタグを付与す
る。ここではルーチングタグ内の情報として、あて先の
回線設定信号パス管理プロセッサ109を示す情報が含ま
れるとともに、該セルがシステム内制御信号である識別
子が挿入される。また、セルの論理チャネル表示部分に
は、この回線を識別するための値が挿入され転送され
る。
この信号は主スイッチ103およびプロセッサ間交換ス
イッチ107を経由し、回線設定信号パス管理プロセッサ1
09に転送される。
この信号を受信した回線設定信号パス管理プロセッサ
109では、受信セルの制御信号識別子、及びセル内の論
理チャネル表示部を検査し、回線インタフェース102か
らの回線設定信号パスの設定要求であることを識別する
と、以下の処理が行われる。
1)余剰能力のある回線設定処理プロセッサの選択 2)決定回線設定処理プロセッサ内の空きチャネルの選
択 3)回線内で使用可能な回線設定信号チャネルの選択 4)データベースから該回線対応の加入者情報のロード 5)該プロセッサ及び他プロセッサに通知すべき加入者
収容プロセッサの変更情報の構成 続いて、回線設定信号パス管理プロセッサ109から、
該回線の処理を収容することが決定されたプロセッサに
対する信号603(ここでは回線からの信号受信用のチャ
ネル、及び該回線の信号チャネルに対して回線設定に関
する信号を転送するためのルーチングタグ情報)が転送
される。
また、回線設定信号パス管理プロセッサ109から、該
回線のインタフェースに対するシステム内の制御信号60
4(回線内で使用される信号チャネルと、それに対応し
て決定された回線設定処理プロセッサに対してその情報
を転送するためのルーチングタグの情報が含まれる)が
転送される。この情報は回線インタフェース102の前述
の可変テーブルに設定される。
また、回線設定信号パス管理プロセッサ109から、端
末に対して、メタシグナリングにより要求された信号チ
ャネルが設定されたことを通知するための信号605が転
送される。
また、新たに回線設定処理プロセッサ108−3、108−
2に回線が収容され、該回線に対する着信があった場合
には、該回線設定処理プロセッサ108−3、108−2に対
して着信信号を転送するように、回線の収容プロセッサ
の変更情報611、612が転送される。
信号606は、前述の処理で、回線の先の端末と、回線
設定処理プロセッサとの間で、セルレベルのコネクショ
ンが設定された後、レイヤ2レベルのリンクを設定する
ため、レイヤ2の初期設定を行うものである。
以上により端末と、回線設定処理プロセッサ間には論
理的なパスが設定されたことになり、以後回線の設定に
関する信号は、この決定されたプロセッサが受信するこ
とになる。
第7図は、第6図の信号603,611および612が転送され
る際に使用されるパス、つまり回線設定信号パス管理プ
ロセッサ109と、回線設定処理プロセッサ108間の情報パ
スが設定されるシーケンスを示した図である。
まず、信号で回線設定処理プロセッサ108をシステム
に接続すると、該回線設定処理プロセッサ108から、回
線設定信号パス管理プロセッサ109に対して、プロセッ
サ間情報スイッチ107を介して、接続要求のセル704が送
出される。
これに対して回線設定信号パス管理プロセッサ109で
は、応答のセル705を送出する。
なお、この際のルーチングタグとしては、あらかじめ
プロセッサ内に固定的に設定された情報が使用される。
次に706に示すように、レイヤ2の初期設定が行わ
れ、該プロセッサ間にパスが設定される。
パスの設定に関してはこれで終了であるが、回線設定
処理プロセッサの回線設定処理のための初期情報とし
て、既に使用されているほかの回線設定処理プロセッサ
のリストとその位置情報、またそれらの回線設定処理プ
ロセッサが収容する回線の情報や、アドレス解析情報が
回線設定信号パス管理プロセッサ109より信号707として
転送される。
第8図は、後述する回線設定処理の際に、発着の回線
処理プロセッサ108間で情報を交換する際に必要となる
複数回線設定処理プロセッサ間のパスの設定を示した図
である。
ここでは回線設定処理プロセッサ108−xが新たに追
加された場合の他の回線設定処理プロセッサ108−1、1
08−2、108−3との間のパスの設定の様子を例として
示している。
108−xのプロセッサは、第7図で示したように回線
設定信号パス管理プロセッサ109から他プロセッサの情
報を受け取ると、そのそれぞれの回線設定処理プロセッ
サ108−1、108−2、108−3に対して設定要求のセル
のシーケンスと、レイヤ2の初期設定シーケンスを行っ
ている(805,806,807)。
第9図は、第8図による処理が終了した段階で、各回
線と各プロセッサ間で設定されている信号転送のための
パスの接続状態を示した図である。前述のようにそれぞ
れ必要な信号パスが設定されているようすがわかる。90
1、902、903はそれぞれ、回線−回線設定処理プロセッ
サ間、回線設定処理プロセッサ−回線設定処理プロセッ
サ間、回線設定処理プロセッサ−回線設定信号パス管理
プロセッサ間に設定されたパスを示している。
第10図は、主スイッチ103内を流れるセルの基本形式
を示した図である。
1001はルーチングタグで、主スイッチ103内のルート
を決定する値である。主スイッチ103内では、この値に
よりセルのあて先が決定され、転送される。
1002はシステム内制御信号識別子で、例えば、回線設
定信号パス管理プロセッサ109から、回線インタフェー
ス102に対して、チャネルとルーチングタグの対応テー
ブルを設定する際に使用される。
1004は、論理チャネルを示すエリアである。ここで
は、1002の制御信号識別の値により異なる使用がされ
る。
1002で制御信号であることが示された場合、本エリア
は、発信元の回線インタフェース102を示す値となる。
この値はシステムの構成時に固定的に決定されるもの
で、回線インタフェース102、回線設定処理プロセッサ1
08、回線設定信号パス管理プロセッサ109のそれぞれを
識別することが可能となる。1002の上記説明の例では、
本エリアに、発信元の回線設定信号パス管理プロセッサ
109の値が挿入されることになる。
1002で制御信号でないことが示された場合、本エリア
は、着信先での論理チャネルを示す値となる。例えば、
ある回線からの回線設定信号を、決定された回線設定処
理プロセッサ108に回線インタフェース102から転送する
場合には、その対応回線設定処理プロセッサが決定され
た段階で指定される回線設定処理プロセッサ内チャネル
の値が挿入され、着側の回線設定処理プロセッサでは、
どこの回線インタフェースからの信号かを識別すること
ができる。
1005はセルの本体部分であり、CCITTの勧告に従った
場合、48バイトとなる。
また1106は、セル本体1005内にあり、レイヤ2相当の
機能を行うための制御エリアであり、ここではCCITT勧
告に従った使用を行うものとする。
第11図は、回線から発生した回線設定要求に対して、
本交換システムにおいてどのように回線が設定されるか
を示した図である。
ここでは、回線における回線設定プロトコルとして、
CCITT勧告のQ.931相当のものを使用した例を示してい
る。
まず、端末から、セットアップ信号が回線インタフェ
ース102に転送され、回線インタフェース102上のルーチ
ングタグテーブル503により、該回線の回線設定処理を
担当する回線設定処理プロセッサ108−1行のルーチン
グタグと、該回線設定処理プロセッサ内の対応信号チャ
ネルを示すヘッダ情報が付与され、信号1103として、主
スイッチ103を経由して回線設定処理プロセッサ108−1
に到着する。
回線設定処理プロセッサ108−1では、まずセル内に
示された信号チャネルから、発信元の回線を識別する。
そして、レイヤ3情報から着信元の番号解析を行い、
着信側回線の回線設定処理を行う回線設定処理プロセッ
サ108を決定する(図の例では、プロセッサ108−2が選
択されている)。また発信側回線のユーザが使用する論
理チャネルを捕捉するとともに、ユーザの指定するベア
ラ属性から該チャネルの物理回線への収容が可能かどう
かを計算し、要求の受付を判定する。受付が決定される
と信号1113により、発呼の受付を認めるとともに、着側
の回線設定処理プロセッサ108−2に対して着信要求110
4を送出する。信号1104内には、着信先の番号、発側の
回線内使用論理チャネル番号、ベアラ属性、が含まれて
いる。
着信側のプロセッサ108−2では、この信号を受信
し、番号から着信先の回線位置を決定するとともに、該
回線内の要求ベアラが収容可能かの判定と、着側回線で
使用する論理チャネルの決定を行う。この段階で着側で
は、発側の論理チャネルと着側の論理チャネルの双方を
認識しているので、着側回線インタフェース内の、ルー
チングタグテーブルの設定のためのシステム内制御信号
1114(1セル)を送出する。またこれとは独立に、着側
回線の先の端末に対して、着信信号である信号1105送出
し、使用すべき論理チャネルと、ベアラ属性を通知す
る。
信号1106は着側に着信したことを発側のプロセッサに
通知する信号であるが、この信号内には、着側で使用す
る回線の論理チャネルの番号が含まれており、これによ
り発側のプロセッサでは、回線インタフェースに対し
て、ルーチングタグテーブルの設定のためのシステム内
制御信号1115(1セル)の送出を行う。この時点で発着
双方においてルーチングタグのテーブル設定が終了した
ことになり、双方向のセルによる情報転送が可能とな
る。
信号1107,1108,1109は、着側の端末が呼出状態になっ
たことを通知するための信号である。また、信号1110,1
111,1112は、着側の端末が呼出に応じ、通話状態になっ
たことを通知する信号である。
以上のシーケンスにより、この本発明の交換システム
を介した発着間での通信が可能となる。
第12図は、第11図で設定された端末間の通話路を、解
放するための信号シーケンスを示したものである。
信号1201は回線インタフェースから回線設定処理プロ
セッサ18−2に転送される切断を要求する信号である。
この信号を回線設定処理プロセッサ108−1が受信する
と、まず該回線インタフェース102に対して、設定され
たルーチングタグテーブルの解放を行うため、信号1210
が送出される。この信号1210はシステム内制御信号であ
り、この信号の受信により回線インタフェース102では
設定されていたテーブルが解放される。またこの信号と
は独立に回線の先の端末に対して解放信号1204が送出さ
れる。またプロセッサ108−1は、接続相手のプロセッ
サ108−2に対して、解放を要求する信号1202を送出す
る。
信号1202を受信した回線設定処理プロセッサ108−2
はまず該回線インタフェース102に対して、ルーチング
タグテーブル503の解放を行うためのシステム内制御信
号1211を送出する。該信号を受信した回線インタフェー
スでは、前述と同様にテーブルの解放を行う。またこれ
と同時にプロセッサ108−2は、回線に接続される端末
に対して、切断要求信号1203を送出する。
以降のシーケンスは第12図に示すとおりで、信号120
6,1209,1205,1208,1204,1207がそれぞれ応答信号として
返送され、回線設定時に設定された物理リソース、論理
リソースの全てが解放される。
〔発明の効果〕
以上説明したように、この発明では、回線設定処理を
行うプロセッサを複数接続し、回線が起動状態になった
タイミングでその回線に関する設定処理を受け持つプロ
セッサを割り当てるので、回線内が論理的に多重され、
複数の回線設定処理が発生する場合でも、保守者がその
回線の設定処理の負荷を見積もり、かつその負荷をさば
くための処理リソースを、物理的なレベル(システムの
構成)で意識せずとも、各処理リソースが平均的に、か
つ無駄無く使用されるという利点がある。従って、シス
テムの規模に応じた量の処理プロセッサを、中央に(回
線対応にではなく)配置することで、コスト高になるこ
との無いシステムを提供できるという利点がある。
またこのように、回線と、その処理を行うプロセッサ
の関係がダイナミックになったことから、システムにみ
あう処理能力が提供できなくなってきた段階の対応とし
て、システムを停止することなく、プロセッサの追加が
できる交換制御システムの提供が、可能であるという利
点がある。
【図面の簡単な説明】
第1図はこの発明の交換制御方式の一実施例を示すブロ
ック図、第2図は回線設定処理プロセッサの構成例を示
すブロック図、第3図は回線設定信号パス管理プロセッ
サの構成例を示すブロック図、第4図は、プロセッサ間
スイッチの構成例を示すブロック図、第5図は回線イン
タフェースの構成例を示すブロック図、第6図は回線設
定信号パスと対応プロセッサの割当てを示すシーケンス
図、第7図は回線設定処理プロセッサ−回線設定処理プ
ロセッサ間の信号リンク設定手順を示すシーケンス図、
第8図は各回線設定処理プロセッサ間の信号リンク設定
手順を示すシーケンス図、第9図は回線−回線設定処理
プロセッサ間、回線設定処理プロセッサ−回線設定処理
プロセッサ間、回線設定処理プロセッサ−回線設定信号
パス管理プロセッサ間に設定されたパスを示す図、第10
図は主スイッチ内を転送されるセルのフォーマット図、
第11図はこの発明の交換システムにおける基本呼設定シ
ーケンスを示すシーケンス図、第12図はこの発明の交換
システムにおける基本呼解放シーケンスを示すシーケン
ス図、第13図は従来の交換制御方式を示すブロック図で
ある。 101,101−1〜101−m……端末、102,102−1〜102−m
……回線インタフェース、103……主スイッチ、104−1
〜104−p……トランク回線インタフェース、105−1105
−p……トランク回線、106……回線、107……プロセッ
サ間スイッチ、108,108−1〜108−n……回線設定処理
プロセッサ、109……回線設定信号パス管理プロセッ
サ、110……電話端末、201,301……セル分配部、202,31
3……セル送出部、203,302……セルハンドラ、204,314
……セル送出ハンドラ、205,311……出力用メモリ、20
6,304……入力用メモリ、207,217,310,315……制御バ
ス、208,305……主プロセッサ、209,314……レイヤ2処
理部、210……レイヤ3処理部、211……回線設定部、21
2……呼設定部、213……サービス制御部、214……プロ
セッサ環境設定部、215,316……セル分解/組立部、216
……ローカルデータベース、306……制御用信号処理
部、307……信号チャネル・対応プロセッサ設定部、308
……集中サービス制御部、309……データベース、402…
…スイッチ間インタフェース、403……スイッチバス、5
01……回線、502……セル分岐部、503……ルーチングタ
グテーブル、504……ルーチングタグ付与部、505……回
線終端部、506……固定テーブル、507……可変テーブル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04Q 3/545

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の回線と、 該複数の回線が接続される情報交換スイッチと を具備し、 前記複数の回線には、それぞれの回線の設定を要求する
    ための回線設定用の信号パスが用意され、 前記回線設定用の信号パスは、ユーザ情報を転送する回
    線上を多重化して回線設定信号を転送する交換制御シス
    テムにおいて、 前記回線設定用の信号パス内を転送される回線設定信号
    を解析し、該解析結果に基づき該回線設定の要求が発生
    した回線と接続先として指定された回線との間を前記情
    報交換スイッチを通して情報経路を設定する回線設定動
    作を実行する複数の回線設定処理プロセッサと、 前記回線が起動状態になったとき、前記複数の回線設定
    処理プロセッサの中から該回線の回線設定動作を行うの
    に適切な回線設定処理プロセッサを選択し、該選択した
    回線設定処理プロセッサに、該回線が起動状態になった
    ときから停止状態になるまでの間、該回線の回線設定動
    作を割り当てる少くとも1つの回線設定信号パス管理プ
    ロセッサと、 前記複数の回線設定処理プロセッサを前記回線設定信号
    パス管理プロセッサに接続するとともに、前記複数の回
    線設定処理プロセッサおよび前記回線設定信号パス管理
    プロセッサを前記情報交換スイッチに接続するプロセッ
    サ間スイッチとを具備し、 前記複数の回線設定処理プロセッサおよび前記回線設定
    信号パス管理プロセッサは、それぞれ前記プロセッサ間
    スイッチを通ってデータを交換するデータ交換手段を具
    備するとともに、 前記回線設定処理プロセッサは、 システムの初期立ち上げ時に、前記回線設定信号パス管
    理プロセッサとの間で制御データの交換を可能にする論
    理リンクを設定する論理リンク設定手段 を具備することを特徴とする ことを特徴とするマルチプロセッサを用いた交換制御シ
    ステム。
  2. 【請求項2】前記回線設定信号パス管理プロセッサは、 前記回線が起動状態になったときの前記回線設定処理プ
    ロセッサの余剰処理能力を参照して前記回線の回線設定
    動作を行うのに適切な回線設定処理プロセッサプロセッ
    サを選択することを特徴とする請求項1記載のマルチプ
    ロセッサを用いた交換制御システム。
  3. 【請求項3】前記論理リンク設定手段は、 新たに交換システムに追加された時に、前記回線設定信
    号パス管理プロセッサとの間で制御データの交換を可能
    にする論理リンクを設定することを特徴とする請求項1
    記載のマルチプロセッサを用いた交換制御システム。
  4. 【請求項4】前記回線設定信号パス管理プロセッサは、 前記回線に接続されるユーザの管理情報と既に前記回線
    設定処理プロセッサが回線設定動作を行っている回線の
    位置情報を格納するデータベースを具備し、 前記回線設定処理プロセッサが回線設定動作を行う際
    に、該回線に接続されるユーザの管理情報と既に他の回
    線設定処理プロセッサが回線設定動作を行っている回線
    の位置情報を前記データベースから検索して、該回線設
    定プロセッサに対して転送し、 該回線設定処理プロセッサは、 該ユーザの管理情報を該回線設定処理プロセッサ内に記
    憶して、以降回線設定動作に必要になるユーザの管理情
    報を該記憶からローカルに検索することを特徴とする請
    求項1記載のマルチプロセッサを用いた交換制御システ
    ム。
  5. 【請求項5】前記回線設定動作は、 発着回線のそれぞれの回線設定動作を実行する2つの回
    線設定処理プロセッサ間で制御データを交換することに
    より実現されることを特徴とする請求項1記載のマルチ
    プロセッサを用いた交換制御システム。
  6. 【請求項6】前記回線設定信号パス管理プロセッサは、 前記回線設定動作の管理と更新を集中的に行う集中サー
    ビス制御部と、 前記回線設定動作に関するデータに変化があった場合、
    前記集中サービス制御部によって管理される前記回線設
    定動作に関するデータを全ての回線設定処理プロセッサ
    に対して放送する放送手段と を具備することを特徴とする請求項1記載のマルチプロ
    セッサを用いた交換制御システム。
  7. 【請求項7】前記回線設定処理プロセッサは、 あて先アドレス情報から、着側回線が一意に定まらず、
    そのため1つの着側の第2のプロセッサを決定できない
    場合は、前記集中サービス制御部に対して、どちらを選
    択すべきかを問い合わせることを特徴とする請求項6記
    載のマルチプロセッサを用いた交換制御システム。
JP21876490A 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式 Expired - Lifetime JP3083540B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21876490A JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式
CA 2049476 CA2049476C (en) 1990-08-20 1991-08-19 Exchange control system using a multi-processor
US08/415,748 US5657449A (en) 1990-08-20 1995-04-03 Exchange control system using a multiprocessor for setting a line in response to line setting data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21876490A JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式

Publications (2)

Publication Number Publication Date
JPH04100497A JPH04100497A (ja) 1992-04-02
JP3083540B2 true JP3083540B2 (ja) 2000-09-04

Family

ID=16725033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21876490A Expired - Lifetime JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式

Country Status (3)

Country Link
US (1) US5657449A (ja)
JP (1) JP3083540B2 (ja)
CA (1) CA2049476C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11006650B2 (en) 2015-07-21 2021-05-18 Paula Ingredients Spolka Z Ograniczona Odpowiedzialnoscia Spolka Komandytowa Method to produce cheese chips and raised cheese chips

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473262B2 (ja) * 1996-04-05 2003-12-02 株式会社日立製作所 パケット通信装置
EP0807896A3 (en) 1996-05-15 2000-08-30 Hitachi, Ltd. Business processing system employing a notice board business system database and method of processing the same
JP3683082B2 (ja) * 1997-10-17 2005-08-17 富士通株式会社 呼処理装置
US6230229B1 (en) * 1997-12-19 2001-05-08 Storage Technology Corporation Method and system for arbitrating path contention in a crossbar interconnect network
US6266342B1 (en) * 1998-04-08 2001-07-24 Nortel Networks Limited Adaption resource module and operating method therefor
US6412580B1 (en) 1998-06-25 2002-07-02 Baker Hughes Incorporated Superabrasive cutter with arcuate table-to-substrate interfaces
US6527069B1 (en) 1998-06-25 2003-03-04 Baker Hughes Incorporated Superabrasive cutter having optimized table thickness and arcuate table-to-substrate interfaces
US6856627B2 (en) * 1999-01-15 2005-02-15 Cisco Technology, Inc. Method for routing information over a network
US6724757B1 (en) * 1999-01-15 2004-04-20 Cisco Technology, Inc. Configurable network router
US6982974B1 (en) 1999-01-15 2006-01-03 Cisco Technology, Inc. Method and apparatus for a rearrangeably non-blocking switching matrix
US6934305B1 (en) 1999-01-15 2005-08-23 Cisco Technology, Inc. Method and apparatus for detecting errors in a backplane frame
US7293090B1 (en) 1999-01-15 2007-11-06 Cisco Technology, Inc. Resource management protocol for a configurable network router
US7385965B2 (en) * 2000-08-10 2008-06-10 Alcatel-Lucent Canada Inc. Multiprocessor control block for use in a communication switch and method therefore
US20020080780A1 (en) * 2000-08-10 2002-06-27 Mccormick James S. Buffering system for use in a communication switch that includes a multiprocessor control block and method therefore
JP4542308B2 (ja) * 2002-12-16 2010-09-15 株式会社ソニー・コンピュータエンタテインメント 信号処理用デバイス及び情報処理機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495570A (en) * 1981-01-14 1985-01-22 Hitachi, Ltd. Processing request allocator for assignment of loads in a distributed processing system
US4604690A (en) * 1983-02-22 1986-08-05 International Business Machines Corp. Dynamic configuration for added devices
US4511762A (en) * 1983-06-06 1985-04-16 Siemens Corporate Research & Support, Inc. Overload detection and control system for a telecommunications exchange
US4611322A (en) * 1984-08-03 1986-09-09 At&T Bell Laboratories Traffic load control arrangement and method for a packet switching system
US4670899A (en) * 1985-05-31 1987-06-02 Northern Telecom Limited Load balancing for cellular radiotelephone system
US4737983A (en) * 1985-10-02 1988-04-12 American Telephone And Telegraph Company Communications, Inc. Automatic call distributor telephone service
US4827499A (en) * 1987-06-12 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Call control of a distributed processing communications switching system
US4974256A (en) * 1989-06-30 1990-11-27 At&T Bell Laboratories Load balancing and overload control in a distributed processing telecommunications system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11006650B2 (en) 2015-07-21 2021-05-18 Paula Ingredients Spolka Z Ograniczona Odpowiedzialnoscia Spolka Komandytowa Method to produce cheese chips and raised cheese chips

Also Published As

Publication number Publication date
JPH04100497A (ja) 1992-04-02
CA2049476A1 (en) 1992-02-21
US5657449A (en) 1997-08-12
CA2049476C (en) 1997-09-16

Similar Documents

Publication Publication Date Title
JP3083540B2 (ja) マルチプロセッサを用いた交換制御方式
US6014382A (en) ATM switching system including a switching control portion for distributing call set-up requirement signals
US6260071B1 (en) Method and apparatus for automatic routing of circuit switched data connections based upon stored behavorial information
US5333131A (en) Packet switching method and system with self-routing switch
US5838766A (en) System and method for providing shared resources to test platforms
EP1098479B1 (en) Packet switching system having self-routing switches
US5854823A (en) System and method for providing resources to test platforms
JP3457522B2 (ja) パケット通信方法
US6618372B1 (en) Packet switching system having-having self-routing switches
EP0958683B1 (en) Atm network providing transparently narrowband based telephony services without requiring stm-switching
US5936951A (en) Dynamic infrastructure
JPH0879309A (ja) Lan間接続装置及びlan間接続システム
JP3252831B2 (ja) Atmにおけるipパケットルーティングプロセッサの分散処理方法及びその装置
US7058062B2 (en) Packet switching system having self-routing switches
JP2940400B2 (ja) クロスコネクト網を利用した通信システム及び通信方法
JP2513038B2 (ja) 非同期転送モ―ド交換システム
JPH024038A (ja) 通信制御装置
US6934291B1 (en) ATM network system and method for allocating VPI for user devices
JP2832712B2 (ja) 呼処理方式
JP3530998B2 (ja) 交換システムにおけるatmバス拡張方式
JP3689036B2 (ja) 構内交換装置
JPH03255746A (ja) Atm交換通話路のトラヒック制御方式
JPH0750672A (ja) Atm網のエリア指定呼設定方法
JPH0846645A (ja) フレームリレーインタフェース多重化装置
KR20000009165A (ko) 논리적 백본 링크 구성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10